第4章半導(dǎo)體存儲(chǔ)器及接口

1、開(kāi)發(fā)液晶屏驅(qū)動(dòng)程序要求路線(xiàn):1)查閱開(kāi)發(fā)板上液晶控制芯片手冊(cè)2)查閱CPU與液晶控制芯片管腳連接電路設(shè)計(jì)原理圖3)根據(jù)開(kāi)發(fā)板液晶屏接口定義,選擇液晶屏,做連接線(xiàn)4)開(kāi)發(fā)液晶屏驅(qū)動(dòng)程序,掌握交叉編譯方式,并將驅(qū)動(dòng)程序編譯到操作系統(tǒng)內(nèi)核,下載到開(kāi)發(fā)板存儲(chǔ)器中,驅(qū)動(dòng)液晶屏, 4.1 概述 4.2 半導(dǎo)體存儲(chǔ)器的組成 4.3 存儲(chǔ)器與CPU的連接 4.4 X86系列的存儲(chǔ)器接口第 4 章 半導(dǎo)體存儲(chǔ)器及接口l 掌握半導(dǎo)體單元電路l 掌握存儲(chǔ)器與CPU的連接l 掌握X86CPU與存儲(chǔ)器的接口主要知識(shí)點(diǎn) 第一代的計(jì)算機(jī)是用電子管作為存儲(chǔ)器件，體積大、功耗大。 在1951年，在哈弗大學(xué)計(jì)算機(jī)實(shí)驗(yàn)室工作的美籍

2、華人王安博士發(fā)明了磁芯存儲(chǔ)器，是計(jì)算機(jī)發(fā)展史上的一個(gè)重大突破，體積少、功耗低。 半導(dǎo)體存儲(chǔ)器是從60年代初發(fā)明的，其體積更小、功耗更低，取代了磁芯存儲(chǔ)器。4.1 概述 半導(dǎo)體存儲(chǔ)器從使用功能上劃分，可分為兩類(lèi)： 讀寫(xiě)存儲(chǔ)器RAM(Random Access Memory)又稱(chēng)為隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器ROM(Read Only Memory)。RAM主要用來(lái)存放各種現(xiàn)場(chǎng)的輸入輸出數(shù)據(jù)、中間計(jì)算結(jié)果、與外存交換的信息以及作為堆棧使用，它的存儲(chǔ)單元的內(nèi)容按照需要既可以讀出，也可以寫(xiě)入或改寫(xiě)。 4.1.1 半導(dǎo)體存儲(chǔ)器分類(lèi) 而ROM的信息在使用時(shí)是不能改變的，也就是不可寫(xiě)入的，它只能讀出，故一般用

3、來(lái)存放固定的程序，如微型計(jì)算機(jī)的引導(dǎo)程序、監(jiān)控程序等。 4.1.1 半導(dǎo)體存儲(chǔ)器分類(lèi) 4.1.1 半導(dǎo)體存儲(chǔ)器分類(lèi)4.1.2 RAM的種類(lèi) 在RAM中，又可以分為雙極型(Bipolar)和MOS RAM兩大類(lèi)。 1.雙極型RAM的特點(diǎn) 存取速度高； 集成度較低(與MOS相比)； 功耗大； 成本高。 所以，雙極型RAM主要用于CACHE。 2.MOS RAM 用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static)RAM(用SRAM表示)和動(dòng)態(tài)(Dynamic)RAM(用DRAM表示)兩種，作為主存。靜態(tài)RAM特點(diǎn):6管構(gòu)成觸發(fā)器基本存儲(chǔ)電路;集成度高于雙極性,低于動(dòng)態(tài)RAM;不需要刷新,省略刷新

4、電路;功耗比雙極性低,比動(dòng)態(tài)RAM高;易于電池作后備電源,但掉電信息會(huì)丟,需要自動(dòng)轉(zhuǎn)換供電;存取速度較動(dòng)態(tài)RAM快.動(dòng)態(tài)RAM特點(diǎn):基本存儲(chǔ)電路用單管線(xiàn)路,靠電容存儲(chǔ)電荷;集成度高;價(jià)格便宜;功耗低;靠電容存儲(chǔ)信息,需要定時(shí)刷新.4.1.2 RAM的種類(lèi)4.1.3 ROM的種類(lèi) 1.掩模ROM 早期的ROM由半導(dǎo)體廠(chǎng)商按照某種固定線(xiàn)路制造的，制造好以后就只能讀不能改變。 這種ROM適用于批量生產(chǎn)的產(chǎn)品中，成本較低，但不適用于研究工作。 2.可編程只讀存儲(chǔ)器ROM(Programmable ROM) 為了便于用戶(hù)根據(jù)自己的需要來(lái)寫(xiě)ROM，就發(fā)展了一種PROM，可由用戶(hù)對(duì)它進(jìn)行編程，但這種ROM用

5、戶(hù)只能寫(xiě)一次，目前已不常用。4.1.3 ROM的種類(lèi) 3.可擦去可編程只讀存儲(chǔ)器EPROM(Erasable PROM) 為了適應(yīng)科研工作的需要，希望ROM能根據(jù)需要寫(xiě)，也希望能把已經(jīng)寫(xiě)上去的內(nèi)容擦去，然后再寫(xiě)，且能改寫(xiě)多次，于是就生產(chǎn)了這種EPROM。4.1.3 ROM的種類(lèi) 只讀存儲(chǔ)器電路比RAM電路簡(jiǎn)單，故集成度更高，成本更低。而且有一重大優(yōu)點(diǎn)就是當(dāng)電源去掉以后，它的信息是不丟失的。所以，在計(jì)算機(jī)中盡可能地把一些管理、監(jiān)控程序(Monitor )，操作系統(tǒng)的基本輸入輸出程序(BIOS)，以及各種典型的程序(如調(diào)試、診斷程序等)放在ROM中。4.1.3 ROM的種類(lèi) 隨著應(yīng)用的發(fā)展，ROM

6、也在不斷發(fā)展，目前常用的還有電可擦除的可編程EEPROM以及新一代可擦除ROM(如閃爍存儲(chǔ)器Flash)等。 4.1.3 ROM的種類(lèi) 4.2.1 基本存儲(chǔ)電路4.2.1 基本存儲(chǔ)電路 基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心，它用來(lái)存儲(chǔ)一位二進(jìn)制信息： “0”或“1”。在MOS存儲(chǔ)器中，基本存儲(chǔ)電路分為靜態(tài)存儲(chǔ)電路和動(dòng)態(tài)存儲(chǔ)電路兩大類(lèi)。 1.六管靜態(tài)存儲(chǔ)電路 靜態(tài)存儲(chǔ)電路是由兩個(gè)增強(qiáng)型的NMOS反相器交叉耦合而成的觸發(fā)器。4.2.1 基本存儲(chǔ)電路 1.六管靜態(tài)存儲(chǔ)電路T1、T2為控制管，T3、T4為負(fù)載管。兩個(gè)穩(wěn)定狀態(tài)：如T1截止則A=1（高電平），使T2開(kāi)啟，則B=0，且B為低電平保證T1截止

7、；同樣T1開(kāi)啟， T2截止的狀態(tài)相互保證。狀態(tài)0或1。4.2.1 基本存儲(chǔ)電路 2.單管存儲(chǔ)電路 單管存儲(chǔ)電路是由一個(gè)管子T1和一個(gè)電容C構(gòu)成。寫(xiě)入時(shí)，字選擇線(xiàn)為“1”，T1管導(dǎo)通，寫(xiě)入信號(hào)由位線(xiàn)(數(shù)據(jù)線(xiàn))存入電容C中；在讀出時(shí)，選擇線(xiàn)為“1”，存儲(chǔ)在電容C上的電荷，通過(guò)T1輸出到數(shù)據(jù)線(xiàn)上，通過(guò)讀出放大器即可得到存儲(chǔ)信息。4.2.1 基本存儲(chǔ)電路 為了節(jié)省面積，這種單管存儲(chǔ)電路的電容不可能做得很大，一般都比數(shù)據(jù)線(xiàn)上的分布電容Cd小，因此，每次讀出后，存儲(chǔ)內(nèi)容就被破壞，要保存原先的信息必須采取恢復(fù)措施。4.2.1 基本存儲(chǔ)電路4.2.1 基本存儲(chǔ)電路4.2.2 RAM的結(jié)構(gòu) 一個(gè)基本存儲(chǔ)電路表示

8、一個(gè)二進(jìn)制位，目前微型計(jì)算機(jī)的通常容量為128MB或256MB，故需要 128M8或256M8個(gè)基本存儲(chǔ)電路，因而存儲(chǔ)器是由大量的存儲(chǔ)電路組成的。這些存儲(chǔ)電路必須有規(guī)則地組合起來(lái)，這就是存儲(chǔ)體。 3.片內(nèi)地址譯碼的方式 地址譯碼有兩種方式： 一種是單譯碼方式或稱(chēng)字結(jié)構(gòu)，適用于小容量存儲(chǔ)器中；另一種是雙譯碼，或稱(chēng)復(fù)合譯碼結(jié)構(gòu)。4.2.2 RAM的結(jié)構(gòu)(1) 單譯碼方式4.2.2 RAM的結(jié)構(gòu)4.2.2 RAM的結(jié)構(gòu)(2) 雙譯碼方式4.3 RAM與CPU的連接 在微型計(jì)算機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總線(xiàn)給出地址信號(hào)，然后要發(fā)出相應(yīng)的是讀還是寫(xiě)的控制信號(hào)，最后才能在數(shù)據(jù)總線(xiàn)上進(jìn)行

9、信息交流。所以，RAM與CPU的連接，主要有以下三個(gè)部分： (1) 地址線(xiàn)的連接； (2) 數(shù)據(jù)線(xiàn)的連接； (3) 控制線(xiàn)的連接。 在連接中要考慮的問(wèn)題有以下幾個(gè)方面： 1. CPU總線(xiàn)的負(fù)載能力 CPU在設(shè)計(jì)時(shí)，一般輸出線(xiàn)的直流負(fù)載能力為帶一個(gè)TTL負(fù)載?，F(xiàn)存儲(chǔ)器都為MOS電路，直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU是可以直接與存儲(chǔ)器相連的，而在較大的系統(tǒng)中，需要時(shí)就要加上緩沖器，由緩沖器的輸出再帶負(fù)載。4.3 RAM與CPU的連接 2.CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題 CPU在取指和存儲(chǔ)器讀或?qū)懖僮鲿r(shí)，是有固定時(shí)序的，就要由這來(lái)確定對(duì)存儲(chǔ)器的存取速度的要求。

10、或在存儲(chǔ)器已經(jīng)確定的情況下，考慮是否需要TW周期，以及如何實(shí)現(xiàn)。 4.3 RAM與CPU的連接 3.存儲(chǔ)器的地址分配和選片問(wèn)題 內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機(jī)器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶(hù)區(qū)，用戶(hù)區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。所以?xún)?nèi)存的地址分配是一個(gè)重要的問(wèn)題。另外，目前生產(chǎn)的存儲(chǔ)器，單片的容量仍然是有限的，所以總是要由許多片才能組成一個(gè)存儲(chǔ)器，這就存在一個(gè)如何產(chǎn)生選片信號(hào)的問(wèn)題。4.3 RAM與CPU的連接 (1)全譯碼法 全譯碼法就是將高位的地址全部進(jìn)行譯碼，經(jīng)過(guò)譯碼器的輸出作為存儲(chǔ)芯片的片選信號(hào)，而地位地址作為存儲(chǔ)芯片內(nèi)單元選擇（片內(nèi)地址）。4.3

11、RAM與CPU的連接4.3 RAM與CPU的連接 (2)部分譯碼法 部分譯碼法就是將高位的地址不全部進(jìn)行譯碼，只取部分地址線(xiàn)送譯碼器譯碼，經(jīng)過(guò)譯碼器的輸出作為存儲(chǔ)芯片的片選信號(hào)，而地位地址作為存儲(chǔ)芯片內(nèi)單元選擇（片內(nèi)地址）。4.3 RAM與CPU的連接4.3 RAM與CPU的連接 (3)線(xiàn)譯碼法 將高位的地址某一位地址線(xiàn)直接作為存儲(chǔ)芯片的片選信號(hào)，不經(jīng)過(guò)譯碼器譯碼，而地位地址作為存儲(chǔ)芯片內(nèi)單元選擇（片內(nèi)地址）。4.3 RAM與CPU的連接4.3 RAM與CPU的連接 由于數(shù)據(jù)總線(xiàn)的寬度不同，所以，其存儲(chǔ)器接口也就不同。 一、8位存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接

12、口Pin NameFunctionA0 - A12Addresses InputO0 O7OutputsCEChip EnableOEOutput EnableVppProgram VoltagePRGProgram StrobeNCNo ConnectionModeCEOEPRG Vpp OperationReadLLHVccDoutOutput DisabledLHHVccHigh-ZProgramLHP12.5Din4.4 X86CPU的存儲(chǔ)接口Pin NameFunctionA0 - A14Addresses InputI/O0 I/O7Inputs/OutputsCSChip Ena

13、bleOEOutput EnableWEWrite EnableModeWECSOE I/O OperationNot SelectedXHXHigh-ZOutput DisabledHLHHigh-ZReadHLLDoutWriteLLXDin4.4 X86CPU的存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接口 二、16位存儲(chǔ)接口 1.獨(dú)立譯碼4.4 X86CPU的存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接口 2.獨(dú)立存儲(chǔ)體寫(xiě)選通4.4 X86CPU的存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接口 三、32位存儲(chǔ)接口 4.4 X86CPU的存儲(chǔ)接口Pin NameFunctionA0 - A16Addresses

14、 InputI/O0 I/O7Inputs/OutputsCE1、CE2Chip EnableOEOutput EnableWEWrite EnableModeWECE1CE2OE I/O OperationNot SelectedXHXXHigh-ZNot SelectedXXLXHigh-ZOutput DisabledHLHHHigh-ZReadHLHLDoutWriteLLHXDin128KB 4.4 X86CPU的存儲(chǔ)接口 四、動(dòng)態(tài)RAM存儲(chǔ)接口 從使用的角度看，要求RAM的容量越來(lái)越大；而超大規(guī)模集成電路技術(shù)的發(fā)展，也使大容量的RAM成為可能。為了便于說(shuō)明以64K1位的芯片為例，雖

15、然，這樣的芯片在桌面機(jī)中已很少使用，但其內(nèi)部結(jié)構(gòu)仍具有典型性（64MB、128MB、256MB的芯片其工作原理與64K的是一樣的）。4.4 X86CPU的存儲(chǔ)接口 1. Intel 2164A的結(jié)構(gòu) 一片的容量為64Kb1位，即片內(nèi)共有64K(65536)個(gè)地址單元，每個(gè)地址單元一位數(shù)據(jù)。用8片Intel 2164A就可以構(gòu)成64KB的存儲(chǔ)器。片內(nèi)要尋址64K，則需要16條地址線(xiàn)，為了減少封裝引線(xiàn)，地址線(xiàn)分為兩部分： 行地址與列地址。 4.4 X86CPU的存儲(chǔ)接口4.4 X86CPU的存儲(chǔ)接口 芯片的地址引線(xiàn)只要8條，內(nèi)部設(shè)有地址鎖存器，利用多路開(kāi)關(guān)，由行地址選通信號(hào)RAS#(Row Address Strobe)，把先送至的8位地址，送至行地址鎖存器。由隨后出現(xiàn)的列地址選通信號(hào)CAS#(Column Address Strobe)把后出現(xiàn)的8位地址送至列地址鎖存器。這8條地址線(xiàn)也用于刷新(刷新時(shí)地址計(jì)數(shù)，實(shí)現(xiàn)一行一行地刷新)。4.4 X86