我08組合邏輯電路分析設(shè)計

1、2022-5-81CMOS門的特點(diǎn)？使用注意事項？2022-5-82CMOS電路的優(yōu)點(diǎn) （1）微功耗。 CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。 （2）抗干擾能力很強(qiáng)。 輸入噪聲容限可達(dá)到VDD/2。 （3）電源電壓范圍寬。 多數(shù)CMOS電路可在318V的電源電壓范圍 內(nèi)正常工作。 （4）輸入阻抗高。 （5）負(fù)載能力強(qiáng)。 CMOS電路可以帶50個同類門以上。 （6）邏輯擺幅大。（低電平0V，高電平VDD ）2022-5-83門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本邏輯單元，掌握各種門電路的邏輯功能和電氣特性，對于正確使用數(shù)字集成電路是十分必要的。本章介紹了目前應(yīng)用最廣泛的TTL和CMOS兩類集成邏

2、輯門電路。在學(xué)習(xí)這些集成電路時，應(yīng)把重點(diǎn)放在它們的外部特性上。外部特性包含兩個內(nèi)容，一個是輸出與輸入間的邏輯關(guān)系，即所謂邏輯功能；另一個是外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性等。本章也講一些集成電路內(nèi)部結(jié)構(gòu)和工作原理，但目的是幫助讀者加深對器件外特性的理解，以便更好地利用這些器件。2022-5-842022-5-85CMOS門的特點(diǎn)？CMOS門使用時要特別注意什么？TTL門使用時要特別注意什么？第二章 門電路的學(xué)習(xí)重點(diǎn)是什么？2022-5-86數(shù)字電路分類：組合邏輯電路和時序邏輯電路。組合邏輯電路: 任意時刻的輸出僅僅取決于當(dāng)時的輸入信號，而與電路原來的狀態(tài)無關(guān)。 本章內(nèi)容提要

3、小規(guī)模集成電路(SSI)構(gòu)成組合邏輯電路的一般分析方法和設(shè)計方法。常用組合邏輯電路的基本工作原理及常用中規(guī)模集成（MSI）組合邏輯電路的邏輯功能、使用方法和應(yīng)用舉例。2022-5-87一、組合邏輯電路的特點(diǎn)組合邏輯電路：在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關(guān)的電路。 生活中組合電路的實(shí)例（電子密碼鎖，銀行取款機(jī)等）電路結(jié)構(gòu)：由邏輯門電路組成。電路特點(diǎn)：沒有記憶單元(存儲單元)，沒有從輸出反饋到輸入的回路2022-5-88）aa(afy)aa(afy)aa(afynmmnn2121222111 組合邏輯組合邏輯 電路電路1a2ana1y2ymy組合邏輯電路的框圖組

4、合邏輯電路的框圖)A(FY 可以用表達(dá)式描述，還可以用真值表、卡諾圖、邏輯圖描述。2022-5-891. 分析的主要步驟如下： (1)由邏輯圖寫表達(dá)式； (2)化簡表達(dá)式； (3)列真值表； (4)描述邏輯功能。小規(guī)模集成電路是指每片在十個門以下的集成芯片。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。2022-5-810例3-1 試分析圖3-1所示電路的邏輯功能。解：第一步：由邏輯圖可以寫輸出F的邏輯表達(dá)式為： 圖3-1 例3-1邏輯電路圖BCACABFABACBC2022-5-811 第二步：可變換為 F = AB+AC+BC 第三步：列出真值表如表3-1所示。F表

5、3-1 例3-1真值表 第四步：確定電路的邏輯功能。 由真值表可知，三個變量輸入，只有兩個及兩個以上變量取值為1時，輸出才為1?？梢婋娐房蓪?shí)現(xiàn)多數(shù)表決邏輯功能。BCACABF2022-5-8122022-5-813SBABABABABAABBABAABBABABFAFFF)(1132ABABFC12022-5-814表3-2 例3-2真值表該電路實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的功能。S是它們的和，C是向高位的進(jìn)位。由于這一加法器電路沒有考慮低位的進(jìn)位，所以稱該電路為半加器半加器。根據(jù)S和C的表達(dá)式，將原電路圖改畫成圖3-2（b）所示的邏輯圖。圖3-2（b）邏輯圖2022-5-815.組合邏輯電路的設(shè)

6、計步驟： 與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給定的實(shí)際邏輯問題，求出實(shí)現(xiàn)其邏輯功能的最簡單的邏輯電路。2022-5-816一、邏輯抽象l分析因果關(guān)系，確定輸入/出變量l定義邏輯狀態(tài)的含意（邏輯狀態(tài)賦值）l列出真值表二、寫出邏輯表達(dá)式三、選定器件類型四、根據(jù)所選器件：對邏輯表達(dá)式化簡（用門）變換（用MSI）或進(jìn)行相應(yīng)的描述（PLD）五、畫出邏輯電路圖。2022-5-817例3-3 設(shè)計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈如果信號燈出現(xiàn)故障，出現(xiàn)故障，Z為為1RAGZ2. 組合邏輯電路設(shè)計方法舉例。2022-5-8181、抽象l輸入變量: 紅（R）、黃（A）、綠（G）l輸出變量： 故障

7、信號（Z）l邏輯賦值：用1表示燈亮、 0不亮 z：1故障 0正常輸入變量輸出R A G Z0 00 10 01 00 10 00 11 11 00 01 01 11 10 11 11 1RAGGRAGARAGRGARZ 2、寫出邏輯表達(dá)式 列真值表：2022-5-8193、 選用小規(guī)模SSI器件4、化簡5、 畫出邏輯圖AGRGRAGARZ RAGGRAGARAGRGARZ 2022-5-820用與非門實(shí)現(xiàn)， 表達(dá)式作以下變換：圖3.2.5例3.2.2的邏輯圖之二AGRGRAGARAGRGRAGARZ如果用與或非門電路實(shí)現(xiàn)邏輯電路，則要將表達(dá)式代為與或非表達(dá)式其邏輯圖如圖3.2.5所示2022-

8、5-821 例3-3 一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。設(shè)計一個產(chǎn)生報警控制信號的電路。解：(1)分析設(shè)計要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感A 、溫感B，紫外線光感C； 輸出變量：報警控制信號Y。 邏輯賦值：用1表示肯定，用0表示否定。2022-5-822 (2)列真值表； 把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式； 表3-2 例3-3真值表 (3) 由真值表寫邏輯表達(dá)式，并化簡； 化簡得最簡式：2022-5-823 (4) 畫邏輯電路圖： 用與非門實(shí)現(xiàn)，如果作以下

9、變換：BCACAB其邏輯圖與例3-1相同。2022-5-824圖3-3 例3-3的邏輯電路圖 用一個與或非門加一個非門就可以實(shí)現(xiàn)， 其邏輯電路圖如圖3-3所示。25人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問題，設(shè)計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。比較常用的有加法器、編碼器、 譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。 2022-5-826算術(shù)運(yùn)算是數(shù)字系統(tǒng)的基本功能，更是計算機(jī)中不可缺少的組成單元。本節(jié)介紹實(shí)現(xiàn)加法運(yùn)算的邏輯電路。能對兩個一位二進(jìn)制數(shù)進(jìn)行相加及進(jìn)

10、位的邏輯電路2022-5-827 A B S C HA 1 1 0 11 0 0 1+011010011 FA Ai Bi Ci-1 Ci Si 兩個二進(jìn)制數(shù)相加時，有兩種情況：一種不考慮低位來的進(jìn)位，另一種考慮低位來的進(jìn)位。加法器也因此分為半加器和全加器。半加器半加器全加器全加器兩個4 位二進(jìn)制數(shù)相加的過程:HAFA2022-5-8281. 半加器 不考慮低位進(jìn)位，將兩個1位二進(jìn)制數(shù)A、B相加的器件。 半加器的真值表 邏輯表達(dá)式 邏輯圖1000C011110101000SBA 表3.4 半加器的真值表BABAS C = AB A B =1 & C=AB BAS 圖圖4.5.14.5.1（b

11、b） 邏輯符號2022-5-8292. 全加器 全加器的真值表 邏輯表達(dá)式1110111010011100101001110100110010100000CiSiCi-1BiAi 全加器真值表 不僅考慮兩個一位二進(jìn)制數(shù)相加，而且還要考慮來自低位進(jìn)位數(shù)相加的邏輯電路。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi Ai01Bi Ci-100 01 11 10 Bi Ci-100 01 11 10 Ai012022-5-830 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci Ci

12、 0 1 01 11 10 Ai Bi Ci 0 1 00 01 10 11 全加器的真值表全加器的真值表 邏輯表達(dá)式邏輯表達(dá)式 邏輯圖邏輯圖1111iiiiiiiiiiiiSABCABCABCABC1iiiiSABC11iiiiiiiCABACBC A i B i =1 & & & C i - 1 =1 S i C i 11()()iiiiiiAB CAB C1 圖3.10 邏 輯 符 號 (b) A i B i C i - 1 C i S i C I C O 2022-5-831串行進(jìn)位加法器-采用四個1位全加器組成低位的進(jìn)位信號送給鄰近高位作為輸入信號，任一位的加法運(yùn)算必須在低一位的運(yùn)算

13、完成之后才能進(jìn)行。 串行進(jìn)位加法器優(yōu)點(diǎn)：電路簡單，缺點(diǎn)：運(yùn)算速度不高。 實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的電路。02022-5-832 2. 超前進(jìn)位加法器(也稱并行進(jìn)位加法器) 進(jìn)位輸入是由專門的“進(jìn)位門”綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)入輸入后來提供,四個全加器同時相加.。 換言之，該電路能使每位的進(jìn)位直接由加數(shù)和被加數(shù)直接產(chǎn)生，而無需等待與低位的進(jìn)位信號，稱之為“快速加法器”或”超前進(jìn)位加法器”。 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 S 0 S 1 S 2 S 3 C -1 0 C 3 C 0 C 1 C 2 F A 0 F A 1 F A 2 F A 3 C0進(jìn)

14、進(jìn) 位位 邏邏 輯輯 C 1進(jìn)進(jìn) 位位 邏邏 輯輯 C2 進(jìn)進(jìn) 位位 邏邏 輯輯 C3 進(jìn)進(jìn) 位位 邏邏 輯輯 A 0 B 0 C -1 A 0 B 0 C -1 A 1 B 1 A 2 B 2 A 0 B 0 C -1 A 3 B 3 A 0 B 0 C -1 2022-5-833目前常用的超前進(jìn)位加法器MSI器件: 74LS283是一個超前四位加法器電路，可實(shí)現(xiàn)兩個四位二進(jìn)制數(shù)的相加三、快速進(jìn)位集成4位加法器74LS28374LS2832022-5-834 1 & & & & C O (C3) & & 1 & & & P3 S3 = 1 C2 & P2 S2 = 1 & 1 & & P1

15、S1 S0 = 1 = 1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 P0 C1 C0 C-1 邏輯圖邏輯圖片內(nèi)片內(nèi)超前超前進(jìn)位進(jìn)位2022-5-83574LS283電路的邏輯符號CI是低位的進(jìn)位，CO是向高位的進(jìn)位，A3A2A1A0和B3B2B1B0是兩個二進(jìn)制待加數(shù)，S3、S2、S1、S0是對應(yīng)各位的和。 2022-5-8361 用兩片74LS283構(gòu)成一個8位二進(jìn)制數(shù)加法器。 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7

16、 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。2022-5-8372. 實(shí)現(xiàn)8421BCD碼到余3碼的轉(zhuǎn)換。圖3.14 由74LS283構(gòu)成的代碼轉(zhuǎn)換電路8421BCD碼0011余3碼例3. 將8421BCD碼轉(zhuǎn)換成余3碼。余3碼8421BCD碼3(即0011)84218421碼碼 余余3 3碼碼00000011+001100010100+00112022-5-838l目的與要求： 1、掌握組合邏輯電路的定義、特