EDA 技術實用教程第3章

1、EDA 技術實用教程技術實用教程第第 3 3 章章 FPGA/CPLD 結構與應用結構與應用 3.1 概概 述述 X康芯科技康芯科技基本門基本門 組合電路組合電路 時序電路時序電路 輸入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出圖圖3-1 基本基本PLD器件的原理結構圖器件的原理結構圖 X康芯科技康芯科技3.1 概概 述述 3.1.1 可編程邏輯器件的發(fā)展歷程可編程邏輯器件的發(fā)展歷程 PROM (Programmable Read Only Memory)PLA (Programmable Logic Array)PAL (Programmable Array Logic)GAL (Generi

2、c Array Logic)EPLDCPLDFPGAX康芯科技康芯科技3.1 概概 述述 3.1.2 可編程邏輯器件的分類可編程邏輯器件的分類 可編程邏輯器件（PLD） 簡單 PLD 復雜 PLD PROM PAL PLA GAL CPLD FPGA 圖圖3-2 PLD按集成度分類按集成度分類 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.1 電路符號表示電路符號表示 圖圖3-3 常用邏輯門符號與現有國標符號的對照常用邏輯門符號與現有國標符號的對照 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.1 電路符號表示電路符號表示 圖

3、圖3-4 PLD的互補緩沖器的互補緩沖器 圖圖3-5 PLD的互補輸入的互補輸入 圖圖3-6 PLD中與陣列表示中與陣列表示 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.1 電路符號表示電路符號表示 圖圖3-7 PLD中或陣列的表示中或陣列的表示 圖圖3-8 陣列線連接表示陣列線連接表示 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.2 PROM 圖圖3-9 PROM基本結構基本結構 地址譯碼器存儲單元陣列0A1A1nA0W1W1pW0F1F1mFnp20111201110110.AAAWAAAWAAAWnnnnX康芯科技康

4、芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.2 PROM 圖圖3-10 PROM的邏輯陣列結構的邏輯陣列結構 與陣列（不可編程）或陣列（可編程）0A1A1nA0W1W1pW0F1F1mFnp2X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.2 PROM 圖圖3-11 PROM表達的表達的PLD陣列圖陣列圖 與陣列（固定）或陣列（可編程）0A1A1A1A0A0A1F0FX康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.2 PROM 圖圖3-12 用用PROM完成半加器邏輯陣列完成半加器邏輯陣列 與陣列（固定）或

5、陣列（可編程）0A1A1A1A0A0A1F0FX康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.3 PLA 圖圖3-13 PLA邏輯陣列示意圖邏輯陣列示意圖 與陣列（可編程）或陣列（可編程）0A1A1A1A0A0A1F0FX康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.3 PLA 圖圖3-14 PLA與與 PROM的比較的比較 0A1A1F0F2A2F0A1A1F0F2A2FX康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.4 PAL 圖圖3-16 PAL的常用表示的常用表示 0A1A1F0F0A1A1

6、F0F圖圖3-15 PAL結構結構X康芯科技康芯科技圖圖3-17 一種一種PAL16V8的部分結構圖的部分結構圖 11100100R11100100RQQD11100100R11100100RVccSG1SL07SL17SG0SL0619I/O711100100R11100100RQQD11100100R11100100RVccSG1SL06SL16SG1SL0618I/O61CLK/I02I13I2078150 3 4 78121115 1619 2023 2427 2831X康芯科技康芯科技207190 34 7812111516192023242728311381518OLMCOLMC4

7、1623175243116OLMCOLMC63239157404714OLMCOLMC84855139566312OLMCOLMC11I/CLKIIIIIIIII/OEI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QCLKOE圖圖3-15 PAL結構結構3.2.5 GAL X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-15 PAL結構結構X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-20 寄存器模式組合雙向輸出結構寄存器模式組合雙向輸出結構 X康芯科技康芯

8、科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-21 組合輸出雙向結構組合輸出雙向結構 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-22 復合型組合輸出結構復合型組合輸出結構 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-23 反饋輸入結構反饋輸入結構 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件原理 3.2.5 GAL 圖圖3-24 輸出反饋結構輸出反饋結構 X康芯科技康芯科技3.2 簡單可編程邏輯器件原理簡單可編程邏輯器件

9、原理 3.2.5 GAL 圖圖3-25 簡單模式輸出結構簡單模式輸出結構 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 圖圖3-25 簡單模式輸出結構簡單模式輸出結構 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 圖圖3-27 MAX7128S的結構的結構 1邏輯陣列塊邏輯陣列塊(LAB) X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 2宏單元宏單元 MAX7000系列中的宏單元系列中的宏單元 三種時鐘輸入模式三種時鐘輸入模式 全局時鐘信號全局時鐘信號 全局時鐘信號由高電平有效的時鐘信號使能全局時鐘信號由高電平有效的時鐘信號使能

10、 用乘積項實現一個陣列時鐘用乘積項實現一個陣列時鐘 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 圖圖3-28 共享擴展乘積項結構共享擴展乘積項結構 3擴展乘積項擴展乘積項 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 3擴展乘積項擴展乘積項 圖圖3-29 并聯(lián)擴展項饋送方式并聯(lián)擴展項饋送方式 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 4可編程連線陣列可編程連線陣列(PIA) 圖圖3-30 PIA信號布線到信號布線到LAB的方式的方式 X康芯科技康芯科技3.3 CPLD的結構與工作原理的結構與工作原理 5I/O控制塊控制塊

11、圖圖3-31 EPM7128S器件的器件的I/O控制塊控制塊 X康芯科技康芯科技3.4 FPGA的結構與工作原理的結構與工作原理 3.4.1 查找表邏輯結構查找表邏輯結構 圖圖3-32 FPGA查找表單元查找表單元 查找表LUT輸入1輸入2輸入3輸入4輸出0000010100000101161RAM輸入A輸入B輸入C輸入D查找表輸出多路選擇器圖圖3-33 FPGA查找表單元內部結構查找表單元內部結構 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理 圖圖3-34 Cyclone LE結構圖結構圖 X康芯科技康芯科技3.4 FPGA的結構與

12、工作原理的結構與工作原理 3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-35 Cyclone LE普通模式普通模式 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-36 Cyclone LE動態(tài)算術模式動態(tài)算術模式 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-37 Cyclone LAB結構結構 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-38 LA

13、B陣列陣列 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-39 LAB控制信號生成控制信號生成 X康芯科技康芯科技3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖2-40 快速進位選擇鏈快速進位選擇鏈 X康芯科技康芯科技3.4 FPGA的結構與工作原理的結構與工作原理 3.4.2 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-41 LUT鏈和寄存器鏈的使用鏈和寄存器鏈的使用 X康芯科技康芯科技3.4 FPGA的結構與工作原理的結構與工作原理 3.4.2

14、 Cyclone/CycloneII系列器件的結構與原理系列器件的結構與原理圖圖3-42 LVDS連接連接 X康芯科技康芯科技3.5 硬件測試技術硬件測試技術 3.5.1 內部邏輯測試內部邏輯測試圖圖3-43 邊界掃描電路結構邊界掃描電路結構 3.5.2 JTAG邊界掃描測試邊界掃描測試 X康芯科技康芯科技3.5 硬件測試技術硬件測試技術 表表3-1 邊界掃描邊界掃描IO引腳功能引腳功能 3.5.2 JTAG邊界掃描測試邊界掃描測試 引引 腳腳描描 述述功功 能能TDI測試數據輸入測試數據輸入(Test Data Input)測試指令和編程數據的串行輸入引腳。數據在測試指令和編程數據的串行輸入

15、引腳。數據在TCK的上升沿移入。的上升沿移入。TDO測試數據輸出測試數據輸出(Test Data Output)測試指令和編程數據的串行輸出引腳，數據在測試指令和編程數據的串行輸出引腳，數據在TCK的下降沿移出。的下降沿移出。如果數據沒有被移出時，該引腳處于高阻態(tài)。如果數據沒有被移出時，該引腳處于高阻態(tài)。TMS測試模式選擇測試模式選擇(Test Mode Select)控制信號輸入引腳，負責控制信號輸入引腳，負責TAP控制器的轉換?？刂破鞯霓D換。TMS必須在必須在TCK的的上升沿到來之前穩(wěn)定。上升沿到來之前穩(wěn)定。TCK測試時鐘輸入測試時鐘輸入(Test Clock Input)時鐘輸入到時鐘輸

16、入到BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。下降沿。TRST測試復位輸入測試復位輸入(Test Reset Input)低電平有效，異步復位邊界掃描電路低電平有效，異步復位邊界掃描電路(在在IEEE規(guī)范中，該引腳可規(guī)范中，該引腳可選選)。X康芯科技康芯科技3.5 硬件測試技術硬件測試技術 圖圖3-44 邊界掃描數據移位方式邊界掃描數據移位方式 3.5.2 JTAG邊界掃描測試邊界掃描測試 X康芯科技康芯科技3.5.2 JTAG邊界掃描測試邊界掃描測試 圖圖3-45 JTAG BST系統(tǒng)系統(tǒng)內部結構內部結構 X康芯科技康芯科技3.5.2

17、JTAG邊界掃描測試邊界掃描測試 圖圖3-46 JTAG BST系統(tǒng)與與系統(tǒng)與與FPGA器件器件關聯(lián)結構圖關聯(lián)結構圖 X康芯科技康芯科技3.5 硬件測試技術硬件測試技術 圖圖3-47 JTAG BST選擇命令模式時序選擇命令模式時序 3.5.2 JTAG邊界掃描測試邊界掃描測試 3.5.3 嵌入式邏輯分析儀嵌入式邏輯分析儀 X康芯科技康芯科技3.6 FPGA/CPLD產品概述產品概述 3.6.1 Lattice公司公司CPLD器件系列器件系列 1. ispLSI器件系列器件系列 ispLSI1000E系列系列 ispLSI2000E/2000VL/200VE系列系列 ispLSI 8000/8

18、000V系列系列 ispLSI5000V系列系列 2. ispMACH4000系列系列 3. Lattice EC & ECP系列系列 IspMACH 4000Z、ispMACH 4000V 、 ispMACH 4000Z X康芯科技康芯科技3.6 FPGA/CPLD產品概述產品概述 3.6.2 Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 2. Spartan& Spartan-3 & Spartan 3E器件系列器件系列 5. Xilinx的的IP核核 1. Virtex-4系列系列FPGA Virtex-4 LX Virtex-4 SX Virte

19、x-4 FX 3. XC9500 & XC9500XL系列系列CPLD 4. Xilinx FPGA配置器件配置器件SPROM X康芯科技康芯科技3.6 FPGA/CPLD產品概述產品概述 3.6.3 Altera公司公司FPGA和和CPLD器件系列器件系列 1. Stratix II 系列系列FPGA 5. MAX系列系列CPLD 3. ACEX系列系列FPGA 4. FLEX系列系列FPGA 2. Stratix系列系列FPGA 6. Cyclone系列系列FPGA低成本低成本FPGA 7. Cyclone II系列系列FPGA 8. MAX II系列器件系列器件 9. Alter

20、a宏功能塊及宏功能塊及IP核核 X康芯科技康芯科技3.6 FPGA/CPLD產品概述產品概述 3.6.4 Actel公司的公司的FPGA器件器件 3.6.5 Altera公司的公司的FPGA配置方式與配置器件配置方式與配置器件 器器 件件功能描述功能描述封裝形式封裝形式EPC216956801位，位，3.3/5V供電供電20腳腳PLCC、32 腳腳 TQFPEPC110464961位，位，3.3/5V供電供電8腳腳PDIP、20腳腳PLCCEPC1441440 8001位，位，3.3/5V供電供電8腳腳PDIP、20腳腳PLCC表表3-2 Altera FPGA常用配置器件常用配置器件 X康芯

21、科技康芯科技3.7 編程與配置編程與配置 表表3-3 圖圖3-48接口各引腳信號名稱接口各引腳信號名稱 基于電可擦除存儲單元的基于電可擦除存儲單元的EEPROM或或Flash技術技術 基于基于SRAM查找表的編程單元查找表的編程單元 基于反熔絲編程單元基于反熔絲編程單元 引腳引腳12345678910PS模式模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模模式式TCKGNDTDOVCCTMS-TDIGNDX康芯科技康芯科技3.7 編程與配置編程與配置 3.7.1 JTAG方式的在系統(tǒng)編程方式的在系統(tǒng)編程 表表3-3 圖圖3-48接口各引腳信號名

22、稱接口各引腳信號名稱 X康芯科技康芯科技3.7 編程與配置編程與配置 3.7.1 JTAG方式的在系統(tǒng)編程方式的在系統(tǒng)編程 圖圖3-49 多多CPLD芯片芯片ISP編程連接方式編程連接方式 X康芯科技康芯科技3.7 編程與配置編程與配置 3.7.2 使用使用PC并行口配置并行口配置FPGA 圖圖3-50 PS模式的模式的FPGA配置時序配置時序 X康芯科技康芯科技3.7 編程與配置編程與配置 3.7.3 FPGA專用配置器件專用配置器件 圖圖3-51 EPCS器件配置器件配置FPGA的電路原理圖的電路原理圖 X康芯科技康芯科技3.7 編程與配置編程與配置 3.7.4 使用單片機配置使用單片機配置FPGA 圖圖3-52 用用89C52進行配置進行配置 X康芯