第十二次課競爭-冒險、SR鎖存器

1、數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)閻石主編（第五版）閻石主編（第五版）信息科學(xué)與工程學(xué)院基礎(chǔ)部信息科學(xué)與工程學(xué)院基礎(chǔ)部04.4 組合電路中的競爭冒險現(xiàn)象組合電路中的競爭冒險現(xiàn)象競爭：競爭：當(dāng)一個邏輯門的兩個輸入信號同時向相反的邏輯電當(dāng)一個邏輯門的兩個輸入信號同時向相反的邏輯電 平跳變，而變化的時間有差異的現(xiàn)象稱為競爭。平跳變，而變化的時間有差異的現(xiàn)象稱為競爭。 冒險：冒險：由于競爭使電路的輸出端出現(xiàn)了穩(wěn)態(tài)下沒有的干擾脈沖由于競爭使電路的輸出端出現(xiàn)了穩(wěn)態(tài)下沒有的干擾脈沖 （毛刺）的現(xiàn)象稱為冒險。（毛刺）的現(xiàn)象稱為冒險。有競爭不一定會產(chǎn)生冒險，有競爭不一定會產(chǎn)生冒險，但有冒險就一定存在競爭。但有冒險

2、就一定存在競爭。競爭與冒險的關(guān)系：競爭與冒險的關(guān)系：1正脈沖正脈沖“1”“1”型冒險型冒險負脈沖負脈沖“0”“0”型冒險型冒險一、產(chǎn)生競爭冒險的原因一、產(chǎn)生競爭冒險的原因由于競爭而在電路的輸出端可能尖峰脈沖的現(xiàn)象稱為由于競爭而在電路的輸出端可能尖峰脈沖的現(xiàn)象稱為競爭競爭冒險。冒險。21 1、代數(shù)識別法（輸入變量每次只有一個發(fā)生改變的簡單情況下）、代數(shù)識別法（輸入變量每次只有一個發(fā)生改變的簡單情況下） 一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)Y中時，則該變中時，則該變量是具有競爭條件的變量。如果消去其他變量（量是具有競爭條件的變量。如果消去其他變量（令其他變量

3、令其他變量為為0或或1），留下具有競爭條件的變量，），留下具有競爭條件的變量，二、如何檢查競爭冒險現(xiàn)象二、如何檢查競爭冒險現(xiàn)象AAY若函數(shù)出現(xiàn)：若函數(shù)出現(xiàn)：則可能產(chǎn)生則可能產(chǎn)生負負的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“0”0”型冒險型冒險；AAY若函數(shù)出現(xiàn)：若函數(shù)出現(xiàn)：則可能產(chǎn)生則可能產(chǎn)生正正的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“1”1”型冒險型冒險；3【例例】判斷實現(xiàn)以下函數(shù)的電路是否存在冒險現(xiàn)象。判斷實現(xiàn)以下函數(shù)的電路是否存在冒險現(xiàn)象。CABAACY 解：解：由函數(shù)表達式可知，變量由函數(shù)表達式可知，變量A和和C 具備競爭的條件。具備競爭的條件。所以，應(yīng)對這兩個變量進行分析。

4、先考察變量所以，應(yīng)對這兩個變量進行分析。先考察變量A。將將B和和C的各個取值組合分別代入邏輯函數(shù)式中，的各個取值組合分別代入邏輯函數(shù)式中，可得可得AAYBCAYBCAYBCAYBC ,11;,10,01;,00可見，可見，BC=11時，變量時，變量A的變化可能使電路產(chǎn)生冒險。的變化可能使電路產(chǎn)生冒險。同上，變量同上，變量C的變化不會使電路產(chǎn)生冒險。的變化不會使電路產(chǎn)生冒險。42 2、卡諾圖識別法、卡諾圖識別法如果代表兩個乘積項的圈相切，而相切處又未被其它如果代表兩個乘積項的圈相切，而相切處又未被其它包圍圈包圍，則可能發(fā)生冒險現(xiàn)象。包圍圈包圍，則可能發(fā)生冒險現(xiàn)象。BCA0001111001010

5、11 100如圖，圖上兩卡諾圈相切，當(dāng)輸入變量如圖，圖上兩卡諾圈相切，當(dāng)輸入變量ABC由由011變?yōu)樽優(yōu)?11時，時，Y從一個包圍圈進入另一個包圍圈，若把圈外函數(shù)值從一個包圍圈進入另一個包圍圈，若把圈外函數(shù)值視為視為0，則函數(shù)值可能按，則函數(shù)值可能按 1- 0 -11- 0 -1 變化，從而出現(xiàn)毛刺。變化，從而出現(xiàn)毛刺。CAABY例如：以上方法只適用于輸入變量每次只有一個改變狀態(tài)的情況。以上方法只適用于輸入變量每次只有一個改變狀態(tài)的情況。但是實際上在很多情況下，輸入變量都有兩個以上同時改變但是實際上在很多情況下，輸入變量都有兩個以上同時改變狀態(tài)的可能性，加之如果輸入變量的數(shù)目又很多，以上方法狀

6、態(tài)的可能性，加之如果輸入變量的數(shù)目又很多，以上方法就難以勝任檢查競爭冒險的任務(wù)了。就難以勝任檢查競爭冒險的任務(wù)了。53 3、利用、利用EDAEDA軟件進行時序仿真軟件進行時序仿真利用利用EDA軟件對電路進行時序仿真，觀察輸出波形是否有軟件對電路進行時序仿真，觀察輸出波形是否有毛刺，從而從原理上檢查電路是否存在競爭冒險現(xiàn)象。毛刺，從而從原理上檢查電路是否存在競爭冒險現(xiàn)象。4 4、實驗法、實驗法然而由于仿真時只能采用標(biāo)準(zhǔn)化的典型參數(shù)，有時還要做然而由于仿真時只能采用標(biāo)準(zhǔn)化的典型參數(shù)，有時還要做一些近似，所以得到的仿真結(jié)果與實際電路的工作情況一些近似，所以得到的仿真結(jié)果與實際電路的工作情況會有出入。

7、會有出入。對于由多個輸入變量同時變化引起的功能冒險，最有效的對于由多個輸入變量同時變化引起的功能冒險，最有效的判斷方法是利用示波器觀察輸出信號中有無毛刺，分析原判斷方法是利用示波器觀察輸出信號中有無毛刺，分析原因予以消除。因予以消除。只有實驗檢查的結(jié)果才是最終的結(jié)論。只有實驗檢查的結(jié)果才是最終的結(jié)論。6冒險改變狀態(tài)時存在競爭當(dāng)穩(wěn)態(tài)下的條件下，在AYAAYCBCAABY111 1、添項、添項三、如何消除競爭冒險現(xiàn)象三、如何消除競爭冒險現(xiàn)象修改邏輯設(shè)計，增加冗余項。修改邏輯設(shè)計，增加冗余項。BCA000111100101011 100只要在其卡諾圖上兩包圍圈相切只要在其卡諾圖上兩包圍圈相切處加一個

8、包圍圈，即增加了一個處加一個包圍圈，即增加了一個冗余項，就可消除邏輯冒險。冗余項，就可消除邏輯冒險。BCCAABY 添加冗余項后，添加冗余項后，當(dāng)當(dāng)B=C=1時，時， 始終有始終有Y=1， 消除了競爭冒險現(xiàn)象。消除了競爭冒險現(xiàn)象。7BCCAABY冒險改變狀態(tài)時存在競爭當(dāng)穩(wěn)態(tài)下的條件下，在AYAAYCBCAABY1182 2、后濾、后濾三、如何消除競爭冒險現(xiàn)象三、如何消除競爭冒險現(xiàn)象在輸出端接濾波電容，用來吸收和削弱窄脈沖。在輸出端接濾波電容，用來吸收和削弱窄脈沖。FA 1CF后濾后濾毛刺很窄毛刺很窄（幾十納秒內(nèi)），因此常在輸出端對地并接濾波電（幾十納秒內(nèi)），因此常在輸出端對地并接濾波電容容C，

9、可將尖峰脈沖的幅度削弱至門電路的閾值電壓以下。，可將尖峰脈沖的幅度削弱至門電路的閾值電壓以下。U1U0但但C的引入會使輸出波形的引入會使輸出波形邊沿變緩邊沿變緩，工作速度變慢，因此，工作速度變慢，因此參數(shù)要選擇合適，參數(shù)要選擇合適，C一般為幾十到幾百一般為幾十到幾百PF。9第四章小結(jié)第四章小結(jié)掌握常用的中規(guī)模組合邏輯器件的邏輯功掌握常用的中規(guī)模組合邏輯器件的邏輯功能和使用方法能和使用方法正確理解組合邏輯電路的特點正確理解組合邏輯電路的特點組合電路一般由門電路構(gòu)成，無記憶、無反饋。組合電路一般由門電路構(gòu)成，無記憶、無反饋。任一時刻電路的輸出只取決于該時刻各輸入狀態(tài)的組合，任一時刻電路的輸出只取決

10、于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。而與電路的原狀態(tài)無關(guān)。1.1.會認管腳：會認管腳：（電源端、控制端、數(shù)據(jù)端、輸出端等）（電源端、控制端、數(shù)據(jù)端、輸出端等）2.2.能看懂功能表能看懂功能表3.3.熟悉邏輯功能，能正確使用組件。熟悉邏輯功能，能正確使用組件。編碼器：編碼器：二進制編碼器、二十進制編碼器二進制編碼器、二十進制編碼器譯碼器：譯碼器：二進制譯碼器二進制譯碼器/數(shù)據(jù)分配器、二十進制譯碼器、顯示譯碼器數(shù)據(jù)分配器、二十進制譯碼器、顯示譯碼器數(shù)據(jù)選擇器；數(shù)據(jù)選擇器；數(shù)值比較器；數(shù)值比較器； 全加器和加法器全加器和加法器10（逐級推導(dǎo)法）（逐級推導(dǎo)法）給定邏給定邏輯圖輯圖邏輯表邏輯

11、表達式達式化簡或化簡或變換變換列真列真值表值表邏輯功邏輯功能描述能描述1、用、用SSI門電路設(shè)計門電路設(shè)計給定邏給定邏輯功能輯功能邏輯抽象，邏輯抽象，得出真值表得出真值表列寫邏輯列寫邏輯表達式表達式選擇器件類選擇器件類型和數(shù)目型和數(shù)目將邏輯表達式化簡將邏輯表達式化簡或作適當(dāng)變換或作適當(dāng)變換畫出邏輯圖畫出邏輯圖熟練掌握組合邏輯電路的分析方法熟練掌握組合邏輯電路的分析方法熟練掌握組合邏輯電路的設(shè)計方法熟練掌握組合邏輯電路的設(shè)計方法第四章小結(jié)第四章小結(jié)2、用、用MSI組合邏輯器件設(shè)計組合邏輯器件設(shè)計11（1 1）用二進制譯碼器）用二進制譯碼器iimY將待求函數(shù)將待求函數(shù)化成最小項化成最小項之和的形式

12、之和的形式由最小項的由最小項的反函數(shù)組成反函數(shù)組成的與非式的與非式兩次取反兩次取反去掉下反號去掉下反號高位對高位對高位高位確定函數(shù)輸確定函數(shù)輸入變量與譯入變量與譯碼器輸入端碼器輸入端的對應(yīng)關(guān)系的對應(yīng)關(guān)系畫連線圖畫連線圖所用器件：所用器件：譯碼器和與非門譯碼器和與非門（2 2）用數(shù)據(jù)選擇器）用數(shù)據(jù)選擇器iiimDYn 120將待求函數(shù)將待求函數(shù)化成最小項化成最小項之和的形式之和的形式寫出數(shù)據(jù)選寫出數(shù)據(jù)選擇器的輸出擇器的輸出函數(shù)表達式函數(shù)表達式高位對高位對高位高位確定函數(shù)輸入變量與確定函數(shù)輸入變量與數(shù)據(jù)選擇器數(shù)據(jù)選擇器地址輸入地址輸入端端的對應(yīng)關(guān)系的對應(yīng)關(guān)系畫連畫連線圖線圖對對照照比比較較確定數(shù)選

13、器數(shù)據(jù)輸入確定數(shù)選器數(shù)據(jù)輸入端的表達式端的表達式（0 0、1 1、原變量、反變量）原變量、反變量）第四章小結(jié)第四章小結(jié)12（3）用其他的中規(guī)模組合電路）用其他的中規(guī)模組合電路利用全加器的異或運算功能；利用全加器的異或運算功能；利用加法器的求和功能；利用加法器的求和功能；利用比較器的比較輸出；利用比較器的比較輸出；利用編碼器的優(yōu)先編碼功能；利用編碼器的優(yōu)先編碼功能；應(yīng)用中規(guī)模組件設(shè)計電路要注意的問題：應(yīng)用中規(guī)模組件設(shè)計電路要注意的問題：1.1. 對邏輯表達式的變換與化簡的目的是使其盡可能與組合對邏輯表達式的變換與化簡的目的是使其盡可能與組合邏輯器件的形式一致，而不是盡量化簡。邏輯器件的形式一致，

14、而不是盡量化簡。2.2. 設(shè)計時應(yīng)考慮合理充分應(yīng)用組合器件的功能，盡量用同設(shè)計時應(yīng)考慮合理充分應(yīng)用組合器件的功能，盡量用同類的、較少的和較簡單的器件滿足設(shè)計要求。類的、較少的和較簡單的器件滿足設(shè)計要求。3.3. 當(dāng)組合器件的功能用不完時，要對多余的輸入、輸出端當(dāng)組合器件的功能用不完時，要對多余的輸入、輸出端作適當(dāng)?shù)奶幚恚划?dāng)一個組合器件不能滿足設(shè)計要求時，作適當(dāng)?shù)奶幚?；?dāng)一個組合器件不能滿足設(shè)計要求時，應(yīng)對器件進行適當(dāng)?shù)臄U展。應(yīng)對器件進行適當(dāng)?shù)臄U展。了解組合電路中的競爭冒險現(xiàn)象了解組合電路中的競爭冒險現(xiàn)象產(chǎn)生原因檢查方法消除方法產(chǎn)生原因檢查方法消除方法第四章小結(jié)第四章小結(jié)13第五章第五章 觸發(fā)器

15、觸發(fā)器(FF: Flip-Flop)內(nèi)容介紹內(nèi)容介紹 本本章章介紹構(gòu)成時序邏輯電路的介紹構(gòu)成時序邏輯電路的最基本部件雙穩(wěn)最基本部件雙穩(wěn)態(tài)觸發(fā)器態(tài)觸發(fā)器，重點介紹各觸發(fā)器的結(jié)構(gòu)、工作原理、動，重點介紹各觸發(fā)器的結(jié)構(gòu)、工作原理、動作特點，以及觸發(fā)器從功能上的分類及相互間的轉(zhuǎn)換。作特點，以及觸發(fā)器從功能上的分類及相互間的轉(zhuǎn)換。 首先從組成各類觸發(fā)器的基本部分首先從組成各類觸發(fā)器的基本部分SR鎖存器鎖存器入手，介紹觸發(fā)器的結(jié)構(gòu)、邏輯功能、動作特點，在入手，介紹觸發(fā)器的結(jié)構(gòu)、邏輯功能、動作特點，在此基礎(chǔ)上介紹此基礎(chǔ)上介紹JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器等，給觸發(fā)器等，給出觸發(fā)器的描述方程。

16、出觸發(fā)器的描述方程。 本章重點是各觸發(fā)器的功能表、邏輯符號、觸發(fā)本章重點是各觸發(fā)器的功能表、邏輯符號、觸發(fā)電平、狀態(tài)方程的描述等。電平、狀態(tài)方程的描述等。14本章的內(nèi)容本章的內(nèi)容5.1 概述概述5.2 SR鎖存器鎖存器5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法15一、觸發(fā)器一、觸發(fā)器輸出狀態(tài)不僅與現(xiàn)時的輸入有關(guān)，還與原來輸出狀態(tài)不僅與現(xiàn)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；的輸出狀態(tài)有關(guān)；觸發(fā)器是有記憶功能的邏輯部件觸發(fā)器是有記憶功能的邏輯部件,可以存貯

17、可以存貯1位二值位二值(0或或1)信息；信息； 5.1 概述概述觸發(fā)器是構(gòu)成時序電路的基本單元電路；觸發(fā)器是構(gòu)成時序電路的基本單元電路；觸發(fā)器：能夠存儲觸發(fā)器：能夠存儲1位二進制信號的基位二進制信號的基本單元電路。本單元電路。16二、觸發(fā)器的基本特點二、觸發(fā)器的基本特點:(3) 利用不同的輸入信號可置成任一穩(wěn)態(tài)，并在輸利用不同的輸入信號可置成任一穩(wěn)態(tài)，并在輸入信號撤消后能保持該穩(wěn)態(tài)不變。入信號撤消后能保持該穩(wěn)態(tài)不變。(1) 觸發(fā)器輸出有兩種穩(wěn)定的狀態(tài)：觸發(fā)器輸出有兩種穩(wěn)定的狀態(tài)：0、1 狀態(tài)狀態(tài); 所以所以, 觸發(fā)器也叫雙穩(wěn)態(tài)觸發(fā)器。觸發(fā)器也叫雙穩(wěn)態(tài)觸發(fā)器。(2) 具有觸發(fā)翻轉(zhuǎn)的特性具有觸發(fā)翻

18、轉(zhuǎn)的特性; 即兩個穩(wěn)態(tài)可以在外部信號的觸發(fā)下相互轉(zhuǎn)化。即兩個穩(wěn)態(tài)可以在外部信號的觸發(fā)下相互轉(zhuǎn)化。(4)有兩個互補輸出端。有兩個互補輸出端。17三、觸發(fā)器的分類三、觸發(fā)器的分類 電路結(jié)構(gòu)電路結(jié)構(gòu)與動作特點與動作特點邏輯功能邏輯功能基基本本RS結(jié)結(jié)構(gòu)構(gòu)觸觸發(fā)發(fā)器器同同步步結(jié)結(jié)構(gòu)構(gòu)觸觸發(fā)發(fā)器器主主從從結(jié)結(jié)構(gòu)構(gòu)觸觸發(fā)發(fā)器器邊邊沿沿結(jié)結(jié)構(gòu)構(gòu)觸觸發(fā)發(fā)器器RS觸觸發(fā)發(fā)器器D觸觸發(fā)發(fā)器器JK觸觸發(fā)發(fā)器器T觸觸發(fā)發(fā)器器T觸觸發(fā)發(fā)器器 按觸發(fā)方式按觸發(fā)方式電電平平觸觸發(fā)發(fā)器器脈脈沖沖觸觸發(fā)發(fā)器器邊邊沿沿觸觸發(fā)發(fā)器器185.2 SR鎖存器鎖存器 SR鎖存器（又叫基本鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構(gòu)觸發(fā)器）

19、是各種觸發(fā)器構(gòu)成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入信號直接作用在觸發(fā)器，無需觸發(fā)信號信號直接作用在觸發(fā)器，無需觸發(fā)信號19反饋反饋兩個輸入端兩個輸入端兩個輸出端兩個輸出端1、由與非門構(gòu)成的、由與非門構(gòu)成的RS觸發(fā)器（觸發(fā)器（P218）0狀態(tài)：狀態(tài)： Q=0，Q=11狀態(tài)：狀態(tài)： Q=1，Q=05.2 SR鎖存器鎖存器一一 、電路結(jié)構(gòu)與工作原理、電路結(jié)構(gòu)與工作原理20若原狀態(tài)：若原狀態(tài)：10 QQ01輸出：輸出：10 QQ110010Q初初態(tài)態(tài) Q次次態(tài)態(tài)（置（置0）時時輸入輸入1, 0)1( DDSR21若原狀態(tài)：若原狀態(tài)：01 QQ01

20、輸出：輸出：10 QQ011110（置（置0）時時輸入輸入1, 0)1( DDSR22若原狀態(tài)：若原狀態(tài)：10 QQ10輸出：輸出：01 QQ101011（置（置1）時時輸入輸入0, 1)2( DDSR23若原狀態(tài)：若原狀態(tài)：01 QQ10輸出：輸出：01 QQ001101（置（置1）時時輸入輸入0, 1)2( DDSR24若原狀態(tài)：若原狀態(tài)：01 QQ11輸出：輸出：01 QQ（保持）（保持）101001時時輸入輸入1, 1)3( DDSR25若原狀態(tài)：若原狀態(tài)：10 QQ11輸出：輸出：10 QQ（保持）（保持）010110時時輸入輸入1, 1)3( DDSR26001 1輸出全是輸出全是

21、1狀態(tài)之狀態(tài)之后后,狀態(tài)為不定狀狀態(tài)為不定狀態(tài)態(tài)當(dāng)當(dāng)RD=SD=0時，信號時，信號“同時同時”變?yōu)樽優(yōu)?的情況下，的情況下，翻轉(zhuǎn)快的門輸出變?yōu)榉D(zhuǎn)快的門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。，另一個不得翻轉(zhuǎn)。時時輸入輸入0, 0)4( DDSR27由與非門組成的基本由與非門組成的基本RS觸發(fā)器的特性表觸發(fā)器的特性表 保持保持置置 0(復(fù)位復(fù)位)置置 1（置位）（置位） RD SD Q 1 1 0 1 0 01 0 0 10 0 Q1 1 0 1 1 01 0 1 10 0 狀態(tài)狀態(tài)0 01 10 1 11不定不定不不定定狀狀態(tài)態(tài)同同時時消消失失以以后后狀狀態(tài)態(tài)的的、是是指指0 DDRS 設(shè)計電路時此種情

22、況應(yīng)避免設(shè)計電路時此種情況應(yīng)避免時，狀態(tài)不定。時，狀態(tài)不定。同為同為、；互補時，同互補時，同、時，保持；時，保持；同為同為、記憶口訣：記憶口訣：01DDDDDDDSRRSRSR 28觸發(fā)器的觸發(fā)器的不定狀態(tài)不定狀態(tài)有兩種含義：有兩種含義：一、一、Q Q= = Q Q =1 =1時，時，觸發(fā)器既不是觸發(fā)器既不是0 0狀態(tài)，也不是狀態(tài)，也不是1 1狀態(tài)；狀態(tài)；二、二、R RD D、S SD D 同時從同時從0 0回到回到1 1時，時，觸發(fā)器的新狀態(tài)不能預(yù)先確定。觸發(fā)器的新狀態(tài)不能預(yù)先確定。29由與非門構(gòu)成的由與非門構(gòu)成的SRSR鎖存器的電路及符號鎖存器的電路及符號端端，低低電電平平有有效效。置置位

23、位端端或或置置1 DS端端，低低電電平平有有效效。復(fù)復(fù)位位端端或或置置0 DR30【例例1】畫出與非門構(gòu)成的畫出與非門構(gòu)成的RS觸發(fā)器的輸出波形觸發(fā)器的輸出波形 。QQ DS DR 置置0置置1保持保持全全1之后之后狀態(tài)不定狀態(tài)不定存在競爭冒險現(xiàn)象存在競爭冒險現(xiàn)象跳變，跳變，往往若同時從若同時從時，時，當(dāng)當(dāng)100 DDRS31【例例2】畫出與非門構(gòu)成的畫出與非門構(gòu)成的RS觸發(fā)器的輸出波形觸發(fā)器的輸出波形 。QQ DS DR 置置0置置1保持保持全全1之后之后狀態(tài)不定狀態(tài)不定狀態(tài)狀態(tài)不定不定不不定定。狀狀態(tài)態(tài)同同時時消消失失以以后后狀狀態(tài)態(tài)的的、0*DDRS 存在競爭冒險現(xiàn)象存在競爭冒險現(xiàn)象跳變

24、，跳變，往往若同時從若同時從時，時，當(dāng)當(dāng)100 DDRS322、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器P216特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 Q0 0 0 1 1 0 1 0 1 1 1 1 狀態(tài)狀態(tài)0 0 1 1 保持保持置置 0置置 10 1 0* 0* 不定不定00110010不定狀態(tài)同時消失以后狀態(tài)的、是指1 *DDRS33特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 Q0 0 0 1 1 0 1 0 1 1 1 1 狀態(tài)狀態(tài)0 0 1 1 保持保持置置 0置置 10 1 0* 0* 不定不定000011

25、012、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器不定狀態(tài)同時消失以后狀態(tài)的、是指1 *DDRS34011100102、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器不定狀態(tài)同時消失以后狀態(tài)的、是指1 *DDRS特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 Q0 0 0 1 1 0 1 0 1 1 1 1 狀態(tài)狀態(tài)0 0 1 1 保持保持置置 0置置 10 1 0* 0* 不定不定35010010102、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器不定狀態(tài)同時消失以后狀態(tài)的、是指1 *DDRS特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1

26、 1 1 Q0 0 0 1 1 0 1 0 1 1 1 1 狀態(tài)狀態(tài)0 0 1 1 保持保持置置 0置置 10 1 0* 0* 不定不定3611002、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器不定狀態(tài)同時消失以后狀態(tài)的、是指1 *DDRS特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 Q0 0 0 1 1 0 1 0 1 1 1 1 狀態(tài)狀態(tài)0 0 1 1 保持保持置置 0置置 10 1 0* 0* 不定不定372、由或非門構(gòu)成的、由或非門構(gòu)成的RS觸發(fā)器觸發(fā)器P216000100011011Q說明保持置0(復(fù)位）置1(置位）禁態(tài)（不定態(tài) ）SDRDQ. .3

27、8【例例3】畫出或非門構(gòu)成的畫出或非門構(gòu)成的RS觸發(fā)器的輸出波形觸發(fā)器的輸出波形 。置置0置置1保持保持全全0之后之后狀態(tài)不定狀態(tài)不定狀態(tài)狀態(tài)不定不定QQ DSDR 存在競爭冒險現(xiàn)象存在競爭冒險現(xiàn)象跳變，跳變，往往若同時從若同時從時，時，當(dāng)當(dāng)011 DDRS39例例5.2.10011100111010110100111010110001140二、動作特點二、動作特點直接控制直接控制在輸入信號作用的全部周期內(nèi)，在輸入信號作用的全部周期內(nèi)，都能直接改變輸出狀態(tài)，因此都能直接改變輸出狀態(tài)，因此稱稱RD （ ） 、SD （ ）為直接復(fù)位端和直接）為直接復(fù)位端和直接置位端。置位端。DS DR 在任何時刻

28、，輸入都能直接改變輸出的狀態(tài)。在任何時刻，輸入都能直接改變輸出的狀態(tài)。41RQQ SVCCDS DR SR【例例4】防抖動開關(guān)電路如圖所示，防抖動開關(guān)電路如圖所示， 的波形已知，的波形已知，畫出對應(yīng)的輸出畫出對應(yīng)的輸出 波形。波形。QQ 、DDRS 和和QQ DS DR 42小結(jié)小結(jié)基本要求：基本要求：1. 了解了解SR鎖存器鎖存器的工作原理；的工作原理；2. 掌握與非門構(gòu)成的掌握與非門構(gòu)成的SR鎖存器鎖存器的特性表的特性表；3. 掌握掌握SR鎖存器鎖存器輸出波形的畫法。輸出波形的畫法。作業(yè)：作業(yè)：P248 思考題和習(xí)題思考題和習(xí)題5-1題、題、5-2題題435.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的

29、觸發(fā)器 在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時刻在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時刻動作，這就要求有一個同步信號來控制，這個控制信動作，這就要求有一個同步信號來控制，這個控制信號叫做時鐘信號（號叫做時鐘信號（Clock），簡稱時鐘，用），簡稱時鐘，用CLK表示。表示。這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。 CLK：控制時序電路工作節(jié)奏的固定頻率的脈沖信號，：控制時序電路工作節(jié)奏的固定頻率的脈沖信號， 一般是矩形波。一般是矩形波。44同步同步RS觸發(fā)器的基本電路結(jié)構(gòu)及圖形符號觸發(fā)器的基本電路結(jié)構(gòu)及圖形符號5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器一

30、、電平觸發(fā)一、電平觸發(fā)RS觸發(fā)器（同步觸發(fā)器（同步RS觸發(fā)器）觸發(fā)器）基本基本SR鎖存器鎖存器輸入控制門輸入控制門只有在只有在CLK1時，時，S、R才能起作用才能起作用45（1）. CLK0此時門此時門G3和和G4被封鎖，輸出為高電平。被封鎖，輸出為高電平。0對于由對于由G1和和G2構(gòu)成的構(gòu)成的SR鎖存器（基本鎖存器（基本RS觸發(fā)器），觸發(fā)器），觸發(fā)器保持原態(tài)，即觸發(fā)器保持原態(tài)，即Q * = Q11DS 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器DR 電平觸發(fā)電平觸發(fā)RS觸發(fā)器觸發(fā)器電路結(jié)構(gòu)與工作原理電路結(jié)構(gòu)與工作原理46DS 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器DR 電平觸發(fā)電平觸發(fā)RS觸發(fā)器觸發(fā)器電路結(jié)構(gòu)與工作原理電路結(jié)構(gòu)與工作原理（2）. CLK1100a. S=0 , R=011DS DR QQ 47DS 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器DR 電平觸發(fā)電平觸發(fā)RS觸發(fā)器觸發(fā)器電路結(jié)構(gòu)與工作原理電路結(jié)構(gòu)與工作原理（2）. CLK11a. S=0 , R=0DS DR QQ 0110b. S=0 , R=10 Q48DS 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器DR 電平觸發(fā)電平觸發(fā)RS觸發(fā)器觸發(fā)器電路結(jié)