第4章存儲系統(tǒng)機(jī)制及存儲器接口(書)

1、LOGO嵌入式系統(tǒng)原理及接口技術(shù)嵌入式系統(tǒng)原理及接口技術(shù)v存儲器是嵌入式系統(tǒng)中的主要硬件部件，用于存存儲器是嵌入式系統(tǒng)中的主要硬件部件，用于存儲指令碼及相關(guān)的數(shù)據(jù)。儲指令碼及相關(guān)的數(shù)據(jù)。v目前有許多嵌入式目前有許多嵌入式CPU芯片內(nèi)部集成有一定容量芯片內(nèi)部集成有一定容量的易失性及易失性的存儲器。但也有需要擴(kuò)展外的易失性及易失性的存儲器。但也有需要擴(kuò)展外部存儲器芯片的。部存儲器芯片的。 v總線是把微處理器與存儲器、總線是把微處理器與存儲器、I/O端口及設(shè)備相端口及設(shè)備相連接的信息通道，但總線并不僅僅指的是一束信連接的信息通道，但總線并不僅僅指的是一束信號線，而應(yīng)包含相應(yīng)的通信協(xié)議和規(guī)則。號線，而

2、應(yīng)包含相應(yīng)的通信協(xié)議和規(guī)則。v在嵌入式系統(tǒng)中，按照使用場合的不同，我們可在嵌入式系統(tǒng)中，按照使用場合的不同，我們可以把總線分成：以把總線分成：v（1）片上總線）片上總線v（2）板級總線）板級總線v（3）系統(tǒng)級總線）系統(tǒng)級總線 v片上總線即是微處理器芯片內(nèi)部的總線，典型的片上總線即是微處理器芯片內(nèi)部的總線，典型的如如ARM公司提出的公司提出的AMBA總線?？偩€。 vAMBA是是Advanced Microcontroller Bus Architecture的縮寫，是一種開放的，用于高的縮寫，是一種開放的，用于高性能嵌入式系統(tǒng)中的總線規(guī)范。性能嵌入式系統(tǒng)中的總線規(guī)范。vAMBA總線規(guī)范總線規(guī)范2

3、.0版本中包含了版本中包含了4個部分個部分:AHB、ASB、APB和和Test Methodology。其中：。其中： AHB是是Advanced High Performace Bus的縮寫，用于芯片的縮寫，用于芯片內(nèi)高性能系統(tǒng)模塊連接的總線，支持突發(fā)模式數(shù)據(jù)傳輸和事務(wù)處理。內(nèi)高性能系統(tǒng)模塊連接的總線，支持突發(fā)模式數(shù)據(jù)傳輸和事務(wù)處理。 ASB是是Advanced System Bus的縮寫，也是用于芯片內(nèi)高性的縮寫，也是用于芯片內(nèi)高性能系統(tǒng)模塊的連接，支持突發(fā)模式數(shù)據(jù)傳輸。這是早期的系統(tǒng)總線格能系統(tǒng)模塊的連接，支持突發(fā)模式數(shù)據(jù)傳輸。這是早期的系統(tǒng)總線格式，現(xiàn)在由式，現(xiàn)在由AHB取代。取代。v

4、 APB是是Advanced PeriPheral Bus的縮寫，是用于芯片內(nèi)較的縮寫，是用于芯片內(nèi)較低性能的低性能的I/O部件或模塊的連接，一般是作為部件或模塊的連接，一般是作為ARM系列微處理器芯系列微處理器芯片中二級總線用。片中二級總線用。v Test Methodology是是AMBA總線規(guī)范中所制定的測試方法。總線規(guī)范中所制定的測試方法。 v板級總線是指板卡中芯片與芯片之間、或者板卡板級總線是指板卡中芯片與芯片之間、或者板卡與板卡之間的連接總線。典型的如與板卡之間的連接總線。典型的如PC-104總線、總線、PCI總線等?？偩€等。v但是，嵌入式系統(tǒng)由于受到應(yīng)用條件的約束，特但是，嵌入式

5、系統(tǒng)由于受到應(yīng)用條件的約束，特別是體積方面的約束，因此，在構(gòu)建板級目標(biāo)系別是體積方面的約束，因此，在構(gòu)建板級目標(biāo)系統(tǒng)時，往往并未采用標(biāo)準(zhǔn)化的總線，而是直接完統(tǒng)時，往往并未采用標(biāo)準(zhǔn)化的總線，而是直接完成芯片與芯片引腳間的連接。成芯片與芯片引腳間的連接。v嵌入式系統(tǒng)的板級目標(biāo)系統(tǒng)硬件平臺設(shè)計時，主嵌入式系統(tǒng)的板級目標(biāo)系統(tǒng)硬件平臺設(shè)計時，主要完成的任務(wù)是把微處理器芯片與其它芯片進(jìn)行要完成的任務(wù)是把微處理器芯片與其它芯片進(jìn)行有機(jī)的連接。有機(jī)的連接。 v嵌入式系統(tǒng)的板級目標(biāo)系統(tǒng)硬件嵌入式系統(tǒng)的板級目標(biāo)系統(tǒng)硬件平臺設(shè)計時，主要完成的任務(wù)是平臺設(shè)計時，主要完成的任務(wù)是把微處理器芯片與其它芯片進(jìn)行把微處理器芯

6、片與其它芯片進(jìn)行有機(jī)的連接。有機(jī)的連接。vS3C2440芯片芯片F(xiàn)BGA封裝中的封裝中的289條引腳中，按功能分成以條引腳中，按功能分成以下幾類：下幾類：v（1）地址類信號引腳：）地址類信號引腳：v ADDR0ADDR26和和nGCS0nGCS7 v（2）數(shù)據(jù)類信號引腳：）數(shù)據(jù)類信號引腳：v DATA0DATA31 v（3）控制類信號引腳）控制類信號引腳 又可以分成幾個子類：又可以分成幾個子類： 1、總線控制信號、總線控制信號 OM1、OM0：這：這2根信號線是根信號線是S3C2440的模式選擇信號引腳，用的模式選擇信號引腳，用來確定芯片的模式以及數(shù)據(jù)線的寬度。來確定芯片的模式以及數(shù)據(jù)線的寬度

7、。nWE（輸出引腳）：寫使能（輸出引腳）：寫使能信號引腳，用來指示當(dāng)前總線周期為寫周期。信號引腳，用來指示當(dāng)前總線周期為寫周期。 nOE：讀使能信號引腳，用來指示當(dāng)前總線周期為讀周期。：讀使能信號引腳，用來指示當(dāng)前總線周期為讀周期。 nWAIT（輸入引腳）：等待信號引腳，用來請求延長當(dāng)前周期。（輸入引腳）：等待信號引腳，用來請求延長當(dāng)前周期。 nXBREQ（輸入引腳）：總線請求。（輸入引腳）：總線請求。 nXBACK（輸出引腳）：總線應(yīng)答。（輸出引腳）：總線應(yīng)答。 2、NAND Flash控制信號控制信號 3 、SDRAM控制信號控制信號 v（4）I/O部件接口引腳部件接口引腳 這類功能的引腳

8、有許多，主要是完成相應(yīng)的接口部件功能，例如：這類功能的引腳有許多，主要是完成相應(yīng)的接口部件功能，例如：UART的串口通信引腳、的串口通信引腳、LCD顯示器接口引腳、攝像頭接口引腳等。顯示器接口引腳、攝像頭接口引腳等。v（5）其它功能類引腳）其它功能類引腳 其它功能類引腳主要包括：其它功能類引腳主要包括：JTAG調(diào)試接口引腳、調(diào)試接口引腳、復(fù)位引腳、時鐘電路引腳、以及電源引腳等。復(fù)位引腳、時鐘電路引腳、以及電源引腳等。 v其它板級總線標(biāo)準(zhǔn)：其它板級總線標(biāo)準(zhǔn)：v（1）PC-104總線總線 PC-104總線是專門為控制領(lǐng)域的應(yīng)用而定義的嵌入式總線是專門為控制領(lǐng)域的應(yīng)用而定義的嵌入式系統(tǒng)總線，它支持采

9、用堆棧結(jié)構(gòu)的總線形式，通過系統(tǒng)總線，它支持采用堆棧結(jié)構(gòu)的總線形式，通過PC-104總線，可以把各板卡疊加在一起，從而構(gòu)建小型的、總線，可以把各板卡疊加在一起，從而構(gòu)建小型的、高可靠性的嵌入式系統(tǒng)。高可靠性的嵌入式系統(tǒng)。 v（2）STD總線總線 STD總線也是在工業(yè)控制領(lǐng)域被使用的一總線也是在工業(yè)控制領(lǐng)域被使用的一種嵌入式系統(tǒng)板級總線種嵌入式系統(tǒng)板級總線 v（3）PCI總線總線 PCI總線是總線是PC機(jī)中被廣泛使用的板級總線標(biāo)準(zhǔn)。在有些機(jī)中被廣泛使用的板級總線標(biāo)準(zhǔn)。在有些嵌入式系統(tǒng)中，也會采用嵌入式系統(tǒng)中，也會采用PCI總線作為其板級總線?？偩€作為其板級總線。 v一、存儲系統(tǒng)的組織結(jié)構(gòu)一、存儲系

10、統(tǒng)的組織結(jié)構(gòu)v在復(fù)雜的嵌入式系統(tǒng)中，存儲系統(tǒng)的組織結(jié)構(gòu)按在復(fù)雜的嵌入式系統(tǒng)中，存儲系統(tǒng)的組織結(jié)構(gòu)按作用可以劃分為作用可以劃分為4級：寄存器、級：寄存器、cache（緩存（緩存區(qū)）、主存儲器和輔助存儲器。如下圖所示。區(qū)）、主存儲器和輔助存儲器。如下圖所示。 v注：對于簡單的嵌入注：對于簡單的嵌入式系統(tǒng)來說，沒有必式系統(tǒng)來說，沒有必要把存儲器系統(tǒng)設(shè)計要把存儲器系統(tǒng)設(shè)計成成4級，最簡單的嵌入級，最簡單的嵌入式系統(tǒng)只需要寄存器式系統(tǒng)只需要寄存器和主存儲器即可。和主存儲器即可。 v寄存器是包含在微處理器核內(nèi)部的，是微處理器寄存器是包含在微處理器核內(nèi)部的，是微處理器核的重要組成部分，它用來作指令執(zhí)行時的數(shù)

11、據(jù)核的重要組成部分，它用來作指令執(zhí)行時的數(shù)據(jù)存放單元。存放單元。vCache是高速緩存，通常又分成數(shù)據(jù)緩存和指令是高速緩存，通常又分成數(shù)據(jù)緩存和指令緩存緩存2種。種。v主存儲器是程序執(zhí)行代碼及數(shù)據(jù)的存放區(qū)，通常主存儲器是程序執(zhí)行代碼及數(shù)據(jù)的存放區(qū)，通常存放指令代碼的存儲器是非易失性的存儲器。存放指令代碼的存儲器是非易失性的存儲器。v輔助存儲器通常用來存儲大容量數(shù)據(jù)，或者作為輔助存儲器通常用來存儲大容量數(shù)據(jù)，或者作為程序代碼的備份存儲空間，由程序代碼的備份存儲空間，由NAND Flash類類型的非易失性存儲器芯片來承擔(dān)。型的非易失性存儲器芯片來承擔(dān)。 v二、高速緩存機(jī)制二、高速緩存機(jī)制v高速緩存

12、（高速緩存（cache）機(jī)制是為了提高嵌入式系統(tǒng)）機(jī)制是為了提高嵌入式系統(tǒng)中存儲系統(tǒng)的整體性能。它作為微處理器體系結(jié)中存儲系統(tǒng)的整體性能。它作為微處理器體系結(jié)構(gòu)的一部分，對軟件設(shè)計者來說是透明的。構(gòu)的一部分，對軟件設(shè)計者來說是透明的。v高速緩存是一種小型、快速的存儲器，但價格較高速緩存是一種小型、快速的存儲器，但價格較貴，在系統(tǒng)中它的容量不可能設(shè)計得很大，通常貴，在系統(tǒng)中它的容量不可能設(shè)計得很大，通常為幾十為幾十K存儲單元或幾存儲單元或幾M存儲單元。因而，所需存儲單元。因而，所需訪問的代碼或數(shù)據(jù)很大時，不能全部放入高速緩訪問的代碼或數(shù)據(jù)很大時，不能全部放入高速緩存中，高速緩存中只保留了主存儲器

13、中部分代碼存中，高速緩存中只保留了主存儲器中部分代碼或數(shù)據(jù)的拷貝?；驍?shù)據(jù)的拷貝。v高速緩存控制器是微處理器用于控制訪問高速緩高速緩存控制器是微處理器用于控制訪問高速緩存及主存系統(tǒng)的橋梁，它處于微處理器和高速緩存及主存系統(tǒng)的橋梁，它處于微處理器和高速緩存及主存系統(tǒng)之間，如下圖所示。存及主存系統(tǒng)之間，如下圖所示。 v三、存儲管理單元三、存儲管理單元 v在復(fù)雜的嵌入式系統(tǒng)設(shè)計時，越來越多的會選用在復(fù)雜的嵌入式系統(tǒng)設(shè)計時，越來越多的會選用帶有存儲管理單元（帶有存儲管理單元（MMU）的微處理器芯片。）的微處理器芯片。vMMU完成的主要功能有：完成的主要功能有：（1）將主存地址從虛擬存儲空間映射到物理存儲

14、）將主存地址從虛擬存儲空間映射到物理存儲空間?？臻g。（2）存儲器訪問權(quán)限控制。）存儲器訪問權(quán)限控制。（3）設(shè)置虛擬存儲空間的緩沖特性等。）設(shè)置虛擬存儲空間的緩沖特性等。 存儲器接口設(shè)計方法 v在構(gòu)建嵌入式系統(tǒng)的目標(biāo)硬件平臺時，有些微處在構(gòu)建嵌入式系統(tǒng)的目標(biāo)硬件平臺時，有些微處理器芯片內(nèi)部沒有集成存儲器或者集成的存儲器理器芯片內(nèi)部沒有集成存儲器或者集成的存儲器容量不足，那么，就需要外接存儲器芯片來構(gòu)建容量不足，那么，就需要外接存儲器芯片來構(gòu)建所需容量的存儲空間。所需容量的存儲空間。v下面討論需要在微處理器下面討論需要在微處理器芯片外部設(shè)計主存儲器接芯片外部設(shè)計主存儲器接口電路的問題，并討論輔口電

15、路的問題，并討論輔助存儲器的接口電路設(shè)計助存儲器的接口電路設(shè)計問題。問題。 v一、存儲器芯片分類一、存儲器芯片分類v存儲器根據(jù)其存取方式分成兩大類：隨機(jī)存儲器存儲器根據(jù)其存取方式分成兩大類：隨機(jī)存儲器（RAM）類和只讀存儲器（）類和只讀存儲器（ROM）類。）類。 v（1）隨機(jī)存儲器（具有易失性的特點(diǎn)）隨機(jī)存儲器（具有易失性的特點(diǎn)） 隨機(jī)存儲器又分為兩大類：隨機(jī)存儲器又分為兩大類： *靜態(tài)隨機(jī)存儲器（靜態(tài)隨機(jī)存儲器（SRAM） *動態(tài)隨機(jī)存儲器（動態(tài)隨機(jī)存儲器（DRAM vSRAM（靜態(tài)隨機(jī)存儲器）通俗的說，是在上電（靜態(tài)隨機(jī)存儲器）通俗的說，是在上電的情況下，其存儲內(nèi)容不會丟失的存儲器。它們的

16、情況下，其存儲內(nèi)容不會丟失的存儲器。它們通常是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，數(shù)據(jù)一經(jīng)寫入，通常是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，數(shù)據(jù)一經(jīng)寫入，只要不掉電，數(shù)據(jù)就一直保存著。只要不掉電，數(shù)據(jù)就一直保存著。vSRAM芯片內(nèi)部的存儲容量一般不大，通常約在芯片內(nèi)部的存儲容量一般不大，通常約在幾幾K幾百幾百K范圍內(nèi)。典型的如：范圍內(nèi)。典型的如：HM62256芯芯片，其容量為片，其容量為32KB。vHM62256芯片引腳：地址線芯片引腳：地址線15根，數(shù)據(jù)線根，數(shù)據(jù)線8根，根，控制信號線控制信號線3根（讀、寫、片選），電源線及地根（讀、寫、片選），電源線及地線線2根。根。v流行的流行的DRAM類別：類別： SDRAM (S

17、ynchronous Dynamic Random Access Memory的縮寫的縮寫,即同步動態(tài)隨機(jī)存儲器即同步動態(tài)隨機(jī)存儲器)。v動態(tài)存儲器中信息是存放在電容上的，需要定時刷動態(tài)存儲器中信息是存放在電容上的，需要定時刷新，需要有行選通新，需要有行選通RAS、列選通信號、列選通信號CAS，且地址，且地址信號線是復(fù)用的。信號線是復(fù)用的。vSDRAM在內(nèi)部結(jié)構(gòu)及使用上與標(biāo)準(zhǔn)在內(nèi)部結(jié)構(gòu)及使用上與標(biāo)準(zhǔn)DRAM有很大有很大不同。引起不同的基本出發(fā)點(diǎn)就是希望不同。引起不同的基本出發(fā)點(diǎn)就是希望SDRAM的的速度更快一些，滿足微處理器對主存速度的要求。速度更快一些，滿足微處理器對主存速度的要求。 vSD

18、RAM的容量經(jīng)常用的容量經(jīng)常用XX存儲單元存儲單元X體體每個存每個存儲單元的位數(shù)來表示。儲單元的位數(shù)來表示。 v如：如：HY57V561620是一款是一款SDRAM芯片。其芯片。其容量為：容量為： 4M 4Bank 16b （即（即32MB）。）。v其典型的引腳圖如：其典型的引腳圖如：v 其中：其中：v A0A12是地址線，行地址和列地址復(fù)是地址線，行地址和列地址復(fù)用用A0A8。行地址為。行地址為RA0RA12，列，列地址為地址為CA0CA8。v DQ0DQ15是數(shù)據(jù)線。是數(shù)據(jù)線。v BA0、BA1是塊（是塊（Bank）選擇線。）選擇線。v nRAS：行地址選通信號線。：行地址選通信號線。v

19、nCAS：列地址選通信號線。：列地址選通信號線。v nCS：片選信號引線。：片選信號引線。v（2）只讀存儲器（具有非易失性的特點(diǎn)）只讀存儲器（具有非易失性的特點(diǎn)）v只讀存儲器（只讀存儲器（ROM）是指那種其內(nèi)部存儲單元）是指那種其內(nèi)部存儲單元中的數(shù)據(jù)不會隨失電而丟失的存儲器。在嵌入式中的數(shù)據(jù)不會隨失電而丟失的存儲器。在嵌入式系統(tǒng)中，只讀存儲器中通常存儲程序代碼和常數(shù)。系統(tǒng)中，只讀存儲器中通常存儲程序代碼和常數(shù)。 v只讀存儲器通常又分成只讀存儲器通常又分成EPROM、EEPROM和和閃存（閃存（Flash）。）。Flash又有又有NOR Flash和和NAND Flash兩大類。兩大類。vEPR

20、OM類型的芯片目前基本處于淘汰地位，只類型的芯片目前基本處于淘汰地位，只有在一些低端嵌入式系統(tǒng)還在使用。有在一些低端嵌入式系統(tǒng)還在使用。 Flash是目是目前嵌入式系統(tǒng)中使用的主流非易失性存儲器。前嵌入式系統(tǒng)中使用的主流非易失性存儲器。 v幾種幾種ROM型芯片外形圖。型芯片外形圖。EPROM型芯片外形圖EEPROM型芯片外形圖v二、存儲器接口設(shè)計方法二、存儲器接口設(shè)計方法v（1）SROM型存儲器接口設(shè)計方法型存儲器接口設(shè)計方法vSROM型存儲器，是型存儲器，是SRAM型存儲器、型存儲器、EPROM型型存儲器、存儲器、NOR Flash型存儲器的統(tǒng)稱。型存儲器的統(tǒng)稱。 v上述上述3類存儲器芯片與

21、微處理器之間的接口電路設(shè)計類存儲器芯片與微處理器之間的接口電路設(shè)計方法是相似的。方法是相似的。 vSROM型存儲器接口的信號線一般有：型存儲器接口的信號線一般有：v（1）片選信號線）片選信號線CE。 v（2）讀）讀/寫控制信號線。寫控制信號線。v（3）若干根地址線。）若干根地址線。v（4）若干根數(shù)據(jù)線。）若干根數(shù)據(jù)線。v 接口電路原理框圖如右圖所示。接口電路原理框圖如右圖所示。 v （2）DRAM型存儲器接口設(shè)計方法型存儲器接口設(shè)計方法v 微處理器與這類型存儲器芯片接口的信號線，除了有與微處理器與這類型存儲器芯片接口的信號線，除了有與SROM型存儲器芯片相同的信號線外，還有型存儲器芯片相同的信

22、號線外，還有RAS（行地（行地址選擇）信號線和址選擇）信號線和CAS（列地址選擇）信號線。（列地址選擇）信號線。 v DRAM的地址信號分成行地的地址信號分成行地址和列地址兩部分，因此，址和列地址兩部分，因此，其地址引腳有些是復(fù)用的，其地址引腳有些是復(fù)用的，在設(shè)計時要注意。在設(shè)計時要注意。v 另外，地址分配時還需提供另外，地址分配時還需提供行地址選通信號（行地址選通信號（RAS）和）和列地址選通信號（列地址選通信號（CAS），），并且還需存儲塊的地址。并且還需存儲塊的地址。v（3）NAND Flash型存儲器接口設(shè)計方法型存儲器接口設(shè)計方法 v近年來，由于近年來，由于NAND Flash存儲信

23、息的非易失存儲信息的非易失性且其數(shù)據(jù)存儲密度大、價格適中，因此，在許性且其數(shù)據(jù)存儲密度大、價格適中，因此，在許多嵌入式系統(tǒng)中均設(shè)計有多嵌入式系統(tǒng)中均設(shè)計有NAND Flash存儲器，存儲器，作為系統(tǒng)輔助存儲器，可用來存儲系統(tǒng)的應(yīng)用程作為系統(tǒng)輔助存儲器，可用來存儲系統(tǒng)的應(yīng)用程序文件。序文件。v不同廠家生產(chǎn)的不同廠家生產(chǎn)的NAND Flash類型的存儲器芯類型的存儲器芯片，其接口沒有統(tǒng)一的標(biāo)準(zhǔn)。片，其接口沒有統(tǒng)一的標(biāo)準(zhǔn)。vNAND Flash存儲器芯片的引腳分為三類：數(shù)存儲器芯片的引腳分為三類：數(shù)據(jù)引腳、控制引腳和狀態(tài)引腳。其中數(shù)據(jù)引腳高據(jù)引腳、控制引腳和狀態(tài)引腳。其中數(shù)據(jù)引腳高度復(fù)用，既用作地址

24、總線，又用作數(shù)據(jù)總線和命度復(fù)用，既用作地址總線，又用作數(shù)據(jù)總線和命令輸入信號線。令輸入信號線。v一個典型的支持一個典型的支持NAND Flash芯片連接的接口芯片連接的接口內(nèi)部結(jié)構(gòu)如下圖所示。內(nèi)部結(jié)構(gòu)如下圖所示。 v 引腳說明：引腳說明：v I/O0I/O7：8個個I/O數(shù)據(jù)引腳，用來地址、數(shù)據(jù)和數(shù)據(jù)引腳，用來地址、數(shù)據(jù)和命令傳輸。命令傳輸。v CLE和和ALE：分別是命令鎖存使能引腳和地址鎖存使能引：分別是命令鎖存使能引腳和地址鎖存使能引腳，用來選擇腳，用來選擇I/O端口輸入的信號是命令還是地址。端口輸入的信號是命令還是地址。v nCE：片選信號。：片選信號。v nRE：讀使能信號。：讀使能信號。v nWE：寫使能信號。：寫使能信號。v R/nB：表示設(shè)備的狀態(tài)，當(dāng)數(shù)據(jù)寫入、編程和隨機(jī)讀取：表示設(shè)備的狀態(tài)，當(dāng)數(shù)據(jù)寫入、編程和隨機(jī)讀取時，時，R/nB處于高電平，表明芯片正忙，否則輸出低電平。處于高電平，表明芯片正忙，否則輸出低電平。 S3C2440存儲系統(tǒng) vS3C2440芯片內(nèi)部沒有集成主存儲區(qū)，因此，芯片內(nèi)部沒有集成主存儲區(qū)，因此，若以若以S3C2440芯片為核心來開發(fā)嵌入式系統(tǒng)時，芯片為核心來