5PADSLogic添加元件_第1頁
5PADSLogic添加元件_第2頁
5PADSLogic添加元件_第3頁
5PADSLogic添加元件_第4頁
5PADSLogic添加元件_第5頁
已閱讀5頁,還剩12頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、元件必須是一個(gè)已經(jīng)存在的元件類型Parts 。元件類型由多種第一章,創(chuàng)建元件庫在將元件添加到原理圖之前,元素組成:( 1) Logic Decal ( 邏輯符號) , 表示元件的邏輯功能( 2) PCB Decal ( PCB 封裝 ) ,便是元件的實(shí)際封裝尺寸( 3 ) 電氣特性,如管腳號和門的分配等。第一步,新建元件庫。1. 打開注意:已經(jīng)創(chuàng)建了的話,可跳過以上建庫步驟,直接把所有相關(guān)元件庫復(fù)制到安裝目錄:MentorGraphics9.5PADSSDD_HOMELibraries 中。第二步,編輯元件庫列表在 " 庫列表 " 對話框,選中剛剛創(chuàng)建的庫后,單擊【上( U

2、 ) 】命令將創(chuàng)建的庫移至最頂端。同時(shí)勾選這三項(xiàng):第二章,第一步,進(jìn)入新的元件類型的創(chuàng)建Logic 封裝創(chuàng)建界面CAE 封裝: CAE 封裝是原理圖符號, 通用。原理圖中用。不同芯片,外形引腳一樣的話,CAE 封裝可用 2D 線或封裝向?qū)Ц墓苣_編號:激活時(shí),點(diǎn)擊需要修改的管腳,可依次不停修改。第二步,建立Logic 封裝上圖建立好以后,點(diǎn)擊保存第三步,建立元件類型(結(jié)合Logic 封裝和 PCB 封裝 , 前提要求PCB 封裝,見第5 個(gè) word )元件類型:元件類型是指原理圖符號與元件封裝的對應(yīng)關(guān)系,引腳必須對應(yīng)正確。原理圖符號只能在LOGIC 中建立,封裝只能在LAYOUT 中建立(邏

3、輯系列解釋見附錄 )。1. 常規(guī)2. 添加 PCB 封裝3. 門(添加CAE 封裝)4.建立管腳連接表格選擇Pins 標(biāo)簽頁,這里實(shí)際上是將邏輯封裝和實(shí)際的PCB 封裝對應(yīng)起來的表格,如下方法,建立如圖下圖所示的一個(gè)excel 表,輸入表中的內(nèi)容(當(dāng)然,這個(gè)內(nèi)容是根據(jù)數(shù)據(jù)手 冊制作),然后全選。結(jié)果如圖所示,左邊三欄顯示的是黑色,內(nèi)容顯然是從是自動(dòng)生成的。Excel 上粘貼上去的,而右邊的三欄5.更換管腳順序6. 保存元件從概念上講很簡單,建立一個(gè)元件,實(shí)際上就是建立管腳和實(shí)際管腳對應(yīng)起來。CAE 封裝和 PCB 封裝,然后講邏輯第四步,在元件中隱藏電源和地如果有隱藏管腳,那么可以在門選項(xiàng)卡中

4、選擇CAE 封裝的時(shí)候,要把隱藏管腳數(shù)量去掉,選擇減少后管腳的CAE 封裝。當(dāng)然,也可以選擇未減少的管腳數(shù)量,這樣電腦會(huì)自動(dòng)除去隱藏管腳。第三章,對元件圖進(jìn)行修飾第一步,打開元件第二步,調(diào)出圖形編輯工具欄在指針模式下,雙擊K1 (19)管腳第四章,建立一個(gè)多Gate 和多 CAE 的元件PADS 建立元件庫基礎(chǔ)教程PADS 中多邏輯系列意思是:ANA BGA ball grid array 球柵陣列封裝BPF BQF CAP CAPACITOR 電容器CFP CFP 陶瓷扁平封裝CLC CMO CON CONIN 連接器CQF DIO DIODE 二極管DIP Dual In-line Pac

5、kage 雙列直插式組件ECL EDG FUS FUSE 保險(xiǎn)絲HMO HOL IND INDUCTANCE 電感無引腳片式載體金屬氧化物半導(dǎo)體振蕩器碰焊LCC Leadless chip carrier MOS Metal Oxide SemiconductorOSC Open Source Commerce PFP PGA butt joint pin grid array(pin grid array) PLC POT POTENTIOMETERPQF PSO QFJ CLCC(ceramic leaded chip carrier)QSO RES Resistor 電阻器RLY RLY

6、 繼電器SCR Silicon Controlled Rectifier 可控硅SKT SOI small out-line I-leaded packageSOJ Small Out-Line J-Leaded PackageSOP small Out-Line package 小外形封裝SSO SWI SWITCH 開關(guān)TQF TRX Transistor 三極管TSO TTL Transistor-Transistor Logic BJT-BJTVSO XFR XFMR 變壓器ZEN ZENER 齊納二極管UND 增加SIP single in-line package 直插式組件 ph

7、otoelectric coupler 光電耦合器 LED Light Emitting Diode 發(fā)光二極管I 形引腳小外型封裝J 形引腳小外型封裝邏輯門也 QFJ,QFJ稱 -G QFP quad flat packageTVS Transient Voltage Suppressor 瞬態(tài)電壓抑制二極管)FB Ferrite bead 磁珠TP TEST POINT 測試點(diǎn)MIC MICROPHONE 麥克風(fēng)BQFP BQFP(quad flat package with bumper 帶緩沖墊的四側(cè)引腳扁平封裝CLCC ceramic leaded chip carrier 帶引腳的陶瓷芯片載體COB chip on board 板上芯片封裝DFP dual flat package 雙側(cè)引腳扁平封裝, 是 SOP 的別稱FP flat package 扁平封裝FQFP fine pitch quad flat package 小引腳中心距QFP CQFP quad fiat package with guard ring帶保護(hù)環(huán)的四側(cè)引腳扁平封裝)HSOP H-(with heat sink)HSOP 表示帶散熱器的SOP LQFP low pro

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論