第2章 基本邏輯運(yùn)算及集成邏輯門

1、第2章 基本邏輯運(yùn)算及集成邏輯門第第2 2章章 基本邏輯運(yùn)算及集成邏輯門基本邏輯運(yùn)算及集成邏輯門主要內(nèi)容主要內(nèi)容：本章學(xué)習(xí)簡(jiǎn)單邏輯運(yùn)算及常用邏輯門；了本章學(xué)習(xí)簡(jiǎn)單邏輯運(yùn)算及常用邏輯門；了解解TTLTTL集成邏輯門電路的結(jié)構(gòu)、工作原理、特性和性集成邏輯門電路的結(jié)構(gòu)、工作原理、特性和性能指標(biāo)，正確處理各種門電路使用中的實(shí)際問(wèn)題。能指標(biāo)，正確處理各種門電路使用中的實(shí)際問(wèn)題。教學(xué)安排教學(xué)安排：課堂教學(xué)課堂教學(xué)4 4學(xué)時(shí)，實(shí)驗(yàn)學(xué)時(shí)，實(shí)驗(yàn)2 2學(xué)時(shí)。學(xué)時(shí)。2.1 2.1 基本邏輯運(yùn)算基本邏輯運(yùn)算 2.2 2.2 常用復(fù)合邏輯常用復(fù)合邏輯2.3 2.3 集成邏輯門集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門2

2、.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念0 0、邏輯、邏輯邏輯代數(shù)：邏輯代數(shù)：應(yīng)用代數(shù)方法研究邏輯問(wèn)題應(yīng)用代數(shù)方法研究邏輯問(wèn)題布爾代數(shù)或開關(guān)代數(shù)布爾代數(shù)或開關(guān)代數(shù)邏輯（邏輯（logiclogic）：）：一種因果思維一種因果思維數(shù)學(xué)方法：數(shù)學(xué)方法：函數(shù)變量（自變量、因變量）函數(shù)關(guān)系函數(shù)變量（自變量、因變量）函數(shù)關(guān)系十字路口的車輛與交通指揮燈十字路口的車輛與交通指揮燈F=(R,Y,G)F=(R,Y,G)任意具有因果關(guān)系的邏輯變量任意具有因果關(guān)系的邏輯變量F=(AF=(A1 1,A,A2 2, ,A An n) )函數(shù)關(guān)系表示：圖形、函數(shù)關(guān)系表示：圖形、公式公式、表格表格第2章 基本邏輯運(yùn)算及集成

3、邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念一、邏輯變量一、邏輯變量 邏輯問(wèn)題的前提是邏輯問(wèn)題的前提是二值性二值性問(wèn)題，即一個(gè)問(wèn)題只有二種答問(wèn)題，即一個(gè)問(wèn)題只有二種答案，案，不是不是“真真”就是就是“假假”，不存在第三種似是而非的答案。不存在第三種似是而非的答案。這樣邏輯問(wèn)題也可用二種代碼表示，一般用這樣邏輯問(wèn)題也可用二種代碼表示，一般用“1 1”和和“0 0”表示表示二種答案。二種答案。此處的此處的“1 1”和和“0 0”僅表示一個(gè)問(wèn)題的二種結(jié)果，僅表示一個(gè)問(wèn)題的二種結(jié)果，不表示數(shù)不表示數(shù), ,無(wú)大小之分。僅表示無(wú)大小之分。僅表示相互矛盾、相互對(duì)立相互矛盾、相互對(duì)立的兩種邏的兩種邏輯狀

4、態(tài)。輯狀態(tài)。 “1 1”和和“0 0”稱邏輯常量。稱邏輯常量。邏輯變量用字母表示！如邏輯變量用字母表示！如A A、B B、C C等等第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念一、邏輯變量一、邏輯變量邏輯代數(shù)邏輯代數(shù)邏輯值邏輯值邏輯運(yùn)算邏輯運(yùn)算運(yùn)算的表示運(yùn)算的表示0 0、1 1 代表兩種不同的狀態(tài)代表兩種不同的狀態(tài)三個(gè)基本運(yùn)算與、或、非三個(gè)基本運(yùn)算與、或、非最基本的表示真值表最基本的表示真值表邏輯變量邏輯變量取值為邏輯值取值為邏輯值0 0 或或 1 1 第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、邏輯運(yùn)算二、邏輯運(yùn)算與邏輯關(guān)系

5、表與邏輯關(guān)系表1.1.與運(yùn)算與運(yùn)算開關(guān)開關(guān)A 開關(guān)開關(guān)B燈燈F斷斷 斷斷斷斷 合合合合 斷斷合合 合合滅滅滅滅滅滅亮亮ABF1 00與邏輯真值表與邏輯真值表1 10 10 0010“邏輯乘邏輯乘”(Logic Multiplication)第2章 基本邏輯運(yùn)算及集成邏輯門邏輯結(jié)論：有0出0，全1為1函數(shù)表達(dá)式：函數(shù)表達(dá)式： F=AB ；F=ABC真值表：真值表：運(yùn)算規(guī)則：運(yùn)算規(guī)則： 00=0 01=0 10=0 11=1q A0=0 q A1=Aq AA=A與運(yùn)算與運(yùn)算第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、邏輯運(yùn)算二、邏輯運(yùn)算邏輯表達(dá)式邏輯表達(dá)式F=

6、A F= A B = ABB = AB與運(yùn)算與運(yùn)算A AB BF 邏輯符號(hào)邏輯符號(hào)第2章 基本邏輯運(yùn)算及集成邏輯門與運(yùn)算與運(yùn)算波形圖波形圖第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、二、“或或”邏輯運(yùn)算邏輯運(yùn)算2.2.或運(yùn)算或運(yùn)算只有決定某一事件的只有決定某一事件的有一個(gè)或一個(gè)有一個(gè)或一個(gè)以上以上條件具備，這一事件才能發(fā)生。條件具備，這一事件才能發(fā)生?！斑壿嫾舆壿嫾印?Logic Addition)開關(guān)開關(guān)A 開關(guān)開關(guān)B燈燈F斷斷 斷斷斷斷 合合合合 斷斷合合 合合亮亮亮亮亮亮滅滅ABF1 01 10 10 01110UFAB第2章 基本邏輯運(yùn)算及集成邏輯門

7、邏輯結(jié)論：有1出1，全0為0函數(shù)表達(dá)式：函數(shù)表達(dá)式： F=A+B ； F=A+B+C+ 真值表：真值表：運(yùn)算規(guī)則：運(yùn)算規(guī)則： 0+0=0 0+1=1 1+0=1 1+1=1q A+0=Aq A+1=1q A+A=A或運(yùn)算或運(yùn)算第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、邏輯運(yùn)算二、邏輯運(yùn)算N個(gè)輸入：個(gè)輸入：邏輯表達(dá)式邏輯表達(dá)式F= A F= A + + B B或運(yùn)算或運(yùn)算F= A F= A + + B B+ .+ + .+ 或邏輯運(yùn)算符，也有用或邏輯運(yùn)算符，也有用“”、“”表示表示第2章 基本邏輯運(yùn)算及集成邏輯門或運(yùn)算或運(yùn)算波形圖波形圖第2章 基本邏輯運(yùn)算及

8、集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、邏輯運(yùn)算二、邏輯運(yùn)算3.3.非運(yùn)算非運(yùn)算當(dāng)決定某一事件的條件滿足時(shí)，當(dāng)決定某一事件的條件滿足時(shí)，事件不發(fā)生；反之事件發(fā)生事件不發(fā)生；反之事件發(fā)生，非邏輯功能表非邏輯功能表開關(guān)開關(guān)A A燈燈F F斷斷亮亮通通滅滅第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念二、二、“非非”邏輯運(yùn)算邏輯運(yùn)算非運(yùn)算非運(yùn)算非邏輯真值表非邏輯真值表邏輯符號(hào)邏輯符號(hào)A AF1A AF F0 01 11 10 0邏輯表達(dá)式邏輯表達(dá)式F= A F= A “- -”非邏輯運(yùn)算符非邏輯運(yùn)算符“反相運(yùn)算反相運(yùn)算”(Inversion)、“邏輯邏

9、輯否定否定”(Logic Negation)。第2章 基本邏輯運(yùn)算及集成邏輯門邏輯結(jié)論： A=0時(shí)F=1，A=1時(shí)F=0FA函數(shù)表達(dá)式：函數(shù)表達(dá)式： 真值表真值表邏邏輯輯符符號(hào)號(hào)圖圖(a)(b)1A1AF=AF=A非運(yùn)算非運(yùn)算第2章 基本邏輯運(yùn)算及集成邏輯門復(fù)合邏輯復(fù)合邏輯與非邏輯（與非邏輯（NAND）邏輯結(jié)論：有0出1，全1出0(a)(b)&BA1F=A B&BAF=A B CBAFBAFABF001011101110與非運(yùn)算符號(hào)圖與非運(yùn)算符號(hào)圖與非門與非門第2章 基本邏輯運(yùn)算及集成邏輯門2.1 邏輯代數(shù)的基本概念邏輯代數(shù)的基本概念2.1.32.1.3、邏輯函數(shù)、邏輯函數(shù) 數(shù)

10、字電路的特點(diǎn)及描述工具數(shù)字電路的特點(diǎn)及描述工具 數(shù)字電路是一種數(shù)字電路是一種開關(guān)開關(guān)電路；電路； 輸入、輸出量是輸入、輸出量是高、低電平高、低電平，可以用二元常量（，可以用二元常量（0 0，1 1）來(lái)）來(lái)表示。表示。 輸入量和輸出量之間的關(guān)系是一種輸入量和輸出量之間的關(guān)系是一種邏輯上的因果邏輯上的因果關(guān)系。關(guān)系。 邏輯函數(shù)的定義邏輯函數(shù)的定義 F Ff(Af(A1 1，A A2 2，A An n) ) 其中：其中：A A1 1，A A2 2，.，A An n為為輸入邏輯變量輸入邏輯變量，取值是，取值是0 0或或1 1； F F為為輸出邏輯變量輸出邏輯變量，取值是，取值是0 0或或1 1； F

11、F稱為稱為A Al l，A A2 2，.，A An n的的輸出邏輯函數(shù)輸出邏輯函數(shù)。 第2章 基本邏輯運(yùn)算及集成邏輯門 二進(jìn)制運(yùn)算和邏輯代數(shù)的區(qū)別：二進(jìn)制運(yùn)算和邏輯代數(shù)的區(qū)別： 二進(jìn)制運(yùn)算中的加法、乘法規(guī)則討論的是數(shù)值的運(yùn)二進(jìn)制運(yùn)算中的加法、乘法規(guī)則討論的是數(shù)值的運(yùn)算法則，所以有進(jìn)位問(wèn)題，算法則，所以有進(jìn)位問(wèn)題，1+1=10。而且還可以相減、。而且還可以相減、相除，且加法和減法、乘法和除法互為逆運(yùn)算；但是，相除，且加法和減法、乘法和除法互為逆運(yùn)算；但是，邏輯代數(shù)研究的是邏輯代數(shù)研究的是“0”、“1”兩種邏輯狀態(tài)的邏輯加、兩種邏輯狀態(tài)的邏輯加、邏輯乘、邏輯非，是一種邏輯運(yùn)算，所以邏輯乘、邏輯非，

12、是一種邏輯運(yùn)算，所以1+1=1。第2章 基本邏輯運(yùn)算及集成邏輯門小小 結(jié)結(jié)常用的邏輯關(guān)系的表示方法有哪些？常用的邏輯關(guān)系的表示方法有哪些？ 狀態(tài)表； 真值表； 邏輯函數(shù)表達(dá)式； 邏輯符號(hào)圖； 波形圖。第2章 基本邏輯運(yùn)算及集成邏輯門第第2 2章章 基本邏輯運(yùn)算及集成邏輯門基本邏輯運(yùn)算及集成邏輯門2.1 2.1 基本邏輯運(yùn)算基本邏輯運(yùn)算 2.2 2.2 常用復(fù)合邏輯常用復(fù)合邏輯2.3 2.3 集成邏輯門集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門2.1.4 復(fù)合邏輯復(fù)合邏輯或非邏輯（或非邏輯（NOR）邏輯結(jié)論：有1出0，全0出1FABFA BC1BAF=A+B第2章 基本邏輯運(yùn)算及集成邏輯門2.2

13、.4 復(fù)合邏輯復(fù)合邏輯與或非邏輯與或非邏輯DCBAF第2章 基本邏輯運(yùn)算及集成邏輯門2.1.4 復(fù)合邏輯復(fù)合邏輯異或邏輯（異或邏輯（ Exclusive OR ）邏輯結(jié)論： AB時(shí)F=1，A=B時(shí)F=0邏輯關(guān)系邏輯關(guān)系：輸入不同時(shí)，輸出為輸入不同時(shí)，輸出為1；輸入相同時(shí)，輸出為；輸入相同時(shí)，輸出為0。=1BAF=A BFABABAB第2章 基本邏輯運(yùn)算及集成邏輯門異或門實(shí)現(xiàn) 邏輯電路圖邏輯電路圖第2章 基本邏輯運(yùn)算及集成邏輯門多變量異或的實(shí)現(xiàn)FABCD=1BA=1DC=1F(a)(b)=1AD=1FBC=1第2章 基本邏輯運(yùn)算及集成邏輯門 導(dǎo)出邏輯（復(fù)合邏輯）導(dǎo)出邏輯（復(fù)合邏輯）同或邏輯同或邏

14、輯(Exclusive NOR )邏輯結(jié)論： A=B 時(shí)F=1， AB時(shí)F=0邏輯關(guān)系邏輯關(guān)系：輸入相同時(shí)，輸出為輸入相同時(shí)，輸出為1；輸入不同時(shí)，輸出為；輸入不同時(shí)，輸出為0 。BABAABFBABABABA第2章 基本邏輯運(yùn)算及集成邏輯門異或門異或門 同或門同或門異或門異或門同或門同或門第2章 基本邏輯運(yùn)算及集成邏輯門2.2.7 正負(fù)邏輯正負(fù)邏輯 正邏輯體制正邏輯體制：用：用“1”表示高電位，表示高電位，“0”表示低表示低電位的邏輯規(guī)則；電位的邏輯規(guī)則； 負(fù)邏輯體制：負(fù)邏輯體制：用用“1”表示低電位，表示低電位，“0”表示高表示高電位的邏輯規(guī)則。電位的邏輯規(guī)則。第2章 基本邏輯運(yùn)算及集成邏

15、輯門第2章 基本邏輯運(yùn)算及集成邏輯門表表2.2.12 真值表（正邏輯）真值表（正邏輯）表表2.2.13 真值表（負(fù)邏輯）真值表（負(fù)邏輯）第2章 基本邏輯運(yùn)算及集成邏輯門2.2.7 正負(fù)邏輯正負(fù)邏輯 正邏輯體制正邏輯體制：用：用“1”1”表示高電位，表示高電位，“0”0”表示表示低電位的邏輯規(guī)則；低電位的邏輯規(guī)則； 負(fù)邏輯體制：負(fù)邏輯體制：用用“1”1”表示低電位，表示低電位，“0”0”表示表示高電位的邏輯規(guī)則。高電位的邏輯規(guī)則。正與門正與門 負(fù)或門負(fù)或門正或門正或門 負(fù)與門負(fù)與門正與非門正與非門 負(fù)或非負(fù)或非正或非門正或非門 負(fù)與非門負(fù)與非門第2章 基本邏輯運(yùn)算及集成邏輯門1、什么是邏輯關(guān)系？

16、什么是邏輯代數(shù)？2、 簡(jiǎn)述邏輯代數(shù)與普通代數(shù)的異同點(diǎn)。3、邏輯代數(shù)有哪些基本運(yùn)算？什么是復(fù)合運(yùn)算？常用的復(fù)合運(yùn)算有哪些？4、常用的邏輯關(guān)系表示方法有哪些？5、正邏輯和負(fù)邏輯有何關(guān)系？小小 結(jié)結(jié)作業(yè)作業(yè)：P38題1、2第2章 基本邏輯運(yùn)算及集成邏輯門第第2章章 基本邏輯運(yùn)算及集成邏輯門基本邏輯運(yùn)算及集成邏輯門2.1 基本邏輯運(yùn)算基本邏輯運(yùn)算 2.2 常用復(fù)合邏輯常用復(fù)合邏輯2.3 集成邏輯門集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門門電路的集成門電路的集成 第2章 基本邏輯運(yùn)算及集成邏輯門2.3 集成邏輯門集成邏輯門 集成電路集成電路(Integrated Circuit)就是將所有的元件和連線

17、都就是將所有的元件和連線都制作在同一塊半導(dǎo)體基片制作在同一塊半導(dǎo)體基片(芯片芯片)上。集成電路分上。集成電路分模擬模擬和和數(shù)字?jǐn)?shù)字兩大類。兩大類。 在數(shù)字集成邏輯電路中，常以在數(shù)字集成邏輯電路中，常以“門門”為最小單位。按其為最小單位。按其“集成度集成度”（一定大小的芯片上所含門的數(shù)量多少）分成：（一定大小的芯片上所含門的數(shù)量多少）分成： 小規(guī)模集成電路小規(guī)模集成電路(SSI)，一塊芯片上含，一塊芯片上含150個(gè)門。個(gè)門。 中規(guī)模集成電路中規(guī)模集成電路(MSI),一塊芯片上含一塊芯片上含50100個(gè)門。個(gè)門。 大規(guī)模集成電路大規(guī)模集成電路(LSI),一塊芯片上含一塊芯片上含10010000個(gè)門

18、。個(gè)門。 超大規(guī)模集成電路超大規(guī)模集成電路(VLSI),一塊芯片上含一塊芯片上含104106個(gè)門。個(gè)門。第2章 基本邏輯運(yùn)算及集成邏輯門雙極型集成邏輯門電路：雙極型集成邏輯門電路：以雙極型晶體管（電子和空以雙極型晶體管（電子和空穴兩種載流子均參與導(dǎo)電）為基礎(chǔ)的集成邏輯門。主穴兩種載流子均參與導(dǎo)電）為基礎(chǔ)的集成邏輯門。主要有下列幾種類型：要有下列幾種類型： 晶體管晶體管晶體管邏輯晶體管邏輯(TTL(TTL：Transistor-Transistor-Transistor Logic)Transistor Logic)； 高高閾值閾值邏輯邏輯(HTL(HTL：High High Threshold

19、Threshold Logic) Logic)； 射極射極耦合耦合邏輯邏輯(ECL(ECL：Emitter Emitter CoupledCoupled Logic) Logic)； 集成集成注入邏輯注入邏輯(I(I2 2L L：Integrated Integrated Injection Injection Logic)Logic)。 集成邏輯門集成邏輯門雙極性集成邏輯門雙極性集成邏輯門單極性集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門單極型集成邏輯門電路：?jiǎn)螛O型集成邏輯門電路：以單極型晶體管（只有一種以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。極性的載流子：電子或

20、空穴）為基礎(chǔ)的集成邏輯門。 目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管邏輯電路管邏輯電路(MOS：Metal Oxide Semiconductor)。 MOS電路又可分為：電路又可分為： PMOS(P溝道溝道MOS)； NMOS(N溝道溝道MOS)； CMOS(PMOSNMOS互補(bǔ)互補(bǔ))。集成邏輯門集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極性集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門單極型集成邏輯門電路：?jiǎn)螛O型集成邏輯門電路：以單極型晶體管（只有一種以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。極性的載流子：電子或空穴）

21、為基礎(chǔ)的集成邏輯門。 目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)目前應(yīng)用得最廣泛的是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管邏輯電路管邏輯電路(MOS：Metal Oxide Semiconductor)。 MOS電路又可分為：電路又可分為： PMOS(P溝道溝道MOS)： P溝道溝道MOS管制作，工管制作，工作速度低，而且采用負(fù)電源，不便和作速度低，而且采用負(fù)電源，不便和TTL電路電路連接，連接， 故其應(yīng)用受到限制。故其應(yīng)用受到限制。 集成邏輯門集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極性集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門單極型集成邏輯門電路：?jiǎn)螛O型集成邏輯門電路：以單極型晶體管（只有一種以單極

22、型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。 NMOS(N溝道溝道MOS)： N溝道溝道MOS管制作，工管制作，工作速度比作速度比PMOS電路高，集成度高，而且采用正電源，電路高，集成度高，而且采用正電源，便于和便于和TTL電路連接。其制造工藝適宜制作大規(guī)模數(shù)電路連接。其制造工藝適宜制作大規(guī)模數(shù)字集成電路，如存儲(chǔ)器和微處理器等。字集成電路，如存儲(chǔ)器和微處理器等。集成邏輯門集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極性集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門單極型集成邏輯門電路：?jiǎn)螛O型集成邏輯門電路：以單極型晶體管（只有一種以

23、單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。極性的載流子：電子或空穴）為基礎(chǔ)的集成邏輯門。 CMOS(PMOSNMOS互補(bǔ)互補(bǔ))：P溝道和溝道和N溝道溝道兩種兩種MOS管構(gòu)成的互補(bǔ)電路制作，工作速度高，功耗管構(gòu)成的互補(bǔ)電路制作，工作速度高，功耗小，并且可用正電源，便于和小，并且可用正電源，便于和TTL電路連接。既適宜電路連接。既適宜制作大規(guī)模數(shù)字集成電路，如寄存器、存儲(chǔ)器、微處制作大規(guī)模數(shù)字集成電路，如寄存器、存儲(chǔ)器、微處理器及計(jì)算機(jī)中的常用接口等，又適宜制作大規(guī)模通理器及計(jì)算機(jī)中的常用接口等，又適宜制作大規(guī)模通用型邏輯電路，如可編程邏輯器件等。用型邏輯電路，如可編程邏

24、輯器件等。集成邏輯門集成邏輯門雙極性集成邏輯門單極性集成邏輯門單極性集成邏輯門第2章 基本邏輯運(yùn)算及集成邏輯門2.3.1 TTL與非門與非門 1. TTL與非門的與非門的典型電路典型電路R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 & 第2章 基本邏輯運(yùn)算及集成邏輯門2.3.1 TTL與非門與非門 1. TTL與非門的與非門的典型電路典型電路R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2第2章 基本邏輯運(yùn)算及集成邏

25、輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V22.3.1 TTL與非門與非門1. TTL與非門的與非門的典型電路典型電路 輸入級(jí)輸入級(jí)：由：由多發(fā)射極管多發(fā)射極管V1和電阻和電阻R1組成，完成組成，完成邏 輯 上 的邏 輯 上 的“與與”。第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 中間級(jí)中間級(jí)：由：由V2、R2、R3組成。由于組成。由于V2的集的集電極和發(fā)射極為電極和發(fā)射極為V3、V

26、5提供了兩個(gè)相位相提供了兩個(gè)相位相反的信號(hào)，所以這級(jí)反的信號(hào)，所以這級(jí)又稱倒相級(jí)。又稱倒相級(jí)。2.3.1 TTL與非門與非門1. TTL與非門的與非門的典型電路典型電路第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 輸出級(jí)輸出級(jí)：由：由V3、V4、V5、R4、R5組成。其中，組成。其中，V5為反相器，為反相器，V3、V4組成的復(fù)合管是組成的復(fù)合管是V5的有源負(fù)載，的有源負(fù)載，完成邏輯上的完成邏輯上的“非非”。由中間級(jí)。由中間級(jí)提供的兩個(gè)相位相反的信號(hào)，使提供的兩個(gè)相位相反的信號(hào)

27、，使V4、V5總處于總處于一管導(dǎo)通一管導(dǎo)通而另一管而另一管截止截止的工作狀態(tài)。這種形式的輸?shù)墓ぷ鳡顟B(tài)。這種形式的輸出電路稱為出電路稱為“推拉式輸出推拉式輸出”電路。電路。2.3.1 TTL與非門與非門1. TTL與非門的與非門的典型電路典型電路第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 輸出級(jí)的特點(diǎn)輸出級(jí)的特點(diǎn)：無(wú)論輸出是高電平：無(wú)論輸出是高電平還是低電平，輸出電阻都比較低。還是低電平，輸出電阻都比較低。這是因?yàn)楫?dāng)輸出為低電平時(shí)，這是因?yàn)楫?dāng)輸出為低電平時(shí)，V5飽飽和，和，V

28、4截止，輸出電阻截止，輸出電阻rO=rCES5，值很小。當(dāng)輸出為高電平時(shí)，值很小。當(dāng)輸出為高電平時(shí)，V5截截止，止，V3、V4導(dǎo)通，導(dǎo)通，V3、V4工作在射工作在射極跟隨器狀態(tài)，輸出電阻極跟隨器狀態(tài)，輸出電阻rO的阻值的阻值很小很小。由于電阻。由于電阻rO值很小使得電路值很小使得電路帶負(fù)載帶負(fù)載的能力增強(qiáng)。的能力增強(qiáng)。2.3.1 TTL與非門與非門1. TTL與非門的與非門的典型電路典型電路第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 輸入端有輸入端有0 （0.3V）輸入）輸

29、入2. 功能分析功能分析V1的的對(duì)應(yīng)發(fā)射結(jié)對(duì)應(yīng)發(fā)射結(jié)優(yōu)先導(dǎo)優(yōu)先導(dǎo)通，通，V1基極電壓基極電壓Ub1被鉗被鉗位在位在 Ub1=UA+UBe1=0.3+0.7=1V 該電壓不足以使該電壓不足以使V1集電集電結(jié)、結(jié)、V2、V5導(dǎo)通，所以導(dǎo)通，所以V1集電結(jié)、集電結(jié)、V2、V5截止截止。第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R41001VABCV3微飽和R53 kV4放大V5 截止F4.86VRLIOH可帶拉流負(fù)載3mA+UCC (5V)3.6V4.3VV2 截止5VV10.3 V3.6 V3.6 V0.1 V0.4VV1深飽和(UR5=Ie3R5UR2=Ib3R2V3基極基極電壓：電壓

30、：Ub3UCC=5V輸出電壓：輸出電壓： UF=Ub3-Ube3-Ube4=5-0.7-0.7=3.6V結(jié)論結(jié)論：電路輸出為高電平電路輸出為高電平3.6V(F=1)，符合與非門符合與非門“有有0出出1”的邏的邏輯關(guān)系。輸出高電平表明與輯關(guān)系。輸出高電平表明與非門這時(shí)可非門這時(shí)可帶拉流負(fù)載帶拉流負(fù)載。 輸入端有輸入端有0（0.3V）輸入）輸入2. 功能分析功能分析當(dāng)UO=UOH時(shí)，稱與非門處于關(guān)閉狀態(tài)關(guān)閉狀態(tài)。第2章 基本邏輯運(yùn)算及集成邏輯門R13 kR2750R4100b1ABCb2V1V3R3360R53 kV4V5F輸 入 級(jí)中 間 級(jí)輸 出 級(jí)+UCC(5V)V2 輸入端全部接高電平（輸

31、入端全部接高電平（3.6V）V1的的Ub1被被鉗位在鉗位在2.1V上，上，于是于是V1的三個(gè)的三個(gè)e結(jié)都結(jié)都反偏反偏截止截止。電源。電源UCC通過(guò)通過(guò)R1、V1的的c結(jié)向結(jié)向V2、V5提供基提供基極電流，使極電流，使V2、V5導(dǎo)通導(dǎo)通飽和飽和，輸出電壓，輸出電壓UF=UCES5=0.3V。結(jié)論結(jié)論：電路輸出為低電平：電路輸出為低電平0.3V(F=0)，符合與非門，符合與非門“全全1出出0”的邏輯關(guān)系。的邏輯關(guān)系。2. 功能分析功能分析當(dāng)UO=UOL時(shí)，稱與非門處于開門開門狀態(tài)狀態(tài)。第2章 基本邏輯運(yùn)算及集成邏輯門 輸入端全部接高電平（輸入端全部接高電平（3.6V）Uc2=UCES2+Ub5=0

32、.3+0.7=1VUb4=Ue3=Uc2-Ube3=1-0.7=0.3VUe4=UCES5=0.3VR13 kR2750R41002.1VABC1.4VV1V3微導(dǎo)通R3360R53 kV4截止V5飽和F+UCC(5V)3.6V3.6V3.6VIe1(拉流)V1倒置放大Ic10.3VV2飽和0.7V1V0.3V0.3VRLIOL( 可帶灌流負(fù)載約十幾mA以上)Ib1=IR1Ub4=Ue4，V4處于零偏截止處于零偏截止?fàn)顟B(tài)，致使?fàn)顟B(tài)，致使Ic50，意味著，意味著V5處于處于深飽和狀態(tài)深飽和狀態(tài)，允許，允許灌入的負(fù)載電流較大，約灌入的負(fù)載電流較大，約在十幾在十幾mA以上。輸出低電以上。輸出低電平表

33、明與非門這時(shí)可平表明與非門這時(shí)可帶灌帶灌流負(fù)載流負(fù)載。2. 功能分析功能分析第2章 基本邏輯運(yùn)算及集成邏輯門 輸入端懸空輸入端懸空R13 kR2750R41002.1VABC1.4VV1V3微導(dǎo)通R3360R53 kV4截止V5飽和F+UCC(5V)3.6V3.6V3.6VIe1(拉流)V1倒置放大Ic10.3VV2飽和0.7V1V0.3V0.3VRLIOL( 可帶灌流負(fù)載約十幾mA以上)Ib1=IR12. 功能分析功能分析TTL電路的某電路的某輸入端懸空，輸入端懸空，可以等效地看可以等效地看作該端接入了作該端接入了邏輯高電平。邏輯高電平。實(shí)際電路中，懸空易引入實(shí)際電路中，懸空易引入干擾干擾，

34、故對(duì)不用的輸入端一般，故對(duì)不用的輸入端一般不懸空，不懸空， 應(yīng)作相應(yīng)的處理。應(yīng)作相應(yīng)的處理。 第2章 基本邏輯運(yùn)算及集成邏輯門 輸入端通過(guò)電阻輸入端通過(guò)電阻RE接地接地2. 功能分析功能分析當(dāng)當(dāng)TTL與非門的某一與非門的某一輸輸入端入端通過(guò)電阻通過(guò)電阻RE接地時(shí)，接地時(shí)，若若RE 0.5k，則該端相，則該端相當(dāng)于輸入邏輯當(dāng)于輸入邏輯低電平低電平；若若RE 2 k，則該端相，則該端相當(dāng)于輸入邏輯當(dāng)于輸入邏輯高電平高電平。R1 UCCUB1V2V5R3V1UEAC BUIHREA第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性電壓傳輸特性及主要參數(shù)及主要參數(shù)3. 主要參數(shù)主要參數(shù)VVuOuIABCR

35、(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b)ab段（段（截止區(qū)截止區(qū)）0uI0.6V，uO=3.6V。bc段（段（線性區(qū)線性區(qū)）0.6VuI1.3V，uO線性下降。線性下降。cd段（段（轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)）1.3VuI1.5V，uO急劇下降。急劇下降。de段（段（飽和區(qū)飽和區(qū)）uI1.5V，uO =0.3V。第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3e

36、uI /VuO /V(b) 輸出高電平輸出高電平UOH 當(dāng)輸入端任一端接低電當(dāng)輸入端任一端接低電平時(shí)，輸出均應(yīng)為高電平時(shí)，輸出均應(yīng)為高電平平UOH。反映在電壓傳。反映在電壓傳輸特性曲線上，輸特性曲線上，UOH就就是是ab段段所對(duì)應(yīng)的輸出電所對(duì)應(yīng)的輸出電壓，壓，典型值為典型值為3.6V。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 輸出低電平輸出低電平UOL 當(dāng)輸入全為高電平時(shí)，當(dāng)輸入全為

37、高電平時(shí)，輸出應(yīng)為低電平輸出應(yīng)為低電平UOL。反映在電壓傳輸特性曲反映在電壓傳輸特性曲線上，線上，UOL就是就是de段段所所對(duì)應(yīng)的輸出電壓，典型對(duì)應(yīng)的輸出電壓，典型值為值為0.3V。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b)額定值額定值UOH=3V，UOL=0.35VCT54/74和和CT54/74H系列系列USH2.4V，USL0.4VCT54/74S和和CT54/74LS系列系列U

38、SH2.7V，USL0.5V。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 關(guān)門電平關(guān)門電平UOFF 在保證輸出電壓在保證輸出電壓UOH=2.7V(即額定高即額定高電平的電平的90%)的條件下，的條件下，將允許的最大輸入低將允許的最大輸入低電平，稱為電平，稱為關(guān)門電平關(guān)門電平UOFF。一般情況。一般情況UOFF0.8V。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性

39、及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 開門電平開門電平UON 在保證輸出電壓在保證輸出電壓UOL=0.35V(額定低額定低電平電平)的條件下，將的條件下，將允許的最小輸入高允許的最小輸入高電平，稱為電平，稱為開門電開門電平平UON。一般情況。一般情況UON1.8V 。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.502

40、3UNLUNHUTUONUIH3.6acd3euI /VuO /V(b)3. 主要參數(shù)主要參數(shù)UOFF與與UON是很重要的參數(shù)，它們反映了電路的抗干擾能力。是很重要的參數(shù)，它們反映了電路的抗干擾能力。為分析方便起見，引入一個(gè)為分析方便起見，引入一個(gè)閾值電壓閾值電壓或稱或稱門檻電壓門檻電壓UT(Threshold)，UT約為約為1.4V。具體為：。具體為： 當(dāng)當(dāng)uIUT時(shí)，與非門開門時(shí)，與非門開門(V5管導(dǎo)通管導(dǎo)通)，輸出為低電平。，輸出為低電平。第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF

41、1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b)12312 23UTuI /VuO /V理想理想電壓傳輸特性電壓傳輸特性3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 抗干擾能力抗干擾能力 抗干擾能力是保證與抗干擾能力是保證與非門在輸出狀態(tài)不變非門在輸出狀態(tài)不變的情況下，允許輸入的情況下，允許輸入電壓偏離規(guī)定值的極電壓偏離規(guī)定值的極限，一般以限，一般以噪聲

42、容限噪聲容限值值來(lái)定量說(shuō)明。來(lái)定量說(shuō)明。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 低電平噪聲容限低電平噪聲容限UNL 保證與非門輸出仍保證與非門輸出仍為高電平時(shí)，輸入為高電平時(shí)，輸入端所允許疊加的一端所允許疊加的一個(gè)個(gè)“最大正向干擾最大正向干擾電壓電壓”。由電壓傳。由電壓傳輸特性曲線可得：輸特性曲線可得： UNL=UOFF-UIL =0.8-0.3=0.5V3. 主要參數(shù)主要參數(shù)第2

43、章 基本邏輯運(yùn)算及集成邏輯門 電壓傳輸特性及電壓傳輸特性及主要參數(shù)主要參數(shù)VVuOuIABCR(a)+UCC&bUIL0.61.3UOFF1.5023UNLUNHUTUONUIH3.6acd3euI /VuO /V(b) 高電平噪聲容限高電平噪聲容限UNH 保證與非門輸出仍保證與非門輸出仍為低電平時(shí)，輸入為低電平時(shí)，輸入端所允許疊加的一端所允許疊加的一個(gè)個(gè)“最大負(fù)向干擾最大負(fù)向干擾電壓電壓”。由電壓傳。由電壓傳輸特性可得：輸特性可得： UNH=UIH-UON =3.6-1.8=1.8V3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 輸入特性輸入特性及主要參數(shù)及主要參數(shù) 輸入特性

44、是指與非門輸入特性是指與非門輸輸入電壓入電壓UI和和輸入電流輸入電流iI的關(guān)系曲線，也稱輸入的關(guān)系曲線，也稱輸入伏安特性。伏安特性。VuOuIR( a )+UCCmA&iIIIHUTuIoIIS( b )3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門 輸入特性及輸入特性及主要參數(shù)主要參數(shù) 輸入短路電流輸入短路電流IIS 在輸入特性曲線上，對(duì)應(yīng)于uI=0的輸入電流。iIIIHUTuIoIIS( b )A B CIISR13 k+UCC (5V)V2V11150.71.43CCbeISUUImAR3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門iIIIHUTuIoIIS( b

45、 ) 輸入特性及輸入特性及主要參數(shù)主要參數(shù) 輸入短路電流輸入短路電流IIS 當(dāng)此與非門是由前級(jí)門驅(qū)動(dòng)時(shí)，當(dāng)此與非門是由前級(jí)門驅(qū)動(dòng)時(shí)，IIS就是流入前級(jí)與非門就是流入前級(jí)與非門V5管的灌管的灌流之一，是前級(jí)門的流之一，是前級(jí)門的灌流負(fù)載灌流負(fù)載。 IIS的大小將直接影響前級(jí)與非門的大小將直接影響前級(jí)與非門的工作情況，因此對(duì)的工作情況，因此對(duì)IIS要有一個(gè)要有一個(gè)限制，例如限制，例如IIS POFF。 TTL與非門電路的空載功耗一般為與非門電路的空載功耗一般為1-22mW。3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門3. 主要參數(shù)主要參數(shù)第2章 基本邏輯運(yùn)算及集成邏輯門2.3.2 OC門

46、門 TTL門結(jié)構(gòu)特點(diǎn)門結(jié)構(gòu)特點(diǎn)：采用采用推拉式輸出電路，無(wú)論推拉式輸出電路，無(wú)論是輸出高電平還是低電是輸出高電平還是低電平，平，輸出電阻輸出電阻都比較都比較低低，只有幾至幾十只有幾至幾十。 TTL使用要求使用要求：不能直不能直接相連，否則可能因功接相連，否則可能因功耗太大而損壞兩個(gè)門的耗太大而損壞兩個(gè)門的輸出管輸出管。F1=1R4V3V4+UCCR3V5R4V3V4+UCCF2=0V5R3IL為了克服一般為了克服一般TTL門不能直接相連的缺點(diǎn)門不能直接相連的缺點(diǎn)第2章 基本邏輯運(yùn)算及集成邏輯門2.3.2 OC門門 OC門結(jié)構(gòu)特點(diǎn)門結(jié)構(gòu)特點(diǎn)：用外接：用外接電阻電阻RC來(lái)代替來(lái)代替V3、V4復(fù)合復(fù)

47、合管組成的有源負(fù)載管組成的有源負(fù)載。當(dāng)。當(dāng)n個(gè)個(gè)OC門相連時(shí)，可共用門相連時(shí)，可共用一個(gè)外接負(fù)載電阻一個(gè)外接負(fù)載電阻RC。 RC的取值原則的取值原則：應(yīng)證輸出：應(yīng)證輸出高電平高電平UOH2.7V，輸出低，輸出低電平電平UOL0.35V。 A&CBF第2章 基本邏輯運(yùn)算及集成邏輯門2.3.2 OC門門注意：注意：OC門在使用時(shí)輸出端與電源門在使用時(shí)輸出端與電源UCC之間必須外接一個(gè)之間必須外接一個(gè)負(fù)載電阻負(fù)載電阻RC。ISOLOLCCmIIUURmaxmaxminC上拉電阻上拉電阻RC的取值范圍：的取值范圍： RCminRCRCmaxIHCEOOHCCmInIUURminmaxC第2章

48、基本邏輯運(yùn)算及集成邏輯門2.3.2 OC門門應(yīng)用：應(yīng)用：1. 能實(shí)現(xiàn)能實(shí)現(xiàn)“線與線與”功能。功能。2. 實(shí)現(xiàn)多路信號(hào)的總線分時(shí)傳實(shí)現(xiàn)多路信號(hào)的總線分時(shí)傳輸；輸；3. 實(shí)現(xiàn)電平轉(zhuǎn)換實(shí)現(xiàn)電平轉(zhuǎn)換(抬高輸出電抬高輸出電平平)；4. 驅(qū)動(dòng)非邏輯性負(fù)載；驅(qū)動(dòng)非邏輯性負(fù)載；5. 用來(lái)實(shí)現(xiàn)用來(lái)實(shí)現(xiàn)“與或非與或非”運(yùn)算。運(yùn)算。第2章 基本邏輯運(yùn)算及集成邏輯門2.3.3 三態(tài)門三態(tài)門三態(tài)門三態(tài)門：輸出有三種狀態(tài)的與非門：輸出有三種狀態(tài)的與非門(Tristate Logic Gate)，簡(jiǎn)稱，簡(jiǎn)稱TSL門。門。特點(diǎn)特點(diǎn)： 輸出端除了有高電平、低電平兩種狀輸出端除了有高電平、低電平兩種狀態(tài)外，還增加了一個(gè)態(tài)外，還增

49、加了一個(gè)“高阻態(tài)高阻態(tài)”，或，或稱稱“禁止態(tài)禁止態(tài)”。 輸入級(jí)多了一個(gè)輸入級(jí)多了一個(gè)“控制端控制端”，或稱，或稱“使能端使能端”E。A&FBENE( b)第2章 基本邏輯運(yùn)算及集成邏輯門2.3.3 三態(tài)門三態(tài)門當(dāng)當(dāng)E=1時(shí)，與非門處于正常工作狀態(tài)，時(shí)，與非門處于正常工作狀態(tài)， 。R1ABV2V1V4V5F+UCCV3EVD(a)R2R5R3R4FAB第2章 基本邏輯運(yùn)算及集成邏輯門2.3.3 三態(tài)門三態(tài)門當(dāng)當(dāng)E=0時(shí)，則時(shí)，則V1的的Ub1=1V，V2、V5截止。同時(shí)因?yàn)榻刂?。同時(shí)因?yàn)閁b3被鉗位在被鉗位在Ub3=Ue+Ud=0.3+0.7=1V，所以，所以V4也截止。這時(shí)也截止。這時(shí)

50、從輸出端看進(jìn)去，電路處于從輸出端看進(jìn)去，電路處于高阻態(tài)高阻態(tài)，相當(dāng)于，相當(dāng)于開路開路。R1ABV2V1V4V5F+UCCV3EVD(a)R2R5R3R4第2章 基本邏輯運(yùn)算及集成邏輯門2.3.3 三態(tài)門三態(tài)門R1ABV2V1V4V5F+UCCV3EVD(a)R2R5R3R4第2章 基本邏輯運(yùn)算及集成邏輯門2.3.3 三態(tài)門三態(tài)門第2章 基本邏輯運(yùn)算及集成邏輯門三態(tài)門應(yīng)用三態(tài)門應(yīng)用數(shù)字系統(tǒng)的總線結(jié)構(gòu)數(shù)字系統(tǒng)的總線結(jié)構(gòu)D1&D2ENE1D3&D4ENE2D5&D6ENE3總線BA 當(dāng)多個(gè)門利用一條當(dāng)多個(gè)門利用一條總總線線來(lái)傳輸信息時(shí)，每來(lái)傳輸信息時(shí)，每一時(shí)刻只允許一個(gè)門一時(shí)

51、刻只允許一個(gè)門處于工作狀態(tài)，其余處于工作狀態(tài)，其余的門的門不應(yīng)影響總線的不應(yīng)影響總線的信息信息，均應(yīng)處于高阻，均應(yīng)處于高阻態(tài)，相當(dāng)于與總線態(tài)，相當(dāng)于與總線脫脫開開。第2章 基本邏輯運(yùn)算及集成邏輯門三態(tài)門應(yīng)用三態(tài)門應(yīng)用實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸 當(dāng)當(dāng)E=1時(shí)，時(shí)，G1工作，工作，G2高阻態(tài)，信高阻態(tài)，信號(hào)由號(hào)由A傳輸?shù)絺鬏數(shù)紹。 當(dāng)當(dāng)E=0時(shí)，時(shí)，G2工作，工作，G1高阻態(tài)，信高阻態(tài)，信號(hào)由號(hào)由B傳輸?shù)絺鬏數(shù)紸。 改變控制器改變控制器E的電平，就可控制的電平，就可控制信號(hào)的信號(hào)的傳輸方向傳輸方向。如果。如果A為主機(jī)，為主機(jī)，B為外部設(shè)備，則通過(guò)一根導(dǎo)線，既為外部設(shè)備，則通過(guò)一根導(dǎo)線，既可由可由A向向B輸出數(shù)據(jù)，又可由輸出數(shù)據(jù)，又可由B向向A輸入數(shù)據(jù)，互相不干擾。輸入數(shù)據(jù)，互相不干擾。ABE&ENG1&ENG2第2章 基本邏輯運(yùn)算及集成邏輯門三態(tài)門和三態(tài)門和OC門的性能比較門的性能比較 三態(tài)門的開關(guān)速度比三態(tài)門的開關(guān)速度比OC門快；門快； 允許接到總線上三態(tài)門的個(gè)數(shù)原則上不受限制，允許接到總線上三態(tài)門的個(gè)數(shù)原則上不受限制，但允許接到總線上的但允許接到總線上的OC門的個(gè)數(shù)受到上拉電門的個(gè)數(shù)受到上拉電阻阻RL取值的限制；取值的限制； OC門可以實(shí)現(xiàn)門可以實(shí)現(xiàn)“線與線與”邏輯邏輯，三態(tài)門不能。，三態(tài)門不能。第2章 基本邏輯運(yùn)算及集成邏輯門2