ch組合邏輯電路PPT課件

1、第第3 3章章 組合邏輯電路組合邏輯電路3.1 概述概述3.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法3.3 常用中規(guī)模標準組合邏輯電路常用中規(guī)模標準組合邏輯電路3.4 組合電路中的競爭冒險組合電路中的競爭冒險第1頁/共89頁3.1 3.1 概述概述 數(shù)字電路按其完成邏輯功能的不同特點，可劃分為數(shù)字電路按其完成邏輯功能的不同特點，可劃分為組組合邏輯電路合邏輯電路和和時序邏輯電路時序邏輯電路兩大類。兩大類。an組合邏輯電路組合邏輯電路a1y1ym),(),(),(nmmnnaaafyaaafyaaafy2121222111 向量函數(shù)形式：向量函數(shù)形式： Y=F(A)Y=

2、F(A)第2頁/共89頁 所謂邏輯電路的分析，就是找出給定邏輯電路所謂邏輯電路的分析，就是找出給定邏輯電路輸出輸出和輸入之間的邏輯關(guān)系和輸入之間的邏輯關(guān)系，并確定電路的邏輯功能。分析，并確定電路的邏輯功能。分析過程一般按下列步驟進行：過程一般按下列步驟進行： 根據(jù)給定的邏輯電路，從輸入端開始，逐級推導根據(jù)給定的邏輯電路，從輸入端開始，逐級推導出輸出端的出輸出端的邏輯函數(shù)表達式邏輯函數(shù)表達式。 根據(jù)輸出函數(shù)表達式列出根據(jù)輸出函數(shù)表達式列出真值表真值表。 用文字概括出電路的用文字概括出電路的邏輯功能邏輯功能。 3.2 3.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法一、組合

3、邏輯電路的分析方法一、組合邏輯電路的分析方法 直接由邏輯門電路構(gòu)成的組合邏輯電路稱為直接由邏輯門電路構(gòu)成的組合邏輯電路稱為門級組合邏門級組合邏輯電路輯電路。邏輯圖邏輯表達式邏輯圖邏輯表達式 最簡表達式真值表確定功能最簡表達式真值表確定功能第3頁/共89頁 1 1 1 D C B A & & & & & Y 例例1 1：分析下圖電路的邏輯功能，已知此電路分析下圖電路的邏輯功能，已知此電路用于數(shù)據(jù)分類用于數(shù)據(jù)分類，試指出該電路的用途。試指出該電路的用途。 解：解：邏輯表達式：邏輯表達式：第4頁/共89頁真值表：真值表：2 2 3 3 5 5 7 7 11 1

4、1 13 13 調(diào)整：調(diào)整：結(jié)論：結(jié)論：分類出分類出4 4位二位二進制數(shù)中的素進制數(shù)中的素數(shù)數(shù)2 2、3 3、5 5、7 7、1111、1313。第5頁/共89頁例例2 2：試分析如下電路圖的邏輯功能。試分析如下電路圖的邏輯功能。 &1111DCBAY2Y1Y0邏輯函數(shù)表達式：邏輯函數(shù)表達式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 0解：解：第6頁/共89頁邏輯真值表：邏輯真值表：結(jié)論：結(jié)論：當當DCBADCBA表示的二進制數(shù)小于或等表示的二進制數(shù)小于或等于于5 5時時Y Yo o為為1 1，這個二進制數(shù)大于，這個二進制數(shù)大于5 5

5、且小于且小于1111時時Y Y1 1為為1 1，當這個二進制，當這個二進制數(shù)大于或等于數(shù)大于或等于1111時時Y Y2 2為為1 1。 因此，這個邏輯電路可以用來因此，這個邏輯電路可以用來判別輸入的判別輸入的4 4位二進制數(shù)數(shù)值的范位二進制數(shù)數(shù)值的范圍。圍。3.2 3.2 門級組合邏輯電路的分析和設計方法門級組合邏輯電路的分析和設計方法第7頁/共89頁二、組合邏輯電路的設計方法二、組合邏輯電路的設計方法 工程上的最佳設計，通常需要用多個指標去衡量，主要工程上的最佳設計，通常需要用多個指標去衡量，主要考慮的問題有以下幾個方面：考慮的問題有以下幾個方面： 所用的邏輯器件所用的邏輯器件數(shù)目最少數(shù)目最

6、少，器件的，器件的種類最少種類最少，且器件，且器件之間的之間的連線最少連線最少。這樣的電路稱。這樣的電路稱“最小化最小化”電路電路。 滿足速度要求，應使?jié)M足速度要求，應使級數(shù)最少級數(shù)最少，以減少門電路的延遲。，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。功耗小，工作穩(wěn)定可靠。 所謂組合邏輯電路設計，就是根據(jù)給出的實際邏輯問所謂組合邏輯電路設計，就是根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的題，求出實現(xiàn)這一邏輯功能的最佳邏輯電路最佳邏輯電路。第8頁/共89頁 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。首先要分析邏輯命題，確定輸入

7、、輸出變量；然后用二值邏輯的首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態(tài)分別對輸入、輸出變量進行邏輯賦值，即確定兩種狀態(tài)分別對輸入、輸出變量進行邏輯賦值，即確定0 0、1 1 的具的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表列出真值表。 根據(jù)真值表，寫出相應的根據(jù)真值表，寫出相應的邏輯函數(shù)表達式邏輯函數(shù)表達式。 將邏輯函數(shù)表達式將邏輯函數(shù)表達式化簡化簡,并變換為與門電路相對應的最簡式。并變換為與門電路相對應的最簡式。 根據(jù)化簡的邏輯函數(shù)表達式畫出根據(jù)化簡的邏輯函數(shù)表達式畫出邏輯電路圖邏輯電路圖。 工藝設計。包括

8、設計機箱、面板、電源、顯示電路、控制開工藝設計。包括設計機箱、面板、電源、顯示電路、控制開關(guān)等等。最后還必須完成組裝、測試。關(guān)等等。最后還必須完成組裝、測試。 組合邏輯電路的設計一般可按以下步驟進行：組合邏輯電路的設計一般可按以下步驟進行：邏輯圖邏輯圖實際邏實際邏輯問題輯問題真值表真值表邏輯表達式邏輯表達式最簡（或最最簡（或最合理）表達式合理）表達式第9頁/共89頁例例3 3：某工廠有三條生產(chǎn)線，耗電分別為某工廠有三條生產(chǎn)線，耗電分別為1 1號線號線10kW10kW，2 2號線號線20kW20kW，3 3號線號線30kW30kW，生產(chǎn)線的電力由兩臺發(fā)電機提供，其中，生產(chǎn)線的電力由兩臺發(fā)電機提供

9、，其中1 1號機號機20kW20kW，2 2號機號機40kW40kW。試設計一個供電控制電路，根據(jù)生。試設計一個供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動發(fā)電機，使電力負荷達到最佳配置。產(chǎn)線的開工情況啟動發(fā)電機，使電力負荷達到最佳配置。 解：解：邏輯抽象邏輯抽象輸入變量：輸入變量：1 13 3號生產(chǎn)線以號生產(chǎn)線以A A、B B、C C表示，表示， 生產(chǎn)線開工為生產(chǎn)線開工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12 2號發(fā)電機以號發(fā)電機以Y1Y1、Y2Y2表示，表示，發(fā)電機啟動為發(fā)電機啟動為1 1，關(guān)機為，關(guān)機為0 0；邏輯真值表邏輯真值表第10頁/共89頁邏輯函數(shù)式邏輯函數(shù)式ABC

10、CBABCACBAY 1ABCCABCBABCACBAY 2卡諾圖化簡卡諾圖化簡 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 與或式：與或式：與非與非式：與非與非式：第11頁/共89頁邏輯電路圖邏輯電路圖 1 1 1 A B C & 1 Y1 & & & 1 Y2 與或式與或式 1 1 1 A B C & & Y1 & & & & Y2 與非與非式與非與非式第12頁/共89頁：用用與非門與非門設計一個舉重裁判表決電路。設舉重比賽有設計一個舉重裁判

11、表決電路。設舉重比賽有3 3個裁判，一個主裁判和兩個副裁判。只有當兩個或兩個以上個裁判，一個主裁判和兩個副裁判。只有當兩個或兩個以上裁判判明成功，且其中有一個為主裁判時，表明舉重成功。裁判判明成功，且其中有一個為主裁判時，表明舉重成功。解：解：邏輯抽象邏輯抽象輸入變量：輸入變量：主裁判為主裁判為A A，副裁判為，副裁判為B B、C C。判明成功為判明成功為1 1，失敗為，失敗為0 0；輸出變量：輸出變量：舉重成功與否用變量舉重成功與否用變量Y Y表示，表示，成功為成功為1 1，失敗為，失敗為0 0；邏輯真值表邏輯真值表第13頁/共89頁卡諾圖化簡卡諾圖化簡 ABC0100011110Y Y 1

12、 11邏輯電路圖邏輯電路圖ABACY&第14頁/共89頁課本例題課本例題第15頁/共89頁0第16頁/共89頁第17頁/共89頁第18頁/共89頁第19頁/共89頁第20頁/共89頁第21頁/共89頁3.3 3.3 常用中規(guī)模標準組合邏輯電路常用中規(guī)模標準組合邏輯電路第22頁/共89頁半加器半加器：不考慮低位進位不考慮低位進位將兩個一位二進制數(shù)將兩個一位二進制數(shù)A A和和B B相加。相加。1.1.一位加法器一位加法器BABABAS ABCO 半加和半加和向高位的進位向高位的進位半加器真值表半加器真值表COSCOAB半加器邏輯符號半加器邏輯符號 =1 & A B S C O半加器

13、電路圖 3.3.1 3.3.1 加法器加法器第23頁/共89頁第24頁/共89頁全加器全加器：需考慮低位進位需考慮低位進位將兩個一位二進制數(shù)將兩個一位二進制數(shù)A A和和B B相加。相加。第25頁/共89頁第26頁/共89頁第27頁/共89頁111111111 )( )()( iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBABACBABACBACBACBACBAS）（)( 111BACBACACBBACiiiiiiiiii全加和全加和向高位的進位向高位的進位第28頁/共89頁=1=111&ABCISCO全加器邏輯電路全加器邏輯電路COSCOABCI

14、CI全加器邏輯符號全加器邏輯符號第29頁/共89頁2.2.多位加法器：兩個多位二進制數(shù)相加。多位加法器：兩個多位二進制數(shù)相加。串行進位加法器串行進位加法器（模模仿手工計算方式）仿手工計算方式） 首先求最低位的和，并將進位向高位傳遞，由低向首先求最低位的和，并將進位向高位傳遞，由低向高逐次求各位的全加和，并依次將進位向高位傳遞，直高逐次求各位的全加和，并依次將進位向高位傳遞，直至最高位。每一位的相加結(jié)果都必須等到低一位進位產(chǎn)至最高位。每一位的相加結(jié)果都必須等到低一位進位產(chǎn)生以后才能建立，傳輸延遲時間長（最差需要經(jīng)過生以后才能建立，傳輸延遲時間長（最差需要經(jīng)過4個全個全加器加器的延遲時間）。的延遲

15、時間）。CIABCOA0B0S0CIABCOA1B1S1CIABCOA2B2S2CIABCOA3B3S3CO4 4位串行進位加法器位串行進位加法器第30頁/共89頁超前進位加法器超前進位加法器第31頁/共89頁第32頁/共89頁第33頁/共89頁例：試用兩片例：試用兩片4 4位超前進位加法器位超前進位加法器74LS28374LS283構(gòu)成一個構(gòu)成一個8 8位位加法器。加法器。解：低位芯片的高位進位輸出端接高位芯片的低位進解：低位芯片的高位進位輸出端接高位芯片的低位進位輸入端。位輸入端。高位高位低位低位第34頁/共89頁第35頁/共89頁 用文字、符號或數(shù)碼表示特定對象的過程稱為用文字、符號或數(shù)

16、碼表示特定對象的過程稱為編碼編碼。在。在數(shù)字電路中用二進制代碼表示有關(guān)的信號稱為二進制編碼。數(shù)字電路中用二進制代碼表示有關(guān)的信號稱為二進制編碼。 實現(xiàn)編碼操作的電路就是實現(xiàn)編碼操作的電路就是編碼器編碼器。按照被編碼信號的不同特。按照被編碼信號的不同特點和要求，有普通編碼器、優(yōu)先編碼器、二點和要求，有普通編碼器、優(yōu)先編碼器、二十進制編碼器十進制編碼器之分。之分。 使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號傳輸使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號傳輸線的條數(shù)，同時便于信號的接收和處理。線的條數(shù)，同時便于信號的接收和處理。例如：一個由例如：一個由8 8個開關(guān)組成的鍵盤，個開關(guān)組成的鍵盤， 直接

17、接入：需要直接接入：需要8 8條條信號傳輸線；信號傳輸線； 編碼器：只需要編碼器：只需要3 3條條數(shù)據(jù)線。數(shù)據(jù)線。（每組輸入狀態(tài)對應一（每組輸入狀態(tài)對應一組組3 3位二進制代碼）位二進制代碼）3.3.2 3.3.2 編碼器編碼器第36頁/共89頁線線編碼器線線編碼器I3I4I5I6I7I0I1I2Y0Y1Y2輸入：輸入：I I0 0I I7 7 8 8個高電平信號，個高電平信號，輸出：輸出：3 3位二進制代碼位二進制代碼Y Y2 2Y Y1 1Y Y0 0。 故也稱為故也稱為8 8線線3 3線編碼器線編碼器。1.1.普通編碼器普通編碼器 用用n n位二進制代碼可對位二進制代碼可對N N2 2n

18、 n個輸入信號進行編碼，輸出個輸入信號進行編碼，輸出相應的相應的n n位二進制代碼。位二進制代碼。特點特點：輸入：輸入I I0 0I I7 7當中只允許一個輸入變量有效，即取值當中只允許一個輸入變量有效，即取值為為1 1（高電平有效）。（高電平有效）。三位二進制普通編碼器三位二進制普通編碼器第37頁/共89頁3 3位二進制編碼器的真值表位二進制編碼器的真值表邏輯表達式：邏輯表達式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第38頁/共89頁兩位二進制普通編碼器兩位二進制普通編碼器第39頁/共89頁第40頁/共89頁2. 32

19、. 3位二進制優(yōu)先編碼器位二進制優(yōu)先編碼器第41頁/共89頁第42頁/共89頁3. 3. 集成集成8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器出第43頁/共89頁第44頁/共89頁第45頁/共89頁3.3.3 3.3.3 譯碼器（譯碼器（DecoderDecoder） 譯碼是編碼的逆過程譯碼是編碼的逆過程，即將具有特定含義的一組代碼，即將具有特定含義的一組代碼“翻譯翻譯”出它的原意的過程叫譯碼。實現(xiàn)譯碼功能的邏輯出它的原意的過程叫譯碼。實現(xiàn)譯碼功能的邏輯電路稱為電路稱為譯碼器譯碼器。數(shù)字電路中，常用的譯碼器有二進制譯。數(shù)字電路中，常用的譯碼器有二進制譯碼器、二十進制譯碼器和顯示譯碼器。碼器、二十

20、進制譯碼器和顯示譯碼器。二進制譯碼器二進制譯碼器 設二進制譯碼器的設二進制譯碼器的輸入端為輸入端為n n個，則輸出端為個，則輸出端為2 2n n個個，且對應于，且對應于輸入代碼的每一種狀態(tài)，輸入代碼的每一種狀態(tài)，2 2n n個個輸出中只有一個有效（為輸出中只有一個有效（為1 1或為或為0 0），其余全無效（為其余全無效（為0 0或為或為1 1）。）。2 2線線4 4線譯碼器：線譯碼器： 2 線線4 線譯碼器線譯碼器 Y0 Y1 Y2 Y3 B A 第46頁/共89頁輸入輸入輸出輸出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2

21、線線4 4線譯碼器真值表線譯碼器真值表00mBAY 33mABY 22mBAY 11mBAY 邏輯函數(shù)：邏輯函數(shù)：2線線4線譯碼器電路線譯碼器電路第47頁/共89頁第48頁/共89頁第49頁/共89頁第50頁/共89頁第51頁/共89頁第52頁/共89頁第53頁/共89頁第54頁/共89頁第55頁/共89頁液晶顯示器（液晶顯示器（LCDLCD）：液晶是一種既具有液體的流動性又具液晶是一種既具有液體的流動性又具有晶體光學特性的有機化合物。外加電場能控制它的透明有晶體光學特性的有機化合物。外加電場能控制它的透明度和顯示的顏色，由此制成度和顯示的顏色，由此制成LCDLCD。液晶顯示器兩個電極上加液晶

22、顯示器兩個電極上加50HZ500HZ 的交變電壓。的交變電壓。玻璃蓋板 透明電極（正面電極） 反射電極（公共電極）液晶液晶加電場加電場未加未加電場電場符號符號暗灰色暗灰色優(yōu)點：功耗極低；缺點：亮度很低，響應速度慢。優(yōu)點：功耗極低；缺點：亮度很低，響應速度慢。透明色透明色（2）液晶顯示器（）液晶顯示器（LCD）第56頁/共89頁第57頁/共89頁第58頁/共89頁0000001第59頁/共89頁11第60頁/共89頁第61頁/共89頁第62頁/共89頁譯碼器的應用譯碼器的應用第63頁/共89頁第64頁/共89頁第65頁/共89頁 數(shù)據(jù)選擇器又稱數(shù)據(jù)選擇器又稱多路選擇器多路選擇器(Multiple

23、xer, (Multiplexer, 簡稱簡稱MUX)MUX)。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個單刀多擲開關(guān)。其功能類似于一個單刀多擲開關(guān)。 數(shù)數(shù)據(jù)據(jù)選選擇擇器器示示意意圖圖3.3.4 3.3.4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器第66頁/共89頁第67頁/共89頁第68頁/共89頁第69頁/共89頁第70頁/共89頁第71頁/共89頁_第72頁/共89頁+c第73頁/共89頁第74頁/共89頁b第75頁/共89頁3.4 3.4 組合電路中的競爭冒險組合電路中的競爭冒險 一、競爭與冒險現(xiàn)象一、競爭與冒險現(xiàn)象 在組合

24、電路中，某一輸入變量經(jīng)不同途徑傳輸后，由在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門電路的傳輸延遲時間的不同，則到達電路中某一會合于門電路的傳輸延遲時間的不同，則到達電路中某一會合點的時間有先有后，這種現(xiàn)象稱為點的時間有先有后，這種現(xiàn)象稱為競爭競爭。1A&FFAAtpd 由于競爭而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏由于競爭而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了輯功能的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺）尖峰脈沖（毛刺），這種現(xiàn)象稱，這種現(xiàn)象稱為為冒險冒險。正脈沖正脈沖“1”1”型冒險型冒險第76頁/共89頁1&BACF1AAtpdABACFABAC當當B

25、=C=1B=C=1時，時，注意：競爭的存在不一定都會產(chǎn)生冒險（毛刺）。注意：競爭的存在不一定都會產(chǎn)生冒險（毛刺）。由于不同的傳輸路徑的門電路的由于不同的傳輸路徑的門電路的延遲延遲造成的競爭造成的競爭 自競爭自競爭。負脈沖負脈沖“0”0”型冒險型冒險第77頁/共89頁&ABYABY 由于門電路的兩個輸入信號同時向相反的電平跳變時由于門電路的兩個輸入信號同時向相反的電平跳變時有時間差造成的競爭有時間差造成的競爭 互競爭?；ジ偁?。第78頁/共89頁 一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)一個變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F F中時，則中時，則該變量是具有競爭條件的變量。如果消去其他變量（

26、令其該變量是具有競爭條件的變量。如果消去其他變量（令其他變量為他變量為0 0或或1 1），留下具有競爭條件的變量，），留下具有競爭條件的變量，若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生負負的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“0”0”型冒險；型冒險；若函數(shù)出現(xiàn)若函數(shù)出現(xiàn)則產(chǎn)生則產(chǎn)生正正的尖峰脈沖的冒險現(xiàn)象，的尖峰脈沖的冒險現(xiàn)象，“1”1”型冒險。型冒險。 二、競爭冒險現(xiàn)象的檢查方法二、競爭冒險現(xiàn)象的檢查方法1. 1. 代數(shù)識別法代數(shù)識別法第79頁/共89頁3.5 3.5 組合邏輯電路中的競爭與冒險組合邏輯電路中的競爭與冒險 例：用代數(shù)識別法檢查競爭冒險現(xiàn)象。例：用代數(shù)識別法檢查競爭冒險現(xiàn)象。解：解：A A是具有競爭條件的變量。是具有競爭條件的變量。第80頁/共89頁3.5 3.5 組合邏輯電路中的競爭與冒險組合邏輯電路中的競爭與冒險 例：用代數(shù)識別法判斷電路是否存在冒險