集成電路-基本知識

1、l工序類型前工序后工序輔助工序l主要制造工藝光刻工藝氧化工藝摻雜工藝金屬化工藝lIC工藝技術雙極型(Bipolar)工藝技術MOS工藝技術lMOSlCMOSBi-CMOS工藝技術l前工序：包括從原始晶片開始加工直到中測之前的所有工序。前工序加工之后形成了互連好的集成元器件的核心部分-管芯。前工序包括三類主要工藝：薄膜制備工藝：包括外延、氧化、化學氣相淀積、蒸發(fā)和濺射； 摻雜工藝：包括離子注入和擴散。 圖形轉移技術：包括制版和光刻，制版是將設計的芯片版圖圖形轉移到工作掩膜上，光刻是將掩膜圖形轉移到半導體片上。l后工序：后工序指中測開始直到集成元器件完成的所 有工序包括中間測試、劃片、貼片、鍵合、

2、封裝、篩選和成品測試等。l輔助工序：輔助工序指除了IC工藝流程直接涉及的工序(前、后工序)以外的輔助工作，它們對于保證IC制造的完成也是必需的。輔助工序包括如下幾個方面：(1) 基體材料準備：制備單晶、切片、磨片和拋光，制成符合要求的單晶圓片。(2)掩膜版制備：即圖形轉移用的光刻掩膜版。(3) 高純水、氣制備：IC生產(chǎn)用水必須是去離子、去中性原子團和細菌，絕緣電阻率高達15Mcm (25)以上的電子級純水。各種工藝所用氣體必須高純(99.999以上)，化學試劑必須是專業(yè)廠家生產(chǎn)的電子級高純試劑(不溶性雜質、金屬雜質含量10-9量級)。(4) 超凈環(huán)境：IC特別是VLSI，必須在經(jīng)過嚴密過濾的凈

3、化空氣環(huán)境中生產(chǎn)，如光刻工序潔凈度要高于10級(1ft3空間中，直徑不小于0.5 m的塵粒數(shù)不多于10個，直徑0.1m的塵粒數(shù)不多于350個)。la. 氧化、光刻有源區(qū)lb. 場氧化、刻柵氧化窗口lc. 柵氧化ld. 淀積多晶硅、刻多晶硅le. N摻雜（離子注入并擴散）lf. 淀積SiO2、刻接觸孔lg. 蒸發(fā)柵鋁層、刻鋁電極和互連la. 氧化層lb.埋層、外延、沉積SiO2 lc. 摻雜隔離ld. 光刻、腐蝕開窗、基區(qū)摻雜le.光刻、腐蝕開窗、發(fā)射區(qū)集電區(qū)慘雜草）lf. 電極引出l借助于掩膜版利用光敏的抗蝕涂層發(fā)生光化學反應，結合刻蝕方法在各種薄膜(如Sia，Si，N4等絕緣膜以及多晶硅和金

4、屬膜)上刻出合乎要求的圖形。l完成掩膜版圖形到硅表面材料層上圖形的轉移，以實現(xiàn)選擇摻雜、選擇生長、形成金屬電極和互連等目的。生產(chǎn)過程中光刻要反復進行多次。光刻操作要求最高凈化等級環(huán)境。其能刻的最細線條表征了生產(chǎn)線的工藝水平，如最細線條能刻到018ltm寬度的工藝設施稱018Pm工藝線。光刻工藝過程(負性膠)(a)氧化硅片；(b)涂光刻膠(負性)；(c)前烘(80C100C)；(d)曝紫外光；(e)顯影；(f)堅膜(180)；(g)腐蝕；(h)去膠l常規(guī)光刻工藝過程包括：(1) 涂膠(勻膠): 在硅表面Si02層上涂上一層均勻且厚度一定的光敏材料-光致抗蝕劑(由光敏化合物、樹脂和有機溶劑組成，有

5、正膠和負膠之分)；(2)前烘: 8012100C的恒溫箱中烘5min10min，讓膠中溶劑揮發(fā)掉，使之干燥；(3)對準與曝光: 對準與曝光是關鍵工序，在高精度光刻機上進行。將掩膜版放在硅片表面的膠層上并在紫外線下曝光，使光刻膠發(fā)生光化學反應。(4)顯影: 經(jīng)曝光并產(chǎn)生光化學反應的膠在顯影液中的溶解度發(fā)生變化，如負性膠光致抗蝕(正性膠則相反)，而未受光照的膠被顯影液溶解掉，在表面形成膠的光刻窗口。實現(xiàn)了圖形從掩膜版到硅表面抗蝕劑上的轉移；(5)堅膜(后烘): 顯影后硅片置于150一22012溫度下恒溫，保持20min40min，去除殘留溶劑，使膠膜變硬，保證膠與SiQ層的粘附質量，增強在后工序腐

6、蝕時的耐蝕能力。(6)腐蝕: 采用特定腐蝕液(濕法)或在等離子體中(干法)將無膠膜保護的SiQ層去除。在SiO2上刻蝕出需要的圖案.被刻薄膜也可以是Si，N4、多晶硅、硅化物、鋁或其它多元金屬薄膜.l1)濕法腐蝕: 根據(jù)被蝕材料的不同配制特定緩沖的腐蝕溶液，在恒溫條件下控制蝕通時間。濕法設備簡單，但有側向腐蝕、殘留底膜和蝕液的危害性等缺點。l 2)干法腐蝕: 主要分為等離子刻蝕、反應離子刻蝕(RIE)和離子銑等。等離子體腐蝕利用高頻輝光放電形成的化學活性游離基與被刻蝕層材料發(fā)生化學反應形成揮發(fā)物，完成選擇性腐蝕;l干法腐蝕分辨率較好、各向異性腐蝕能力強、均勻、重復性較好。腐蝕后可隨即在同一設備

7、上引入氧氣，形成氧等離子體實現(xiàn)去膠。干法腐蝕已成為VLSI工藝的標準腐蝕技術。(7)去膠: 非金屬膜上的膠層可用硫酸煮沸去除，金屬膜膠層采用不腐蝕金屬的特制有機去膠劑，統(tǒng)稱濕法去膠。而干法去膠與干法腐蝕相似，僅工作的氣體腐蝕劑為氧氣。l 隨著VLSI的發(fā)展，對光刻分辨率提出了越來越精細的要求，目前可用于研究和生產(chǎn)的亞微米曝光方法主要有紫外、電子束、離子束和X射線等四種。預計其中的遠紫外線曝光和軟X射線的接近和投影曝光技術進入規(guī)模生產(chǎn)，獲得推廣應用的前景較大。l光刻版質量要求集成電路生產(chǎn)過程要多次光刻，需要使用供光刻的掩膜版。制版即完成所需掩膜版的制備，光刻成品率首先取決于版的質量。例如，我們假

8、設每塊版的圖形完好率為90時，某產(chǎn)品套版共有8塊，則芯片圖形成品率為(90)8=43，若一套版有14塊時，則光刻成品率降為23，使得產(chǎn)品無法正常投產(chǎn)。因此，必須確保掩膜版質量。對掩膜版的基本要求是基板平整堅固、熱脹系數(shù)小、缺陷(針孔、黑點)少、圖形尺寸準確無畸變和各層版間能互相套準。l光刻掩膜版的質量控制光刻掩膜版是將設計圖形轉移到硅片上以對其進行各種相應加工的工具，其準確與否是影響成品率的首要因素。使用前必須通過嚴格的檢查和驗收。(1)尺寸校驗： 用光電檢測方法將掩膜上的圖形變換為電信號，檢查圖形尺寸的精度是否達標。(2)套刻精度測量： 檢查圖形重復精度，即整套版中的各塊版能否一一套準。一般

9、要求套刻誤差小于最細線條寬度的1/10。 (3)缺陷檢查：用顯微鏡鏡檢。掩膜圖形不應畸變，透光部分應無黑點、小島，不透明部分應無針孔，圖形邊緣應光潔、無毛刺、過渡區(qū)要小，即黑區(qū)應盡可能陡直地過渡到“透明”區(qū)，圖形黑白區(qū)域之間反差要高，一般要求反差度在2.5以上。 l掩膜版制作工藝步驟由于掩膜版的精密度要求極高，必須在凈化級別最高的超凈室內(nèi)制作。傳統(tǒng)的刻分層圖和初縮兩步目前計算機輔助制版主要采取了如下技術：l (1)版圖數(shù)據(jù)處理技術： 用交互式圖形編輯方式設計好版圖，將設計好的版圖用規(guī)定的方法送入計算機并分層，得到各層圖形的坐標數(shù)據(jù)，生成滿足一定格式的數(shù)據(jù)帶去控制圖形發(fā)生器制版。l(2)圖形發(fā)生

10、器子系統(tǒng)： 根據(jù)分層圖形數(shù)據(jù)，圖形發(fā)生器直接對底版曝光，做成掩膜初縮版。按圖形發(fā)生器中光源的不同，常用光學圖形發(fā)生器和電子束圖形發(fā)生器兩種制版設備。 完成了初縮版再進行精縮及分布重復。首先將初縮版圖形縮小到實際需要的大小，在精縮機上進行分布重復，得到可用于光刻的正式掩膜版，稱為母版。由于光刻掩膜版在使用中磨損較快，用幾次就需要更換，所以將母版復制成多塊副版?zhèn)溆?，此即復印。復印版通常采用鉻版，而母版是超微粒干版。這些版的基版都由極其平整透明的優(yōu)質玻璃片(用于微米線條圖形)或石英玻璃片(用于亞微米以下線條圖形)拋光制成。l生長SiO2氧化膜的方法主要有熱氧化和化學氣相淀積兩種。熱氧化又有干氧和濕氧

11、之分，其中干氧生成的SiO2膜質量最好，濕氧次之。各種結構和硅集成電路的制造工藝依靠氧化硅的特性。氧化是一項重要的基礎工藝。lSiO2在集成電路工藝中的作用:(1)雜質擴散的掩膜：由于硼、磷、砷、銻等雜質原子在SiO2中擴散系數(shù)比在硅中小得多，所以可以通過在SiO2上光刻出窗口進行選擇摻雜，為使掩蔽有效，需要一定厚度的SiO2膜。 (2)作為MOS器件的絕緣柵材料。 (3)用作器件乃至整個芯片表面的保護(鈍化)。 (4)集成電路中的絕緣介質和隔離介質，如用作極間隔離、層間隔離、介質隔離以及電容器介質等材料。l熱氧化原理:硅在高溫下與含氧物質(干氧或含水汽氧)反應而成。氧化過程分兩步，第一步含氧

12、物質通過擴散方式穿過硅表面已生成的SiO2膜到達SiO2-Si界面；第二步在界面處與Si反應生成新的SiO2層，使SiO2膜不斷增厚。氧化使總厚度增加，其中被消耗掉的硅層厚度約占氧化膜厚度的47。l熱氧化方法: (1) 常壓氧氣氧化分為干氧和濕氧。氧化在高溫下(1000一2000)進行。l干氧為氧氣氣氛；干氧生成的SiO2結構致密，與光刻膠貼附好，但生長速率低l濕氧是氧氣中攜帶水汽，氧和水汽與硅的反應并存。濕氧生長快，但質量稍差。所以一般取干氧濕氧交替生長，而柵氧常用干氧生成 .(2) 氫氧合成氧化(常壓下通人，高溫氣化與硅反應而成。生成膜純度高、質量好)。(3) 高壓氧化(氧化氣氛處于高壓狀

13、態(tài)，也分干、濕兩種。優(yōu)點是生長快、溫度低及膜質 l化學氣相淀積SiO2(CVD)一種或幾種物質的氣體以某種方式激活后在襯底表面處發(fā)生化學反應，在襯底上淀積一層所需要的固體薄膜。如用硅烷(SiH4)與氧反應或用烷氧基硅烷分解生成并淀積SiO2到基片上。常用的CVD方法有常壓化學氣相淀積(APCVD)、低壓化學氣相淀積(LPCVD)、等離子體化學氣相淀積(PECVD)三種。對氧化膜的質量要求是厚度均勻性、致密性好、減少膜中電荷密度和避免針孔等。l集成電路制造過程中對半導體基片采用摻雜方法，通過補償原理達到要求的雜質濃度和分布，形成不同類型的半導體層，制造出所需要的各種集成器件。摻雜工藝也是一項主要

14、的基礎工藝，實現(xiàn)摻雜的方法主要有擴散法和離子注入法兩種擴散技術l為了求得平衡，物質具有從濃度高處向濃度低處運動的擴散特性，在一定溫度下，雜質原子具有一定的能量進入半導體(如硅)作遷移運動，替代硅原子位置或處于晶格間隙中，故擴散有替位式和間隙式兩種方式。擴散系數(shù)D是描述雜質擴散運動快慢的物理量，l它與溫度、雜質種類、摻雜濃度、擴散氣氛、襯底雜質濃度和晶向等多種因素有關。擴散一般在高溫(1000C2 000)下進行，雜質擴散很快，待達到所要求的分布和深度時，迅速降至室溫，此時D已變得很小，相當于使高溫下形成的結果被“凍結”而固定下來，此即擴散的基本原理。l擴散條件在不同的擴散條件下，擴散后雜質分布

15、形式通常有兩類：l1)恒定表面源擴散 擴散過程中半導體片處于恒定雜質源氣氛中，即硅片表面處雜質濃度恒定。恒定源擴散決定了片內(nèi)雜質總量和分布，其中的摻雜為余誤差函數(shù)分布。它與表面雜質濃度、擴散溫度下的D和擴散時間有關。這一步工序常稱為預淀積。l2)有限表面源擴散 擴散過程中沒有外來雜質(擴散氣體不攜帶雜質源)僅限于原先積聚在硅表面薄層內(nèi)的雜質總量向體內(nèi)擴散。有限的表面源將隨著擴散時間不斷地向體內(nèi)擴展，結深前推，表面處濃度不斷減少，最終的摻雜分布為高斯分布。它與預淀積雜質總量、雜質擴散系數(shù)和擴散時間有關。這一步工序也稱為再分布或擴散雜質推進。 l擴散方法 1)液態(tài)源擴散：保護氣體(N2)通過液態(tài)雜

16、質源，攜帶雜質蒸氣進入處于擴散爐內(nèi)的石英管中，高溫下雜質分解與硅反應生成雜質原子，在硅片周圍形成飽和蒸氣壓經(jīng)硅片表面向內(nèi)部擴散。需要控制的工藝條件是擴散溫度、時間、氣體(攜帶雜質氣和稀釋、保護氣)，如POCl3液態(tài)源作為磷擴散源、B(CH3O3)，液態(tài)源作為硼擴散源。 2)片狀源擴散: 含雜的圓片固體擴散源，如BN片，PWB片作為硼雜質源可以和硅片相間插放于擴散舟中。高溫下源片表面揮發(fā)出雜質化合物，雜質蒸氣借助于濃度梯度氣相轉移到硅片表面，經(jīng)過相互反應生成雜質原子并向體內(nèi)擴散，此為預淀積過程。去掉源片后，再在較高溫度下進行再擴散，完成最終的濃度分布和結深。3)固-固擴散: 低溫下在硅襯底上用化

17、學氣相淀積等方法生長一層摻雜薄膜，再在高溫下將雜質從薄層擴散到襯底中。摻雜薄膜可以是摻雜氧化物、氮化物或摻雜多晶硅等。 4)涂層擴散: 含雜化合物溶液涂于待擴散硅表面，在保護氣氛下進行高溫擴散。液態(tài)源擴散固態(tài)源擴散氣態(tài)源擴散l離子注入技術雜質元素的原子經(jīng)離子化后變成帶電的雜質離子，使其在強電場下加速，以高能量轟擊并注入硅片中，再經(jīng)退火，使雜質激活，并在片內(nèi)實現(xiàn)要求的雜質分布。其特點是注入溫度低(400)，可精確控制摻雜的濃度和結深，濃度不受固溶度限制，可實現(xiàn)高純度、大面積均勻摻訾雜，可以有效地注人多種原子且橫向擴散很小，而成為CMOS主導工藝。但要求高濃度和深結時仍采取擴散技;由于高能注入離子

18、與原子的碰撞，造成硅晶格的損傷，因此，注入后必須經(jīng)過退火處理，以激活注入離子并使襯底晶格復位。理論分析表明無定形硅基片中注入的雜質分布服從對稱高斯分布機lMOSNMOSFET：n溝道金屬-氧化物-半導體場效應晶體管，電子導電PMOSFET：n溝道金屬-氧化物-半導體場效應晶體管，空穴導電CMOS：一個NMOS 和一個PMOS構成lBipolar電阻二極管三極管lBiCMOS非門 與非門 或非門三極管的剖面示意圖片三極管的剖面顯微照片NMOS 工藝流程與剖面圖NMOS剖面圖工藝與頂視平面圖（窄溝道）NMOS的平面和截面示意圖NMOS的平面和截面示意圖NMOS剖面圖工藝與頂視平面圖（寬溝道）NMOS的平面和截面示意圖MOS電路中擴散層、多晶硅層和鋁電極層CMOS反向器（非門）的結構剖面圖P阱工藝 N阱工藝 雙阱工藝 典型N阱CMOS工藝流程 N阱CMOS剖面圖工藝工藝流程 雙阱工藝CMOS結構剖面圖三輸入NMOS NOR 門三種器件內(nèi)連接技術（多晶硅與n+擴散層）常規(guī)鋁連接（Normal Al link)重摻雜導電埋層連接（Buried contact)底部連接（Butted-contact str