金吉開題報(bào)告final1

1、 中 北 大 學(xué)畢業(yè)設(shè)計(jì)開題報(bào)告學(xué) 生 姓 名：金吉學(xué) 號(hào)：1206044234學(xué) 院：儀器與電子學(xué)院專 業(yè)：電子科學(xué)與技術(shù)設(shè)計(jì)題目：基于FPGA的SD卡存儲(chǔ)設(shè)計(jì)指導(dǎo)教師:秦麗 2015年11月5日畢 業(yè) 設(shè) 計(jì) 開 題 報(bào) 告1 選題依據(jù)：文 獻(xiàn) 綜 述1.1本課題的實(shí)用價(jià)值和意義1.1.1 SD卡的組成原理 如今的電子設(shè)備中，比如手機(jī)，平板電腦，數(shù)碼相機(jī)等都可以支持大量的文件讀寫， 這就需要一個(gè)大容量可擴(kuò)充的存儲(chǔ)器，而SD卡滿足了這一需求。SD卡的容量大，一般都可達(dá)到16G，現(xiàn)在有的可以達(dá)到128G，其體積小，讀寫操作時(shí)功耗低，數(shù)據(jù)存儲(chǔ)的穩(wěn)定性高，這些對(duì)于移動(dòng)存儲(chǔ)設(shè)備來(lái)說(shuō)是非常重要的。SD

2、卡在24mm×32mm×2.1mm的體積內(nèi)結(jié)合了SanDisk快閃記憶卡控制與MLC（Multilevel Cell）技術(shù)和Toshiba（東芝）0.16u及0.13u的NAND技術(shù)，通過(guò)9針的接口界面與專門的驅(qū)動(dòng)器相連接，不需要額外的電源來(lái)保持其上記憶的信息。而且它是一體化固體介質(zhì)，沒(méi)有任何移動(dòng)部分，所以不用擔(dān)心機(jī)械運(yùn)動(dòng)的損壞1。SD卡的技術(shù)建是基于MultiMedia卡（MMC）格式上發(fā)展而來(lái)，大小和MMC差不多，尺寸為32mm x 24mm x 2.1mm。長(zhǎng)寬和MMC一樣，只是比MMC厚了0.7mm，以容納更大容量的存貯單元。SD卡與MMC卡保持著向上兼容，也就是說(shuō)

3、，MMC可以被新的SD設(shè)備存取，兼容性則取決于應(yīng)用軟件，但SD卡卻不可以被MMC設(shè)備存取。（SD卡外型采用了與MMC厚度一樣的導(dǎo)軌式設(shè)計(jì)，以使SD設(shè)備可以適合MMC)。SD接口除了保留MMC的7針外，還在兩邊加多了2針，作為數(shù)據(jù)線。采用了NAND型Flash Memory，基本上和SmartMedia的一樣，平均數(shù)據(jù)傳輸率能達(dá)到2MB/s2。SD卡還提供不同的速度，它是按CD-ROM的150kB/秒為1倍速的速率計(jì)算方法來(lái)計(jì)算的。基本上，它們能夠比標(biāo)準(zhǔn)CD-ROM的傳輸速度快6倍(900 kB/秒)，而高速的SD卡更能傳輸66x (10 MB/秒) 以及 133x 或更高的速度。直至2011年

4、12月，大部分設(shè)備跟從SD卡的1.01規(guī)格，而更高速至133x的設(shè)備亦跟從1.1規(guī)格1-2。設(shè)有SD卡插槽的設(shè)備能夠使用較簿身的MMC卡，但是標(biāo)準(zhǔn)的SD卡卻不能插入到MMC卡插槽中。一些USB連接器能夠插上SD卡，而且一些讀卡器亦能夠插上SD卡，并由許多連接埠，例如USB、FireWire等存取使用。SD卡的結(jié)構(gòu)能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域，音樂(lè)、電影、新聞等多媒體文件都可以方便地保存到SD卡中。因此不少數(shù)碼相機(jī)也開始支持SD卡3。1.1.2 FPGA的相關(guān)介紹 本課題的主控芯片為FPGA，F(xiàn)PGA（FieldProgrammable Gate Arr

5、ay），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物4。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA工作原理FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及

6、CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)5。FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無(wú)限次的編程6。FPGA基本特點(diǎn)1）采用FPGA設(shè)計(jì)ASIC電路(專用集成電路)，用戶不需要投

7、片生產(chǎn)，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。3）FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。5) FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容?？梢哉f(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一7。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，

8、FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。1.1.3 國(guó)內(nèi)外的發(fā)展趨勢(shì)FPGA技術(shù)正處于高速發(fā)展時(shí)期，新型芯片的規(guī)模越來(lái)越大，成本也越來(lái)越低，低端的FPGA已逐步取代了傳統(tǒng)的數(shù)字元件，高端的FPGA不斷在爭(zhēng)奪ASIC的市場(chǎng)份額。先進(jìn)的ASIC生產(chǎn)工藝已經(jīng)被用于FPGA的生產(chǎn)，越來(lái)越豐富的處理器內(nèi)核被嵌入到高端的FPGA芯片中，基于FPGA的開發(fā)成

9、為一項(xiàng)系統(tǒng)級(jí)設(shè)計(jì)工程。隨著半導(dǎo)體制造工藝的不同提高，F(xiàn)PGA 的集成度將不斷提高，制造成本將不斷降低，其作為替代ASIC 來(lái)實(shí)現(xiàn)電子系統(tǒng)的前景將日趨光明。在SD卡方面，2010年國(guó)際CES消費(fèi)性電子展正式宣布新一代SD閃存卡規(guī)格，具備便攜式大存儲(chǔ)空間且速度快，而數(shù)周的高清晰度視頻、數(shù)年的相片收藏、數(shù)月的音樂(lè)，可立即存儲(chǔ)于移動(dòng)電話、相機(jī)、攝像機(jī)、及其它消費(fèi)型電子設(shè)備里，消費(fèi)者的數(shù)碼生活風(fēng)格因而獲得大幅改善。未來(lái)的SDXC存儲(chǔ)卡，在新的標(biāo)準(zhǔn)助力下，SD存儲(chǔ)卡的最大容量一舉達(dá)到了2TB，采用微軟exFAT文件系統(tǒng)，還能實(shí)現(xiàn)最高300MB/S的傳輸率6-8。1.3 本課題相關(guān)研究 本課題題目為基于FP

10、GA的SD卡存儲(chǔ)設(shè)計(jì)，主要研究為SD卡的存儲(chǔ)。 SD卡共支持3種傳輸模式：1位SD總線模式、4位SD總線模式以及SPI總線模式。1位SD總線模式和4位SD總線模式數(shù)據(jù)傳輸速率高，但是傳輸協(xié)議復(fù)雜，用硬件語(yǔ)言實(shí)現(xiàn)起來(lái)比較困難8。SPI總線模式只有一條數(shù)據(jù)傳輸線，傳輸協(xié)議簡(jiǎn)單，易于實(shí)現(xiàn)，很大程度上縮短了本次系統(tǒng)的開發(fā)周期，提高了工作效率。因此，本課題采用SPI總線模式6。 在初始化結(jié)束之后，命令控制器開始在CS信號(hào)有效（低電平）時(shí)向SD卡發(fā)送一個(gè)寫單模塊命令或者一個(gè)讀單模塊命令，等待SD卡的命令響應(yīng)，當(dāng)SD卡命令響應(yīng)為0x00h時(shí)，狀態(tài)跳到數(shù)據(jù)控制器。 寫數(shù)據(jù)控制器開始在收到SD卡正確的寫命令響應(yīng)

11、之后發(fā)送一個(gè)數(shù)據(jù)的起始令牌（0xFE），開始向SD卡寫入相應(yīng)的數(shù)據(jù)，這里的數(shù)據(jù)長(zhǎng)度默認(rèn)512 byte，寫完512 byte數(shù)據(jù)之后，將會(huì)收到SD卡的數(shù)據(jù)響應(yīng)進(jìn)入SD卡的忙狀態(tài)來(lái)完成數(shù)據(jù)的寫入，寫數(shù)據(jù)控制器狀態(tài)跳轉(zhuǎn)如圖1.1所示。 圖1.1 寫數(shù)據(jù)控制器狀態(tài)圖 讀數(shù)據(jù)控制器開始在收到SD卡正確的讀命令響應(yīng)之后會(huì)再次收到SD卡的一個(gè)數(shù)據(jù)起始令牌（0xFE），之后開始讀SD卡相應(yīng)扇區(qū)的數(shù)據(jù)，這里數(shù)據(jù)長(zhǎng)度也是默認(rèn)的512 byte，在讀取512 byte之后完成了SD卡的讀數(shù)據(jù)操作。讀數(shù)據(jù)控制器狀態(tài)跳轉(zhuǎn)如圖1.2所示11-15。 圖1.2 讀數(shù)據(jù)控制器狀態(tài)圖綜上所述，加上信號(hào)產(chǎn)生模塊其總體流程圖如圖

12、1.3所示： 圖1.3 總體流程圖參考文獻(xiàn)1 雨佳.5種品牌SD卡存儲(chǔ)詳情J.中國(guó)知網(wǎng)，2010(03)2 李德橋，丁克勤.SD卡存儲(chǔ)的FPGA實(shí)現(xiàn)J.中國(guó)知網(wǎng)，2010(08)3 魯迎春，陳鐘鳴.基于FPGA的SD轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)M.合肥：合肥工業(yè)大學(xué)學(xué)報(bào)（自然科學(xué)版）.2011(03) 4 婁曉晉,陳恭亮,楊樹堂.  基于USB和SD接口智能卡的CSP設(shè)計(jì)J. 信息安全與通信保密. 2007(01) 5 AlteraCorporation.Cyclone II Device Handbook.Volume 1.20076 張俊濤, 王豫瑩. 基于FPGA和USB2_0

13、的高速數(shù)據(jù)采集系統(tǒng)J. 電子技術(shù)應(yīng)用, 2009(10): 109-1117 黃榮蘭，萬(wàn)德煥基于FPGA的AD轉(zhuǎn)換采集控制模塊設(shè)計(jì)J2009，24(5)：2378 賀秋實(shí)，郝國(guó)法，錢龍基于FPGA的高速AD轉(zhuǎn)換J電子設(shè)計(jì)工程，2012，20(8)：129 田耘，徐文波XILINX FPGA開發(fā)實(shí)用教程M北京：清華大學(xué)出版社，2008：29531610 戶國(guó)強(qiáng)，房建東，郭春蘭基于FPGA 的A/D 轉(zhuǎn)換采集控制模塊設(shè)計(jì)J微計(jì)算機(jī)信息，2008(7)11 潘松，王國(guó)棟VHDL 實(shí)用教程M成都：電子科技大學(xué)出版社，200012 Ahmed M.Soliman,Dalia M.Elsheakh,Esm

14、at A.Abdallah,Hadia ElHennawy. Reconfigu-rable independent multiband CPWfed printed Fantenna for USB applications.Microw. Opt. Technol. Lett., 2014, Vol.56 (10)13 J.Batlle,J.Marti,P.Ridao, A New FPGA/DSP-Based Parallel Architecture forReal-Time Image Processing,Real-Time Imaging,2002,8(5):45-35614 張

15、俊濤, 王豫瑩. 基于FPGA和USB2_0的高速數(shù)據(jù)采集系統(tǒng)J. 電子技術(shù)應(yīng)用, 2009(10): 109-11115 Anonymous Electro Manufacturing. SYNOPSYS UNVEILS USB 2.0 PHY IP FOR 45-NANOMETER PROCESS. ProQuest期刊，2008(5)畢 業(yè) 設(shè) 計(jì) 開 題 報(bào) 告 設(shè)計(jì)方案：2.1本課題研究和解決的問(wèn)題2.1.1 基本技術(shù)要求：了解FPGA、AD與DA、SD卡存儲(chǔ)相關(guān)芯片工作原理，掌握FPGA、AD與DA、SD卡工作原理以及相關(guān)電路設(shè)計(jì)，設(shè)計(jì)硬件電路原理圖和PCB版圖，利用VHDL或者V

16、erilog語(yǔ)言編寫程序，實(shí)現(xiàn)對(duì)硬件電路的控制，熟練使用ISE、Quartus軟件的使用。SD卡可分為class0、2、4、6、10，讀寫速度依次提升，本設(shè)計(jì)要求應(yīng)用class2讀寫，發(fā)揮可應(yīng)用class4或者6進(jìn)行讀寫，或者應(yīng)用技術(shù)要求更高的TF卡進(jìn)行讀寫。將存儲(chǔ)格式定義為txt格式，應(yīng)用PC機(jī)檢驗(yàn)存儲(chǔ)是否正確。本設(shè)計(jì)要求PCB為兩層板，發(fā)揮可設(shè)計(jì)四層PCB板。對(duì)于通過(guò)控制開關(guān)，示波器分別顯示三角波、矩形波、正弦波，即FPGA產(chǎn)生相應(yīng)波形，其波形的幅值頻率是固定不變的，故提出通過(guò)上位機(jī)算法，產(chǎn)生可變的波形信息，通過(guò)USB接口傳送給FPGA，F(xiàn)PGA存儲(chǔ)到RAM中，然后FPGA不斷讀取RAM信

17、息，即可產(chǎn)生幅值頻率自己設(shè)定波形信息。2.2 設(shè)計(jì)流程以及可行性分析 設(shè)計(jì)采用FPGA控制相關(guān)接口芯片完成接口協(xié)議轉(zhuǎn)換，實(shí)現(xiàn)接口數(shù)據(jù)的轉(zhuǎn)換通信，F(xiàn)PGA通常包含三類可編程資源，可編程邏輯功能塊、可編程I/O塊和可編程互連?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，它們通常排列成一個(gè)陣列，散布于整個(gè)芯片；可編程I/O塊完成芯片上邏輯與外部封裝腳的接口，常圍繞著陣列排列于芯片四周；它們將各個(gè)可編程邏輯塊或I/O塊連接起來(lái)，構(gòu)成特定功能的電路。利用目前比較先進(jìn)的芯片技術(shù)，在PC機(jī)與外設(shè)或者工業(yè)設(shè)備的連接有非常重要的意義。 USB接口數(shù)據(jù)格式轉(zhuǎn)換主要應(yīng)用CY7C68013芯片實(shí)現(xiàn)；CY7C68013微

18、處理器是一款集成USB2.0的微處理器，它提供了對(duì)USB2.0的完整的解決方案。它適合非電池供電應(yīng)用，掛起電流為300 A (typ)，主要包括USB2.0收發(fā)器、串行引擎（SIE）、增強(qiáng)型的8051內(nèi)核、16KB的RAM/4KB的FIFO存儲(chǔ)器、I/O接口、8位數(shù)據(jù)總線、16位地址總線和通用可編程接口（GPIF）。設(shè)計(jì)流程圖如2.1所示： 圖2.1更改后設(shè)計(jì)流程圖從上圖可以看出該設(shè)計(jì)主要分為三個(gè)模塊：上位機(jī)波形發(fā)生模塊、波形接收模塊、波形存儲(chǔ)以及讀取模塊。一、波形發(fā)生模塊：上位機(jī)編寫相應(yīng)程序產(chǎn)生512K波形信息通過(guò)USB2.0接口傳送給第一塊FPGA。USB接口電路中，主要由接口芯片CY7C68013組成。CY7C68013包含多達(dá)40個(gè)GPIO。它提供了對(duì)USB2.0的完整的解決方案。在接口轉(zhuǎn)換器中，CY7C68013的主要作用就是將FPG