新版計算機組成原理試題庫(共109頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上計算機組成原理試題一、單項選擇題（從下列各題四個備選答案中選出一個正確答案，并將其代號寫在題干前面的括號內(nèi)。）1.為了縮短指令中某個地址段的位數(shù)，有效的方法是采?。–）。A、立即尋址B、變址尋址C、間接尋址 D、寄存器尋址2.某計算機字長是16位它的存儲容量是64KB,按字編址,它們尋址范圍是（C ） 。A64K B32KBC32K D16KB3.某一RAM芯片其容量為512*8位,除電源和接地端外該芯片引線的最少數(shù)目是（C ） 。A.21 B.17 C.19 D.204.指令系統(tǒng)中采用不同尋址方式的目的主要是( C)。A.實現(xiàn)存儲程序和程序控制B.可以直接訪問外存C

2、.縮短指令長度，擴大尋址空間，提高編程靈活性D.提供擴展操作碼的可能并降低指令譯碼難度5.寄存器間接尋址方式中，操作數(shù)處在(B )。A.通用寄存器B.貯存單元C.程序計數(shù)器D.堆棧6.RISC是(A)的簡稱。A.精簡指令系統(tǒng)計算機 B.大規(guī)模集成電路C.復雜指令計算機 D.超大規(guī)模集成電路7CPU響應中斷的時間是_ C _。A中斷源提出請求；B取指周期結束；C執(zhí)行周期結束；D間址周期結束。8常用的虛擬存儲器尋址系統(tǒng)由_A_兩級存儲器組成。A主存輔存；BCache主存；CCache輔存；D主存硬盤。9DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結束后，CPU再恢復工作，這種情況

3、稱作_A_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。10浮點數(shù)的表示范圍和精度取決于_C_ 。A階碼的位數(shù)和尾數(shù)的機器數(shù)形式；B階碼的機器數(shù)形式和尾數(shù)的位數(shù)；C階碼的位數(shù)和尾數(shù)的位數(shù)；D階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式。11中斷向量可提供_C_。A被選中設備的地址； B傳送數(shù)據(jù)的起始地址；C中斷服務程序入口地址；D主程序的斷點地址。12加法器采用先行進位的目的是_C_ 。A優(yōu)化加法器的結構；B節(jié)省器材；C加速傳遞進位信號；D增強加法器結構。13在獨立請求方式下，若有N個設備，則_B_。A有一個總線請求信號和一個總線響應信號；B有N個總線請求信號和N個總線響應信號

4、；C有一個總線請求信號和N個總線響應信號；D有N個總線請求信號和一個總線響應信號。14主存和CPU之間增加高速緩沖存儲器的目的是_A_。A解決CPU和主存之間的速度匹配問題；B擴大主存容量；C既擴大主存容量，又提高了存取速度；D擴大輔存容量。15在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則_A_。A設備號小的優(yōu)先級高；B每個設備使用總線的機會相等；C設備號大的優(yōu)先級高。16Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B。A直接映象；B全相聯(lián)映象；C組相聯(lián)映象。17直接尋址的無條件轉移指令功能是將指令中的地址碼送入A_。APC； B地址寄存器；C累加器；DA

5、CC。18響應中斷請求的條件是_B_。A外設提出中斷； B外設工作完成和系統(tǒng)允許時；C外設工作完成和中斷標記觸發(fā)器為“1”時。DCPU提出中斷。19主機與設備傳送數(shù)據(jù)時，采用_A_，主機與設備是串行工作的。A程序查詢方式；B中斷方式；CDMA方式；D通道。20一個節(jié)拍信號的寬度是指_C_。A指令周期； B機器周期； C時鐘周期； D存儲周期。二、填空題（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止 CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2設浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進制補碼浮點規(guī)格

6、化數(shù)對應的十進制真值范圍是：最大正數(shù)為2127(1-223)，最小正數(shù)為2129，最大負數(shù)為2128(-21-223)，最小負數(shù)為-2127 。3、虛擬存儲器中常用的存儲管理方式有 _頁式虛擬存儲_，_段式虛擬存儲_，_段頁式虛擬存儲_。4在一個有四個過程段的浮點加法器流水線中，假設四個過程段的時間分別是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。則加法器流水線的時鐘周期至少為 90ns 。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為 280ns 。5. 系統(tǒng)總線按傳輸信息的不同分為地址總線、_數(shù)據(jù) _、_控制_三大類。&#

7、160;6. 半導體SRAM靠_觸發(fā)器_存儲信息，半導體DRAM靠_電容_存儲信息。 7. 動態(tài)RAM的刷新方式通常有_、_、_集中 分散 異步三種。8. CPU能直接訪問cache_ 和主存_ ，但不能直接訪問磁盤和光盤。二、判斷題（判斷下列各題的正誤。對的打“”，錯的打“×”。每題1分，計10分） 1、存儲單元是存放一個二進制信息的存貯元。×2、主程序運行時何時轉向為外設服務的中斷服務程序是預先安排好的。×3、時序電路用來產(chǎn)生各種時序信號，以保證整個計算機協(xié)調(diào)地工作。4、引入虛擬存儲系統(tǒng)的目的是提高存儲速度。&

8、#215;5、方式進行外設與主機交換信息時，不需要向主機發(fā)出中斷請求。×6、CPU以外的設備都稱外部設備。×7、奇偶校驗可以糾正代碼中出現(xiàn)的錯誤。×8、用微指令的分段譯碼法設計微指令時，需將具有相斥性的微命令組合在同一字段內(nèi)。9、CPU訪問存儲器的時間是由存儲器的容量決定的，存儲容量與越大，訪問存儲器所需的時間越長。×10、一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行。×四、名詞解釋（每題2分，共10分） 1、存儲程序的工作方式：將計算機需進行的工作事先編寫成程序，存入計算機中，運行程序時計算機自動進行工作。2、高速緩沖存儲器：介于

9、CPU與主存之間，速度較快、容量較小、價格較貴的存儲器，引入CACHE的目的是提高存儲系統(tǒng)的速度。3、程序中斷的工作方式：在CPU運行主程序時，接受到非預期的中斷請求，CPU暫?，F(xiàn)行工作轉向為中斷請求服務，待服務完畢后回到住程序繼續(xù)執(zhí)行。4、系統(tǒng)總線：連接機器內(nèi)部各大部件的信息公共通道。5、微程序：用于解釋機器指令的若干條微指令的有序集合。6、（磁盤的）數(shù)據(jù)傳輸率：單位時間傳送的二進制信息的字節(jié)數(shù)。7、DMA方式：單位時間傳送的二進制信息的字節(jié)數(shù)。8、隨機存取方式：一定的硬件和一定的軟件組成的有機整體。五、簡答題（每小題5分，共30分）1、說你認為計算機系統(tǒng)中的硬件和軟件在邏輯功能等價嗎？為什

10、么? 答：軟件與硬件的邏輯功能是等效的，但性能不相同。2、什么是運算器？它的主要由哪幾個功能部件組成？答：運算器是進行算術邏輯運算的部件。它主要由加法器、通用寄存器、標志寄存器等部件組成。3、與RAM相比ROM有何特點？答：ROM掉電后信息不會丟失，但其中的信息只能讀不能隨便寫。4、與程序中斷控制方式相比DMA控制方式有何特點？答：速度快。響應快、優(yōu)先級高、處理快、無須現(xiàn)場保護和現(xiàn)場的恢復。但是應用范圍沒有程序中斷控制方式廣。5、微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號存放在控制存儲器中，需要時從這個存儲器中讀取，即把操作控制信號編成微指令，存放在控制存儲器中。一條機器指令的功能

11、通常用許多條微指令組成的序列來實現(xiàn)，這個微指令序列稱為微程序。微指令在控制存儲器中的存儲位置稱為微地址。6、同種類的外設部設備接入計算機系統(tǒng)時，應解決哪些主要問題？答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的反饋。7、中斷接口一般包含哪些基本組成？簡要說明它們的作用。 答：地址譯碼。選取接口中有關寄存器，也就是選擇了I/O設備；命令字/狀態(tài)字寄存器。供CPU輸出控制命令，調(diào)回接口與設備的狀態(tài)信息；數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實現(xiàn)速度匹配；控制邏輯。如中斷控制邏輯、與設備特性相關的控制邏輯等。8、加快中央處理器與主存之間傳輸信息的措施有哪些？六、綜合題1、設X=26/32，Y=-15/32,采

12、用二進制變形補碼計算X+Y補=? 并討論計算結果。 解： 設X=26/32，Y=-15/32,采用二進制變形補碼計算X+Y補=? 并討論計算結果。解:X=0.11010 Y= - 0.01111 X+Y補=0. 無溢出 2、，求？ ？ 解: 3、設有一個具有12位地址和4位字長的存儲器，問：（1）該存儲器能存儲多少字節(jié)信息？（2）如果存儲器由1K×1位RAM芯片組成.需要多少片?（3）需要地址多少位作為芯片選擇? （4）試畫出該存儲器的結構圖。解：設有一個具有12位地址和4位字長的存儲器，（1）該存儲器能存儲2K字節(jié)信息。（2）如果存儲器由1K×1位RAM芯片組成.需要16

13、片。（3）需要地址2位作為芯片選擇。（4） （圖略）4. 某機字長16位，內(nèi)存總容量為256KW，其中ROM占地址范圍為00000HOFFFFH，其余地址空間為RAM。請用如下存貯芯片為該機設計一個存儲器：(1) ROM、RAM的容量各為多少？(2) 該主存的地址線、數(shù)據(jù)線各為多少根？(3) 用容量為32K*16的ROM芯片和64K*16的RAM芯片構成該存儲器，需要RAM和ROM芯片各幾片？(4) 畫出存儲器結構及其與CPU連接的邏輯框圖 解：(1) ROM 64K RAM 192K (2) 數(shù)據(jù)線有16根，地址線有18根。 (3) 需 ROM 2片 ，需RAM 3片。 (4) （圖略） 5

14、什么是CPU？CPU主要由哪些寄存器級的部件組成？CPU 是計算機中進行算術邏輯運算和指揮協(xié)調(diào)機器各大部件工作的部件。IR、PSW、GR、ALU、PC等。（圖略） 6 畫出單總線CPU內(nèi)部框圖（寄存器級），擬出加法指令ADD R1，（R2）的讀取與執(zhí)行流程。源尋址方式采用寄存器間址方式。解: 計算機組成原理試題（一）一、選擇題（共20分，每題1分）1零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自_。A立即數(shù)和棧頂；B暫存器；C棧頂和次棧頂；D累加器。2_可區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。A存儲器；B運算器；C控制器；D用戶。3所謂三總線結構的計算機是指_。A地址線、數(shù)據(jù)線和控制

15、線三組傳輸線。BI/O總線、主存總統(tǒng)和DMA總線三組傳輸線；CI/O總線、主存總線和系統(tǒng)總線三組傳輸線；D設備總線、主存總線和控制總線三組傳輸線。4某計算機字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍是_。A128K；B64K；C64KB；D128KB。5主機與設備傳送數(shù)據(jù)時，采用_，主機與設備是串行工作的。A程序查詢方式；B中斷方式；CDMA方式；D通道。6在整數(shù)定點機中，下述第_種說法是正確的。A原碼和反碼不能表示 -1，補碼可以表示 -1；B三種機器數(shù)均可表示 -1；C三種機器數(shù)均可表示 -1，且三種機器數(shù)的表示范圍相同；D三種機器數(shù)均不可表示 -1。7變址尋址方式中，

16、操作數(shù)的有效地址是_。A基址寄存器內(nèi)容加上形式地址（位移量）；B程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D以上都不對。8向量中斷是_。A外設提出中斷；B由硬件形成中斷服務程序入口地址；C由硬件形成向量地址，再由向量地址找到中斷服務程序入口地址D以上都不對。9一個節(jié)拍信號的寬度是指_。A指令周期；B機器周期；C時鐘周期；D存儲周期。10將微程序存儲在EPROM中的控制器是_控制器。A靜態(tài)微程序；B毫微程序；C動態(tài)微程序；D微程序。11隱指令是指_。A操作數(shù)隱含在操作碼中的指令；B在一個機器周期里完成全部操作的指令；C指令系統(tǒng)中已有的指令；D指令系統(tǒng)中沒有的指令。12當用一個16

17、位的二進制數(shù)表示浮點數(shù)時，下列方案中第_種最好。A階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；B階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1 位）；C階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）； D階碼取6位（含階符1位），尾數(shù)取12位（含數(shù)符1位）。13DMA方式_。A既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；B不能取代中斷方式；C也能向CPU請求中斷處理數(shù)據(jù)傳送；D內(nèi)無中斷機制。14在中斷周期中，由_將允許中斷觸發(fā)器置“0”。A關中斷指令；B機器指令；C開中斷指令；D中斷隱指令。15在單總線結構的CPU中，連接在總線上的多個部件_。A某一時刻只有一個可以向

18、總線發(fā)送數(shù)據(jù)，并且只有一個可以從總線接收數(shù)據(jù)；B某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，但可以有多個同時從總線接收數(shù)據(jù)；C可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)據(jù)；D可以有多個同時向總線發(fā)送數(shù)據(jù)，但可以有一個同時從總線接收數(shù)據(jù)。16三種集中式總線控制中，_方式對電路故障最敏感。A鏈式查詢；B計數(shù)器定時查詢；C獨立請求；D以上都不對。17一個16K×8位的存儲器，其地址線和數(shù)據(jù)線的總和是_。A48；B46；C17；D2218在間址周期中，_。A所有指令的間址操作都是相同的；B凡是存儲器間接尋址的指令，它們的操作都是相同的；C對于存儲器間接尋址或寄存器間接尋址的指令，它

19、們的操作是不同的；D以上都不對。19下述說法中_是正確的。AEPROM是可改寫的，因而也是隨機存儲器的一種；BEPROM是可改寫的，但它不能用作為隨機存儲器用；CEPROM只能改寫一次，故不能作為隨機存儲器用；DEPROM是可改寫的，但它能用作為隨機存儲器用。20打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為_。A并行式打印機和串行式打印機；B擊打式打印機和非擊打式打印機；C點陣式打印機和活字式打印機；D激光打印機和噴墨打印機。二、填空（共20分，每空1分）1設浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進制補碼浮點規(guī)格化數(shù)對應的十進制真值范圍是：最大正數(shù)為 ，

20、最小正數(shù)為 ，最大負數(shù)為 ，最小負數(shù)為 。2指令尋址的基本方式有兩種，一種是 尋址方式，其指令地址由 給出，另一種是 尋址方式，其指令地址由 給出。3在一個有四個過程段的浮點加法器流水線中，假設四個過程段的時間分別是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。則加法器流水線的時鐘周期至少為 。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為 。4一個浮點數(shù)，當其尾數(shù)右移時，欲使其值不變，階碼必須 。尾數(shù)右移1位，階碼 。5存儲器由m（m1，2，4，8）個模塊組成，每個模塊有自己的 和 寄存器，若存儲器采用 編址，存儲器帶寬可增加到原來的 _倍。6按

21、序?qū)懗龆嘀刂袛嗟闹袛喾粘绦虬?、 、 、 和中斷返回幾部分。三、名詞解釋(共10分，每題2分)1微操作命令和微操作 2快速緩沖存儲器 3基址尋址 4流水線中的多發(fā)技術 5指令字長 四、計算題（5分）設機器數(shù)字長為8位（含1位符號位），設A，B，計算AB補，并還原成真值。五、簡答題（共20分）1異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡。（4分）2為什么外圍設備要通過接口與CPU相連？接口有哪些功能？（6分）六、問答題（共15分）1設CPU中各部件及其相互連接關系如下圖所示。圖中W是寫控制標志，R是讀控制標志，R1和R2是暫存器。（8分）（1）假設要求在取指周期由ALU完成 (

22、PC) + 1PC的操作（即ALU可以對它的一個源操作數(shù)完成加1的運算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。（2）寫出指令ADD # （#為立即尋址特征，隱含的操作數(shù)在ACC中）在執(zhí)行階段所需的微操作命令及節(jié)拍安排。2DMA接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應完成哪些功能？畫出DMA工作過程的流程圖（不包括預處理和后處理）七、設計題（10分）設CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為

23、：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細畫出片選邏輯。（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯圖。計算機組成原理試題答案（一）一、選擇題（共20分，每題1分）1C 2C 3B 4B 5A 6B 7C8C9C10A11D12B13B14D15B16A17D18C19B20C二、填空（共20分，每空1分）1AA2127(1-223)B2129C2128(-21-223)

24、 D-21272A 順序 B程序計數(shù)器C跳躍 D 指令本身3A90nsB280ns4AA增加B加15A地址B數(shù)據(jù)C模mDm6A保護現(xiàn)場 B開中斷 C設備服務D恢復現(xiàn)場三、名詞解釋(共10分，每題2分)1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現(xiàn)的最基本操作。2快速緩沖存儲器答：快速緩沖存儲器是為了提高訪存速度，在CPU和主存之間增設的高速存儲器，它對用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達到訪問主存的目的，從而提高了訪存速度。3基址尋址答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。4流水線中

25、的多發(fā)技術答：為了提高流水線的性能，設法在一個時鐘周期（機器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結果，這就是流水線中的多發(fā)技術。5指令字長答：指令字長是指機器指令中二進制代碼的總位數(shù)。四、（共5分）計算題 答：A+B補1.，A+B （-17/64）A-B補1.，A-B （35/64）五、簡答題（共20分）1（4分）答：同步通信和異步通信的主要區(qū)別是前者有公共時鐘，總線上的所有設備按統(tǒng)一的時序，統(tǒng)一的傳輸周期進行信息傳輸，通信雙方按約定好的時序聯(lián)絡。后者沒有公共時鐘，沒有固定的傳輸周期，采用應答方式通信，具體的聯(lián)絡方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關系；半互鎖方式通信雙方

26、有簡單的制約關系；全互鎖方式通信雙方有完全的制約關系。其中全互鎖通信可靠性最高。2（6分，每寫出一種給1分，最多6分）答：外圍設備要通過接口與CPU相連的原因主要有： （1）一臺機器通常配有多臺外設，它們各自有其設備號（地址），通過接口可實現(xiàn)對設備的選擇。 （2）I/O設備種類繁多，速度不一，與 CPU速度相差可能很大，通過接口可實現(xiàn)數(shù)據(jù)緩沖，達到速度匹配。 （3）I/O設備可能串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過接口可實現(xiàn)數(shù)據(jù)串并格式轉換。 （4）I/O設備的入/出電平可能與CPU的入/出電平不同，通過接口可實現(xiàn)電平轉換。 （5）CPU啟動I/O設備工作，要向外設發(fā)各種控制信號，通過接口

27、可傳送控制命令。 （6）I/O設備需將其工作狀況（“忙”、“就緒”、“錯誤”、“中斷請求”等）及時報告CPU，通過接口可監(jiān)視設備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。 可見歸納起來，接口應具有選址的功能、傳送命令的功能、反映設備狀態(tài)的功能以及傳送數(shù)據(jù)的功能（包括緩沖、數(shù)據(jù)格式及電平的轉換）。4（5分）答：（1） 根據(jù)IR和MDR均為16位，且采用單字長指令，得出指令字長16位。根據(jù)105種操作，取操作碼7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器，因此取2位尋址特征，能反映四種尋址方式。最后得指令格式為：727OPMAD其中 OP 操作碼，可完成105種操作；M 尋址特征，可

28、反映四種尋址方式；AD形式地址。這種格式指令可直接尋址27 = 128，一次間址的尋址范圍是216 = 65536。（2） 雙字長指令格式如下：727OPMAD1AD2其中 OP、M的含義同上；AD1AD2為23位形式地址。這種格式指令可直接尋址的范圍為223 = 8M。（3） 容量為8MB的存儲器，MDR為16位，即對應4M×16位的存儲器?？刹捎秒p字長指令，直接訪問4M存儲空間，此時MAR取22位；也可采用單字長指令，但RX和RB取22位，用變址或基址尋址訪問4M存儲空間。六、 （共15分）問答題1（8分）答：（1）由于 (PC) + 1PC需由ALU完成，因此PC的值可作為AL

29、U的一個源操作數(shù)，靠控制ALU做1運算得到 (PC) + 1，結果送至與ALU輸出端相連的R2，然后再送至PC。此題的關鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：T0 Ad(IR)R1 ；立即數(shù)R1T1 (R1) + (ACC)R2 ；ACC通過總線送ALUT2 R2ACC ；結果ACC2（7分）答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計數(shù)器、字計數(shù)器、設備地址寄存器、中斷機構和D

30、MA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有：（1）向CPU提出總線請求信號；（2）當CPU發(fā)出總線響應信號后，接管對總線的控制；（3）向存儲器發(fā)地址信號（并能自動修改地址指針）；（4）向存儲器發(fā)讀/寫等控制信號，進行數(shù)據(jù)傳送；（5）修改字計數(shù)器，并根據(jù)傳送字數(shù)，判斷DMA傳送是否結束；（6）發(fā)DMA結束信號，向CPU申請程序中斷，報告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖所示。 七、設計題（共10分） 答： （1）主存地址空間分配。（2分） A15 A11 A7 A0最大4K 2K×8位ROM 2片相鄰4K 4K×4位RAM 2片最小16K 8K×

31、8位RAM 2片（2）根據(jù)主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2K×8位ROM芯片；（1分）相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K×4位RAM芯片；（1分）最小16K地址空間為用戶程序區(qū)，選用2片8K×8位RAM芯片。（1分）（3）存儲芯片的片選邏輯圖（5分）計算機組成原理試題（二） 一、選擇題    （共 20題，每題1分， 共 20 分） 1. 在下列機器數(shù)_B_中，零的表示形式是唯一的。 A原碼 

32、60;      B補碼        C反碼        D原碼和反碼 2. CRT的分辨率為1024×1024，顏色深度為8位，則刷新存儲器的存儲容量是_B_。 A2MB         B1MB    

33、   C8MB        D1024B  3. 在定點二進制運算器中，減法運算一般通過_D_來實現(xiàn)。 A原碼運算的二進制減法器         B補碼運算的二進制減法器 C補碼運算的十進制加法器         D補碼運算的二進制加法器 4.&#

34、160;在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_B_。 A. 隱含尋址   B. 立即尋址     C. 寄存器尋址     D. 直接尋址 5. 信息只用一條傳輸線 ，且采用脈沖傳輸?shù)姆绞椒Q為_A_。 A.串行傳輸    B.并行傳輸    C.并串行傳輸  &

35、#160; D.分時傳輸 6. 和外存儲器相比，內(nèi)存儲器的特點是_C_。 A容量大、速度快、成本低         B容量大、速度慢、成本高 C容量小、速度快、成本高         D容量小、速度快、成本低 7. CPU響應中斷的時間是_C_。 A中斷源提出請求    B取指周期結束 &

36、#160;   C執(zhí)行周期結束。  8. EPROM是指_C_。 A. 讀寫存儲器                       B. 只讀存儲器      C. 可編程的只讀存儲器  

37、60;            D. 光擦除可編程的只讀存儲器 9. 下列數(shù)中最小的數(shù)是_B_。 A（）2     B（52）8      C（133）8     D（30）16 10. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是_D_。

38、 A      B     C      D 11. 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用_C_。 A. 堆棧尋址方式   B. 立即尋址方式   C.隱含尋址方式   D. 間接尋址方式 12. 用于對

39、某個寄存器中操作數(shù)的尋址方式稱為_C_尋址。 A. 直接        B. 間接       C. 寄存器直接       D. 寄存器間接 13. 中央處理器（CPU）包含_C_。 A運算器         

40、;            B控制器    C運算器、控制器和cache     D運算器、控制器和主存儲器 14. 在CPU中跟蹤指令后繼地址的寄存器是_B_。A主存地址寄存器    B程序計數(shù)器   C指令寄存器  D狀態(tài)條件寄存器 15. 在集中式總線仲裁

41、中，_C_方式響應時間最快。 A鏈式查詢      B.計數(shù)器定時查詢     C.獨立請求     D.以上三種相同 16. PCI總線的基本傳輸機制是_D_。 A串行傳輸      B并行傳輸     CDMA式傳輸     D猝發(fā)式傳

42、輸 17. 中斷向量地址是_B_。 A子程序入口地址             B中斷服務子程序入口地址 C中斷服務子程序出口地址     D中斷返回地址 18. CD-ROM是_C_型光盤。 A一次          B重寫  &

43、#160;      C只讀         19. 某計算機字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是_A_。 A512K      B1M      C512KB  20一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是_B_。 A48 

44、;      B46      C36     D.40  二、填空題（共 7 題，每空1分， 共20分） 1. 計算機系統(tǒng)是由_和軟件兩大部分組成，軟件又分為_和_。 2. 系統(tǒng)總線按傳輸信息的不同分為地址總線、_、_三大類。 3. 四位二進制補碼所能表示的十進制整數(shù)范圍是_至_。 4. 半導體S

45、RAM靠_存儲信息，半導體DRAM靠_存儲信息。 5. 動態(tài)RAM的刷新方式通常有_、_、_三種。 6. 完整的指令周期包括取指、_、_、_四個子周期，影響指令流水線性能的三種相關分別是_相關、_相關和控制相關。 7. Cache和主存地址的映射方式有_、_、_ 三種。   三、簡答題（共 2題，每題5分， 共10分） 1什么叫指令？什么叫指令系統(tǒng)？      2. 一次程序中斷大致可分為哪幾個階段？

46、60;       四、應用題（共 5 題，每題10 分， 共 50 分） 1. 設某機主頻為8MHz，每個機器周期平均含2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS？由此可得出什么結論？        &#

47、160;2設某機有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A,B,C,D，現(xiàn)要求將中斷處理次序改為D,A,C,B。（1）寫出每個中斷源對應的屏蔽字。 （2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設每個中斷源的中斷服務程序時間均為20s。           3.設機器數(shù)字長為8位（含一位符號位），若A = +15，B = +24，求A+B補和A-B補并還原成真值。   &#

48、160;     4. 某機字長16位，存儲字長等于指令字長，若存儲器直接尋址空間為128字，變址時的位移量為-64+63,16個通用寄存器可作為變址寄存器。設計一套指令格式，滿足下列尋址類型的要求。 （1）直接尋址的二地址指令3條； （2）變址尋址的一地址指令6條； （3）寄存器尋址的二地址指令9條； （4）直接尋址的一地址指令13條。       5設CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控

49、制信號，R/-W作讀寫命令信號（高電平為讀，低電評為寫）。現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試回答： （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； （2）寫出每片RAM的地址范圍； （3）根據(jù)圖（1），若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上,將出現(xiàn)什么后果？      計算機組成原理試題（二）答案 一、選擇題 1.  B   2. B   3. D 

50、;  4. B  5. A    6. C  7. C  8. C   9. B  10. D   11. C   12. C  13. C  14. B 15. C  16.&#

51、160;D  17. B 18. C 19. A  20. B 二、填空題 1.硬件 系統(tǒng)軟件   應用軟件2數(shù)據(jù) 地址控制 3  +15 -16   4.觸發(fā)器  電容 5集中 分散 異步  6間址 執(zhí)行 中斷  結構 數(shù)據(jù) 控

52、制 7直接映射 全相連 組相連   三、簡答題 1指令是計算機執(zhí)行某種操作的命令，也就是常說的機器指令。一臺機器中所有機器指令的集合，稱這臺計算機的指令系統(tǒng)。 2答：一次程序中斷大致可分為五個階段。中斷請求（1分）中斷判優(yōu)（1分）中斷響應（1分）中斷服務（1分）中斷返回（1分） 四、應用題 1解：先通過主頻求出時鐘周期，再求出機器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計算如下： 時鐘周期=1/8MHz=0.125×10-6 =125ns

53、 機器周期=125ns×2=250ns 平均指令周期=250ns×2.5=625ns 平均指令執(zhí)行速度=1/625ns=1.6MIPS          當參數(shù)改變后：機器周期= 125ns×4=500ns=0.5µs  平均指令周期=0.5µs×5=2.5µs  平均指令執(zhí)行速度=1/2.5µs=0.4MIPS  結

54、論：兩個主頻相同的機器，執(zhí)行速度不一定一樣。 2 （1）在中斷處理次序改為D > A > C > B后，每個中斷源新的屏蔽字如表所示。（5分） （2）根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示（5分）          3解： A = +15 = +，B = +24 = +  

55、                  A補 = 0,，B補 = 0,，-B補 = 1,  則A-B補 = A補 + -B補 = 0,            

56、60;        +1,                       1,                 

57、0;    A-B補 = 1,                                      故  A-B =

58、0;- = -9                                4   1)地址指令格式為（2分）  2)（2分）  2) 08191  819216383  1638424575&#

59、160; 2457632767  3276840959  4096049151 4915257343  5734465535  3）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠訪問不到。若對A13=0的地址空間進行訪問，只能錯誤地訪問到A13=1的對應空間中去。 計算機組成原理試題（三）一 選擇題（每題1分，共20分）1. 我國在_ 年研制成功了第一臺電子數(shù)字計算機，第一臺晶體管數(shù)字計算機于_ 年完成。 A1946 1958 B1950 1968

60、C1958 1961 D1959 19652. Pentium微型計算機中乘除法部件位于_ 中。 ACPU B接口 C控制器 D專用芯片3. 沒有外存儲器的計算機初始引導程序可以放在_ 。 ARAM BROM CRAM和ROM DCPU4. 下列數(shù)中最小的數(shù)是_ 。 A（）2 B（52）8 C（2B）16 D（44）105. 在機器數(shù)_ 中，零的表示形式是唯一的。 A原碼 B補碼 C移碼 D反碼6. 在定點二進制運算器中，減法運算一般通過_ 來實現(xiàn)。A原碼運算的二進制減法器 B補碼運算的二進制減法器C補碼運算的十進制加法器 D補碼運算的二進制加法器7. 下列有關運算器的描述中_ 是正確的。 A

61、只作算術運算，不作邏輯運算 B只作加法C能暫時存放運算結果 D以上答案都不對8. 某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_ 。 A8，512 B512，8 C18，8 D。19，89. 相聯(lián)存儲器是按_ 進行尋址的存儲器。 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D。地址指定與堆棧存取方式結合10. 指令系統(tǒng)中采用不同尋址方式的目的主要是_ 。 A實現(xiàn)存儲程序和程序控制 B縮短指令長度，擴大尋址空間，提高編程靈活性C可以直接訪問外存 D提供擴展操作碼的可能并降低指令譯碼難度11. 堆棧尋址方式中，設A為累加寄存器，SP為堆棧指示器，Msp為S

62、P指示器的棧頂單元，如果操作的動作是：（A）Msp，（SP）1SP，那么出棧操作的動作為：A（Msp）A，（SP）+1SP B.（SP）+1SP，（Msp）AC（SP）1SP，（Msp）A D.（Msp）A，（SP）1SP12. 在CPU中跟蹤指令后繼地址的寄存器是_ 。 A主存地址寄存器 B程序計數(shù)器 C指令寄存器 D狀態(tài)條件寄存器13. 描述多媒體CPU基本概念中正確表述的句子是_ 。A. 多媒體CPU是帶有MMX技術的處理器 B多媒體CPU是非流水線結構CMMX指令集是一種單指令流單數(shù)據(jù)流的串行處理指令D多媒體CPU一定是 CISC機器14. 描述Futurebus+總線中基本概念正確的表述是_ 。A. Futurebus+總線是一個高性能的同步總線標準B. 基本上是一個同步數(shù)據(jù)定時協(xié)議C. 它是一個與結構、處理器技術有關的開發(fā)標準D. 數(shù)據(jù)線的規(guī)模不能動態(tài)可變15. 在_ 的微型計算機系統(tǒng)中，外設可以和主存儲器單元統(tǒng)一編址，因此可以不用I/O指令。 A單總線 B雙總線 C三總線 D多總線16. 用于筆記本電腦的大容量存儲器是_ 。 A軟磁盤 B硬磁盤 C固態(tài)盤 D磁帶17. 具有自同步能力的記錄方式_ 。 ANRZ0 BNRZ1 CPM DMFM18. _不是發(fā)生中斷請求的條件。 A一條指令執(zhí)行結束 B一次I/O操作結束C機器內(nèi)部發(fā)生故障 D一次DMA操作結束19.