第四章 主存儲器

1、4.1 主存儲器處于全機(jī)中心地位主存儲器處于全機(jī)中心地位現(xiàn)代計(jì)算機(jī)主存儲器處于全機(jī)中心地位，原因是：現(xiàn)代計(jì)算機(jī)主存儲器處于全機(jī)中心地位，原因是：(1) 當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)(除了暫存于除了暫存于CPU寄存器以外的所有原始數(shù)據(jù)、中間結(jié)果和最后寄存器以外的所有原始數(shù)據(jù)、中間結(jié)果和最后結(jié)果結(jié)果)均存放在存儲器中。均存放在存儲器中。CPU直接從存儲器取指直接從存儲器取指令或存取數(shù)據(jù)。令或存取數(shù)據(jù)。(2) 計(jì)算機(jī)系統(tǒng)中計(jì)算機(jī)系統(tǒng)中I/O設(shè)備增多，數(shù)據(jù)傳送速度加快，設(shè)備增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲器存取因此采用了直接存儲器存取(DMA)技術(shù)和技術(shù)和I/

2、O通道通道技術(shù)，在存儲器與技術(shù)，在存儲器與I/O系統(tǒng)之間直接傳送數(shù)據(jù)。系統(tǒng)之間直接傳送數(shù)據(jù)。(3) 共享存儲器的多處理機(jī)的出現(xiàn)，利用存儲器存放共享存儲器的多處理機(jī)的出現(xiàn)，利用存儲器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲器作為全機(jī)中心的作用。儲器作為全機(jī)中心的作用。 現(xiàn)在計(jì)算機(jī)中還設(shè)有輔存或外存，用來存放主存的現(xiàn)在計(jì)算機(jī)中還設(shè)有輔存或外存，用來存放主存的副本和當(dāng)前不在運(yùn)行的程序和數(shù)據(jù)。在程序執(zhí)行過副本和當(dāng)前不在運(yùn)行的程序和數(shù)據(jù)。在程序執(zhí)行過程中，每條指令所需的數(shù)據(jù)及取下一條指令的操作程中，每條指令所需的數(shù)據(jù)及取下一條指令的操作都不能直接訪問

3、輔助存儲器。都不能直接訪問輔助存儲器。 由于中央處理器是高速器件，而主存的讀寫速度則由于中央處理器是高速器件，而主存的讀寫速度則慢得多，不少指令的執(zhí)行速度與主存儲器技術(shù)的發(fā)慢得多，不少指令的執(zhí)行速度與主存儲器技術(shù)的發(fā)展密切相關(guān)。展密切相關(guān)。 4.2 主存儲器分類主存儲器分類 能用來作為存儲器的器件和介質(zhì)，除了其基本存儲能用來作為存儲器的器件和介質(zhì)，除了其基本存儲單元有兩個穩(wěn)定的物理狀態(tài)來存儲二進(jìn)制信息以外，單元有兩個穩(wěn)定的物理狀態(tài)來存儲二進(jìn)制信息以外，還必須滿足一些技術(shù)上的要求。價格也是一個很重還必須滿足一些技術(shù)上的要求。價格也是一個很重要的因素。要的因素。主存儲器的類型：主存儲器的類型：(1

4、) 隨機(jī)存儲器隨機(jī)存儲器(random access memory，簡稱，簡稱RAM) 又稱讀寫存儲器又稱讀寫存儲器,指通過指令可以隨機(jī)地、個別地指通過指令可以隨機(jī)地、個別地對存儲單元進(jìn)行訪問，一般訪問所需時間基本固定，對存儲單元進(jìn)行訪問，一般訪問所需時間基本固定，而與存儲單元地址無關(guān)而與存儲單元地址無關(guān)。(2) 只讀存儲器只讀存儲器(read|only memory,簡稱簡稱ROM) 是一種對其內(nèi)容只能讀不能寫入的存儲器，在制造是一種對其內(nèi)容只能讀不能寫入的存儲器，在制造芯片時預(yù)先寫入內(nèi)容。它通常用來存放固定不變的芯片時預(yù)先寫入內(nèi)容。它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等

5、。由于它和程序、漢字字型庫、字符及圖形符號等。由于它和讀寫存儲器分享主存儲器的同一個地址空間，故仍讀寫存儲器分享主存儲器的同一個地址空間，故仍屬于主存儲器的一部分。屬于主存儲器的一部分。(3) 可編程序的只讀存儲器可編程序的只讀存儲器(programmable ROM,簡簡稱稱PROM)一次性寫入的存儲器，寫入后，只能讀出其內(nèi)容，一次性寫入的存儲器，寫入后，只能讀出其內(nèi)容，而不能再進(jìn)行修改。而不能再進(jìn)行修改。(4) 可擦除可編程序只讀存儲器可擦除可編程序只讀存儲器(erasable PROM,簡稱簡稱EPROM)可用紫外線擦除其內(nèi)容的可用紫外線擦除其內(nèi)容的PROM，擦除后可再次寫入。，擦除后可

6、再次寫入。(5) 可用電擦除的可編程只讀存儲器可用電擦除的可編程只讀存儲器(electrically EPROM,簡稱簡稱E2PROM)可用電改寫其內(nèi)容的存儲器，近年來發(fā)展起來的快擦型可用電改寫其內(nèi)容的存儲器，近年來發(fā)展起來的快擦型存儲器存儲器(flash memory)具有具有E2PROM的特點(diǎn)。的特點(diǎn)。上述各種存儲器，除了上述各種存儲器，除了RAM以外，即使停電，仍能保以外，即使停電，仍能保持其內(nèi)容，稱之為持其內(nèi)容，稱之為“非易失性存儲器非易失性存儲器”，而，而RAM為為“易失性存儲器易失性存儲器”。 4.3 主存儲器的主要技術(shù)指標(biāo)主存儲器的主要技術(shù)指標(biāo)主存儲器的主要性能指標(biāo)為主存儲器的主

7、要性能指標(biāo)為主存容量、存儲器存取主存容量、存儲器存取時間和存儲周期時間時間和存儲周期時間。 計(jì)算機(jī)可尋址的最小信息單位是一個存儲字。計(jì)算機(jī)可尋址的最小信息單位是一個存儲字。 一個存儲字所包括的二進(jìn)制位數(shù)稱為字長。一個存儲字所包括的二進(jìn)制位數(shù)稱為字長。指令中地址碼的位數(shù)決定了主存儲器的可直接尋址指令中地址碼的位數(shù)決定了主存儲器的可直接尋址的最大空間。例如，的最大空間。例如，32位超級微型機(jī)提供位超級微型機(jī)提供32位物理位物理地址，支持對地址，支持對4G字節(jié)的物理主存空間的訪問。字節(jié)的物理主存空間的訪問。 存儲器的速度存儲器的速度 存儲器存取時間存儲器存取時間(memory access time

8、)又稱存儲器又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操訪問時間，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。作所經(jīng)歷的時間。 存儲周期存儲周期(memory cycle time)指連續(xù)啟動兩次獨(dú)立指連續(xù)啟動兩次獨(dú)立的存儲器操作的存儲器操作(例如連續(xù)兩次讀操作例如連續(xù)兩次讀操作)所需間隔的最所需間隔的最小時間。小時間。(存儲周期略大于存取時間存儲周期略大于存取時間)4.4 主存儲器的基本操作主存儲器的基本操作 主存儲器用來暫時存儲主存儲器用來暫時存儲CPU正在使用的指令和數(shù)據(jù)，正在使用的指令和數(shù)據(jù)，它和它和CPU的關(guān)系最為密切。的關(guān)系最為密切。 主存儲器和主存儲器和CPU的連

9、接是由總線支持的?？偩€包括的連接是由總線支持的?？偩€包括數(shù)據(jù)總線、地址總線和控制總線。數(shù)據(jù)總線、地址總線和控制總線。 CPU通過使用通過使用AR(地址寄存器地址寄存器)和和DR(數(shù)碼寄存器數(shù)碼寄存器)和主存進(jìn)行數(shù)據(jù)傳送?？刂瓶偩€包括控制數(shù)據(jù)傳送和主存進(jìn)行數(shù)據(jù)傳送?？刂瓶偩€包括控制數(shù)據(jù)傳送的讀的讀(read)、寫、寫(write)和表示存儲器功能完成的和表示存儲器功能完成的(ready)控制線?？刂凭€。 圖圖4.1 主存儲器與主存儲器與CPU的聯(lián)系的聯(lián)系 “讀讀”操作操作CPU需要把信息字的地址送到需要把信息字的地址送到AR，經(jīng)地址總線，經(jīng)地址總線送往主存儲器。同時，送往主存儲器。同時，CPU應(yīng)

10、用控制線應(yīng)用控制線(read)發(fā)發(fā)一個一個“讀讀”請求。請求。此后，此后，CPU等待從主存儲器發(fā)來的回答信號，通等待從主存儲器發(fā)來的回答信號，通知知CPU“讀讀”操作完成。主存儲器通過操作完成。主存儲器通過ready線做線做出回答，若出回答，若ready信號為信號為“1”，說明存儲字的內(nèi)容，說明存儲字的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送入已經(jīng)讀出，并放在數(shù)據(jù)總線上，送入DR。這時，。這時，“取取”數(shù)操作完成。數(shù)操作完成?！皩憣憽辈僮鞑僮?CPU先將信息字在主存中的地址經(jīng)先將信息字在主存中的地址經(jīng)AR送地址總線，送地址總線，并將信息字送并將信息字送DR。同時，發(fā)出。同時，發(fā)出“寫寫”命令。命令。

11、 此后，此后，CPU等待寫操作完成信號。主存儲器從數(shù)據(jù)等待寫操作完成信號。主存儲器從數(shù)據(jù)總線接收到信息字并按地址總線指定的地址存儲，總線接收到信息字并按地址總線指定的地址存儲，然后經(jīng)然后經(jīng)ready控制線發(fā)回存儲器操作完成信號。這控制線發(fā)回存儲器操作完成信號。這時，時，“存存”數(shù)操作完成。數(shù)操作完成。從以上討論可見，從以上討論可見，CPU與主存之間采取異步工作方與主存之間采取異步工作方式，以式，以ready信號表示一次訪存操作的結(jié)束。信號表示一次訪存操作的結(jié)束。 4.5 讀讀/寫存儲器寫存儲器(即隨機(jī)存儲器即隨機(jī)存儲器(RAM) 半導(dǎo)體讀半導(dǎo)體讀/寫存儲器按存儲元件在運(yùn)行中寫存儲器按存儲元件在

12、運(yùn)行中能否長時能否長時間保存信息間保存信息來分，有靜態(tài)存儲器和動態(tài)存儲器兩種。來分，有靜態(tài)存儲器和動態(tài)存儲器兩種。 前者利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，前者利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會丟失的；動態(tài)存儲器利用信息是不會丟失的；動態(tài)存儲器利用MOS電容存電容存儲電荷來保存信息，使用時需不斷給電容充電才能儲電荷來保存信息，使用時需不斷給電容充電才能使信息保持。使信息保持。 靜態(tài)存儲器的集成度低，但功耗較大靜態(tài)存儲器的集成度低，但功耗較大(cache)；動態(tài)；動態(tài)存儲器的集成度高，功耗小，它主要用于大容量存存儲器的集成度高，功耗小，它主要用于大容量存儲器儲器(主存主存)。

13、1. 靜態(tài)存儲器靜態(tài)存儲器(SRAM)(1) 存儲單元和存儲器存儲單元和存儲器圖圖4.2是是MOS靜態(tài)存儲器的存儲單元的線路。靜態(tài)存儲器的存儲單元的線路。圖圖4.3是用圖是用圖4.2所示單元組成的所示單元組成的161位靜態(tài)存儲器位靜態(tài)存儲器的結(jié)構(gòu)圖。的結(jié)構(gòu)圖。 圖圖4.4所示是所示是1K1位靜態(tài)存儲器的框圖。位靜態(tài)存儲器的框圖。 圖圖4.2 MOS靜態(tài)存儲器的存儲單元靜態(tài)存儲器的存儲單元 T1，T2 工作管工作管T3，T4 負(fù)載管負(fù)載管T5，T6 門控管門控管圖圖4.3 MOS靜態(tài)存儲器結(jié)構(gòu)圖靜態(tài)存儲器結(jié)構(gòu)圖圖圖4.4 1K靜態(tài)存儲器框圖靜態(tài)存儲器框圖(2) 開關(guān)特性開關(guān)特性 靜態(tài)存儲器的片選

14、、寫允許、地址和寫入數(shù)據(jù)在時間靜態(tài)存儲器的片選、寫允許、地址和寫入數(shù)據(jù)在時間配合上有一定要求。配合上有一定要求。圖圖4.5 存儲器芯片讀數(shù)時間存儲器芯片讀數(shù)時間圖圖4.6 描述寫周期的開關(guān)參數(shù)描述寫周期的開關(guān)參數(shù)2. 動態(tài)存儲器動態(tài)存儲器(DRAM)(1) 存儲單元和存儲器原理存儲單元和存儲器原理圖圖4.7 三管存儲單元電路圖三管存儲單元電路圖圖圖4.8 單管存儲單元線路圖單管存儲單元線路圖 再生再生(刷新刷新) DRAM是通過把電荷充積到是通過把電荷充積到MOS管的柵極電容或管的柵極電容或?qū)ｉT的專門的MOS電容中來實(shí)現(xiàn)信息存儲。但是由于電電容中來實(shí)現(xiàn)信息存儲。但是由于電容漏電阻的存在，隨著時

15、間的增加，其電荷會逐漸容漏電阻的存在，隨著時間的增加，其電荷會逐漸漏掉，從而使存儲的信息丟失。漏掉，從而使存儲的信息丟失。 為了保證存儲信息不遭破壞，必須在電荷漏掉以前為了保證存儲信息不遭破壞，必須在電荷漏掉以前就進(jìn)行充電，以恢復(fù)原來的電荷。就進(jìn)行充電，以恢復(fù)原來的電荷。 對于對于DRAM，再生一般應(yīng)在小于或等于，再生一般應(yīng)在小于或等于2ms的時間的時間內(nèi)進(jìn)行一次。內(nèi)進(jìn)行一次。SRAM則不同，由于則不同，由于SRAM是以雙穩(wěn)是以雙穩(wěn)態(tài)電路為存儲單元的，因此它不需要再生。態(tài)電路為存儲單元的，因此它不需要再生。 4.6 非易失性半導(dǎo)體存儲器非易失性半導(dǎo)體存儲器 DRAM和和SRAM均為可任意讀均為

16、可任意讀/寫的隨機(jī)存儲器，寫的隨機(jī)存儲器，當(dāng)?shù)綦姇r，所存儲的內(nèi)容立即消失，所以是易失性當(dāng)?shù)綦姇r，所存儲的內(nèi)容立即消失，所以是易失性存儲器。下面介紹的半導(dǎo)體存儲器，即使停電，所存儲器。下面介紹的半導(dǎo)體存儲器，即使停電，所存儲的內(nèi)容也不會丟失。存儲的內(nèi)容也不會丟失。1. 只讀存儲器只讀存儲器(ROM) 掩模式掩模式ROM由芯片制造商在制造時寫入內(nèi)容，以由芯片制造商在制造時寫入內(nèi)容，以后只能讀而不能再寫入。其基本存儲原理是以元件后只能讀而不能再寫入。其基本存儲原理是以元件的的“有有/無無”來表示該存儲單元的信息來表示該存儲單元的信息(“1”或或“0”)，可以用二極管或晶體管作為元件，其存儲內(nèi)容是不可

17、以用二極管或晶體管作為元件，其存儲內(nèi)容是不會改變的。會改變的。2.可編程序的只讀存儲器可編程序的只讀存儲器(PROM) 常見的熔絲式常見的熔絲式PROM是以熔絲是以熔絲的接通和斷開來表示所存的信息的接通和斷開來表示所存的信息為為“1”或或“0”。剛出廠的產(chǎn)品，。剛出廠的產(chǎn)品，其熔絲是全部接通的，使用前，其熔絲是全部接通的，使用前，用戶根據(jù)需要斷開某些單元的熔用戶根據(jù)需要斷開某些單元的熔絲絲(寫入寫入)。 斷開后的熔絲是不能再接通了，斷開后的熔絲是不能再接通了，因此，它是一次性寫入的存儲器。因此，它是一次性寫入的存儲器。掉電后不會影響其所存儲的內(nèi)容。掉電后不會影響其所存儲的內(nèi)容。3. 可擦可編程

18、序的只讀存儲器可擦可編程序的只讀存儲器(EPROM) EPROMEPROM是一種可用紫外線擦除是一種可用紫外線擦除, , 允許用戶多次寫允許用戶多次寫入信息的只讀存儲器入信息的只讀存儲器, , 目前廣泛使用的目前廣泛使用的EPROMEPROM是是用浮動?xùn)叛┍雷⑷胄陀酶訓(xùn)叛┍雷⑷胄蚆OSMOS管構(gòu)成管構(gòu)成, , 叫叫FAMOSFAMOS型型EPROMEPROM。平時平時, ,浮動?xùn)挪粠щ姾筛訓(xùn)挪粠щ姾? , 源極與漏極間沒有導(dǎo)電溝道源極與漏極間沒有導(dǎo)電溝道, , 處關(guān)閉狀態(tài)處關(guān)閉狀態(tài), , 表表“1”; “1”; 需寫需寫“0”“0”時，需在源、漏極間加高電壓（時，需在源、漏極間加高電壓（+

19、12+12V V）和編程脈和編程脈沖沖, , 源、漏極間被瞬間擊穿，在源、漏極間被瞬間擊穿，在PNPN結(jié)處集聚大量電子，電子通過絕結(jié)處集聚大量電子，電子通過絕緣層注入到浮動?xùn)派?，使浮動?xùn)艓ж?fù)電，浮動?xùn)派系呢?fù)電荷在氧化緣層注入到浮動?xùn)派?，使浮動?xùn)艓ж?fù)電，浮動?xùn)派系呢?fù)電荷在氧化層下面感應(yīng)出正電荷迫使管子導(dǎo)通，表示層下面感應(yīng)出正電荷迫使管子導(dǎo)通，表示“0”“0”信息。高壓撤除后，信息。高壓撤除后，因浮動?xùn)疟欢趸杞^緣層包圍，浮動?xùn)派系碾娮訜o處泄漏因浮動?xùn)疟欢趸杞^緣層包圍，浮動?xùn)派系碾娮訜o處泄漏 P+ N基片 P+S 浮空多晶硅柵 DEDT3T2EPROM位線字線(b)(a)圖4-20 EPRO

20、M結(jié)構(gòu)示意圖4. 可電擦可編程序只讀存儲器可電擦可編程序只讀存儲器(E2PROM) E2PROM的編程序原理與的編程序原理與EPROM相同，但擦除原相同，但擦除原理完全不同，重復(fù)改寫的次數(shù)有限制理完全不同，重復(fù)改寫的次數(shù)有限制(因氧化層被因氧化層被磨損磨損) ，一般為，一般為10萬次。萬次。 其讀寫操作可按每個位或每個字節(jié)進(jìn)行，類似于其讀寫操作可按每個位或每個字節(jié)進(jìn)行，類似于SRAM，但每字節(jié)的寫入周期要幾毫秒，比，但每字節(jié)的寫入周期要幾毫秒，比SRAM長得多。長得多。E2PROM每個存儲單元采用兩個晶體管。每個存儲單元采用兩個晶體管。其柵極氧化層比其柵極氧化層比EPROM薄，因此具有電擦除功

21、能。薄，因此具有電擦除功能。5. 快擦除讀寫存儲器快擦除讀寫存儲器(Flash Memory) Flash Memory是在是在EPROM與與E2PROM基礎(chǔ)上發(fā)展基礎(chǔ)上發(fā)展起來的，它與起來的，它與EPROM一樣，用單管來存儲一位信一樣，用單管來存儲一位信息，它與息，它與E2PROM相同之處是用電來擦除。但是它相同之處是用電來擦除。但是它只能擦除整個區(qū)或整個器件。只能擦除整個區(qū)或整個器件。 快擦除讀寫存儲器兼有快擦除讀寫存儲器兼有ROM和和RAM兩者的性能，兩者的性能，又有又有ROM，DRAM一樣的高密度。目前價格已略一樣的高密度。目前價格已略低于低于DRAM，芯片容量已接近于，芯片容量已接近

22、于DRAM，是唯一，是唯一具有大存儲量、非易失性、低價格、可在線改寫和具有大存儲量、非易失性、低價格、可在線改寫和高速度高速度(讀讀)等特性的存儲器。它是近年來發(fā)展很快等特性的存儲器。它是近年來發(fā)展很快很有前途的存儲器。很有前途的存儲器。 表表4.1 列出幾種存儲器的主要應(yīng)用列出幾種存儲器的主要應(yīng)用 存儲器存儲器應(yīng)應(yīng) 用用SRAMcacheDRAM計(jì)算機(jī)主存儲器計(jì)算機(jī)主存儲器ROM固定程序，微程序控制存儲器固定程序，微程序控制存儲器PROM用戶自編程序。用于工業(yè)控制機(jī)或電器中用戶自編程序。用于工業(yè)控制機(jī)或電器中EPROM用戶編寫并可修改程序或產(chǎn)品試制階段試編程序用戶編寫并可修改程序或產(chǎn)品試制階

23、段試編程序E2PROMIC卡上存儲信息卡上存儲信息Flash Memory 固態(tài)盤，固態(tài)盤，IC卡卡4.7 DRAM的研制與發(fā)展的研制與發(fā)展近年來，開展了基于近年來，開展了基于DRAM結(jié)構(gòu)的研究與發(fā)展工作：結(jié)構(gòu)的研究與發(fā)展工作：(1)(1)同步同步RAMRAM（Synchronous DRAMSynchronous DRAM，SDRAMSDRAM） SDRAMSDRAM是一種與主存總線同步運(yùn)行的是一種與主存總線同步運(yùn)行的DRAMDRAM。SDRAMSDRAM在同步脈沖的控制下工作在同步脈沖的控制下工作, , 取消了主存等待時取消了主存等待時間間, , 加快了系統(tǒng)速度。加快了系統(tǒng)速度。(2)(2

24、)雙倍數(shù)據(jù)傳輸率的同步雙倍數(shù)據(jù)傳輸率的同步RAM(Double Data Rate DRAM, RAM(Double Data Rate DRAM, DDR RAMDDR RAM） DDRDDR是是SDRAMSDRAM的升級版本的升級版本, , 與與SDRAMSDRAM的主要區(qū)別的主要區(qū)別是是: :DDR DDR 在時鐘脈沖的上升沿和下降沿都能讀出數(shù)據(jù)在時鐘脈沖的上升沿和下降沿都能讀出數(shù)據(jù), , 即不需提高時鐘頻率就能加倍提高即不需提高時鐘頻率就能加倍提高SDRAMSDRAM的速度。的速度。(3)(3)DDR 2 DDR 2 DDR 2 RAMDDR 2 RAM是在是在DDR SDRAMDDR

25、 SDRAM的基礎(chǔ)上進(jìn)一步改進(jìn)的基礎(chǔ)上進(jìn)一步改進(jìn)的內(nèi)存技術(shù)。主要改進(jìn)技術(shù)體現(xiàn)在：的內(nèi)存技術(shù)。主要改進(jìn)技術(shù)體現(xiàn)在： 采用先進(jìn)的采用先進(jìn)的0.090.09mm制版技術(shù)制版技術(shù), , 并把工作電壓由并把工作電壓由2.52.5伏伏降到降到1.81.8伏伏 采用先進(jìn)的采用先進(jìn)的4 4位預(yù)讀取架構(gòu)。此技術(shù)能在每個時鐘位預(yù)讀取架構(gòu)。此技術(shù)能在每個時鐘周期進(jìn)行周期進(jìn)行2 2次數(shù)據(jù)傳輸次數(shù)據(jù)傳輸, , 每次傳輸都采用雙倍傳輸率每次傳輸都采用雙倍傳輸率的的DDRDDR技術(shù)技術(shù), , 即每個時鐘周期可傳輸即每個時鐘周期可傳輸4 4次數(shù)據(jù)。如次數(shù)據(jù)。如DDR 533DDR 533的核心頻率為的核心頻率為133 133

26、 MHz, MHz, 時鐘頻率為時鐘頻率為266 266 MHz, MHz, 而數(shù)據(jù)傳輸率高達(dá)而數(shù)據(jù)傳輸率高達(dá)533 533 MHzMHz。(3)(3)DDR 3DDR 3 小知識小知識: :內(nèi)存不足的原因內(nèi)存不足的原因1 1剪貼板占用了太多的內(nèi)存。剪貼板占用了太多的內(nèi)存。2 2打開的程序太多。打開的程序太多。3 3自動運(yùn)行的程序太多。自動運(yùn)行的程序太多。4 4系統(tǒng)感染電腦病毒，系統(tǒng)感染電腦病毒，5 5回收站占有大量空間?；厥照菊加写罅靠臻g。6 6臨時文件臨時文件(. (.tmp)tmp)太多。太多。7 7程序文件被毀壞。程序文件被毀壞。4.8 半導(dǎo)體存儲器的組成與控制半導(dǎo)體存儲器的組成與控制

27、 常用的半導(dǎo)體存儲器芯片有多字一位片和多字多位常用的半導(dǎo)體存儲器芯片有多字一位片和多字多位(4位、位、8位位)片，如片，如16M位容量的芯片可以有位容量的芯片可以有16M1位和位和4M4位等種類。位等種類。1. 存儲器容量擴(kuò)展存儲器容量擴(kuò)展1個存儲器的芯片的容量是有限的，它在字?jǐn)?shù)或字長個存儲器的芯片的容量是有限的，它在字?jǐn)?shù)或字長方面與實(shí)際存儲器的要求都有很大差距，所以需要方面與實(shí)際存儲器的要求都有很大差距，所以需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。在字向和位向進(jìn)行擴(kuò)充才能滿足需要。(1) 位擴(kuò)展位擴(kuò)展位擴(kuò)展指的是用多個存儲器器件對字長進(jìn)行擴(kuò)充。位擴(kuò)展指的是用多個存儲器器件對字長進(jìn)行擴(kuò)充。位擴(kuò)展

28、的連接方式是將多片存儲器的地址、片選位擴(kuò)展的連接方式是將多片存儲器的地址、片選CS、讀寫控制端讀寫控制端R/W相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。如圖相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。如圖4.18所示所示 。(2) 字?jǐn)U展字?jǐn)U展字?jǐn)U展指的是增加存儲器中字的數(shù)量。靜態(tài)存儲器字?jǐn)U展指的是增加存儲器中字的數(shù)量。靜態(tài)存儲器進(jìn)行字?jǐn)U展時，將各芯片的地址線、數(shù)據(jù)線、讀寫進(jìn)行字?jǐn)U展時，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號來區(qū)分各芯片的地控制線相應(yīng)并聯(lián)，而由片選信號來區(qū)分各芯片的地址范圍。如圖址范圍。如圖4.19所示所示 。圖圖4.18 位擴(kuò)展連接方式位擴(kuò)展連接方式(16K 416K 8)圖圖4.19 字

29、擴(kuò)展連接方式字?jǐn)U展連接方式(16K 864K 8)(3) 字位擴(kuò)展字位擴(kuò)展實(shí)際存儲器往往需要字向和位向同時擴(kuò)充。一個存實(shí)際存儲器往往需要字向和位向同時擴(kuò)充。一個存儲器的容量為儲器的容量為MN位，若使用位，若使用LK位存儲器芯片，位存儲器芯片，那么，這個存儲器共需要那么，這個存儲器共需要M/LN/K個存儲器芯片。個存儲器芯片。一個小容量存儲器與一個小容量存儲器與CPU的連接方式如圖的連接方式如圖4.20所示。所示。 圖圖4.20 靜態(tài)存儲器芯片與靜態(tài)存儲器芯片與CPU的連接的連接 2. 存儲控制存儲控制在存儲器中，往往需要增設(shè)附加電路。這些附加電在存儲器中，往往需要增設(shè)附加電路。這些附加電路包括

30、地址多路轉(zhuǎn)換線路、地址選通、刷新邏輯，路包括地址多路轉(zhuǎn)換線路、地址選通、刷新邏輯，以及讀以及讀/寫控制邏輯等。寫控制邏輯等。在大容量存儲器芯片中，為了減少芯片地址線引出在大容量存儲器芯片中，為了減少芯片地址線引出端數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯端數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯片地址線引出端減少到地址碼的一半。片地址線引出端減少到地址碼的一半。刷新邏輯是為動態(tài)刷新邏輯是為動態(tài)MOS隨機(jī)存儲器的刷新準(zhǔn)備的。隨機(jī)存儲器的刷新準(zhǔn)備的。通過定時刷新、保證動態(tài)通過定時刷新、保證動態(tài)MOS存儲器的信息不致存儲器的信息不致丟失。丟失。動態(tài)動態(tài)MOS存儲器采用存儲器采用“讀出讀出”方式進(jìn)

31、行刷新。因?yàn)榉绞竭M(jìn)行刷新。因?yàn)樵谧x出過程中恢復(fù)了存儲單元的在讀出過程中恢復(fù)了存儲單元的MOS柵極電容電柵極電容電荷，并保持原單元的內(nèi)容，所以，讀出過程就是再荷，并保持原單元的內(nèi)容，所以，讀出過程就是再生過程。但是存儲器的訪問地址是隨機(jī)的，不能保生過程。但是存儲器的訪問地址是隨機(jī)的，不能保證所有的存儲單元在一定時間內(nèi)都可以通過正常的證所有的存儲單元在一定時間內(nèi)都可以通過正常的讀寫操作進(jìn)行刷新，因此需要專門予以考慮。通常，讀寫操作進(jìn)行刷新，因此需要專門予以考慮。通常，在再生過程中只改變行選擇線地址，每次再生一行，在再生過程中只改變行選擇線地址，每次再生一行，依次對存儲器的每一行進(jìn)行讀出，就可完成對

32、整個依次對存儲器的每一行進(jìn)行讀出，就可完成對整個RAM的刷新。從上一次對整個存儲器刷新結(jié)束到的刷新。從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止，這一段時下一次對整個存儲器全部刷新一遍為止，這一段時間間隔稱作再生周期，又叫刷新周期，一般為間間隔稱作再生周期，又叫刷新周期，一般為2ms。通常有兩種刷新方式。通常有兩種刷新方式。(1) 集中刷新集中刷新集中式刷新指在一個刷新周期內(nèi)，利用一段固定的集中式刷新指在一個刷新周期內(nèi)，利用一段固定的時間，依次對存儲器的所有行逐一再生，在此期間時間，依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。停止對存儲器的讀和寫。例如，一個

33、存儲器有例如，一個存儲器有1 024行，系統(tǒng)工作周期為行，系統(tǒng)工作周期為200ns。RAM刷新周期為刷新周期為2ms。這樣，在每個刷新周期內(nèi)共。這樣，在每個刷新周期內(nèi)共有有10 000個工作周期，其中用于再生的為個工作周期，其中用于再生的為1 024個工個工作周期，用于讀和寫的為作周期，用于讀和寫的為8 976個工作周期。個工作周期。集中刷新的缺點(diǎn)是在刷新期間不能訪問存儲器，有集中刷新的缺點(diǎn)是在刷新期間不能訪問存儲器，有時會影響計(jì)算機(jī)系統(tǒng)的正確工作。時會影響計(jì)算機(jī)系統(tǒng)的正確工作。(2) 分布式刷新分布式刷新采取在采取在2ms時間內(nèi)分散地將時間內(nèi)分散地將1 024行刷新一遍的方法，行刷新一遍的方

34、法，具體做法是將刷新周期除以行數(shù)，得到兩次刷新操具體做法是將刷新周期除以行數(shù)，得到兩次刷新操作之間的時間間隔作之間的時間間隔t，利用邏輯電路每隔時間，利用邏輯電路每隔時間t產(chǎn)生產(chǎn)生一次刷新請求。一次刷新請求。動態(tài)動態(tài)MOS存儲器的刷新要有硬件電路的支持，包括存儲器的刷新要有硬件電路的支持，包括刷新計(jì)數(shù)器、刷新訪存裁決，刷新控制邏輯等。這刷新計(jì)數(shù)器、刷新訪存裁決，刷新控制邏輯等。這些線路可以集中在些線路可以集中在RAM存儲控制器芯片中。存儲控制器芯片中。例如例如Intel 8203 DRAM控制器是為了控制控制器是為了控制2117，2118和和2164 DRAM芯片而設(shè)計(jì)的。芯片而設(shè)計(jì)的。211

35、7，2118是是16K1位的位的DRAM芯片，芯片，2164是是64K1位的位的DRAM芯片。圖芯片。圖4.21是是Intel 8203邏輯框圖。邏輯框圖。圖圖4.21 Intel 8203 RAM控制器簡化圖控制器簡化圖 3. 存儲校驗(yàn)線路存儲校驗(yàn)線路計(jì)算機(jī)在運(yùn)行過程中，主存儲器要和計(jì)算機(jī)在運(yùn)行過程中，主存儲器要和CPU、各種外、各種外圍設(shè)備頻繁地高速交換數(shù)據(jù)。由于結(jié)構(gòu)、工藝和元圍設(shè)備頻繁地高速交換數(shù)據(jù)。由于結(jié)構(gòu)、工藝和元件質(zhì)量等種種原因，數(shù)據(jù)在存儲過程中有可能出錯，件質(zhì)量等種種原因，數(shù)據(jù)在存儲過程中有可能出錯，所以，一般在主存儲器中設(shè)置差錯校驗(yàn)線路。所以，一般在主存儲器中設(shè)置差錯校驗(yàn)線路。

36、實(shí)現(xiàn)差錯檢測和差錯校正的代價是信息冗余。信息實(shí)現(xiàn)差錯檢測和差錯校正的代價是信息冗余。信息代碼在寫入主存時，按一定規(guī)則附加若干位，稱為代碼在寫入主存時，按一定規(guī)則附加若干位，稱為校驗(yàn)位。在讀出時，可根據(jù)校驗(yàn)位與信息位的對應(yīng)校驗(yàn)位。在讀出時，可根據(jù)校驗(yàn)位與信息位的對應(yīng)關(guān)系，對讀出代碼進(jìn)行校驗(yàn)，以確定是否出現(xiàn)差錯，關(guān)系，對讀出代碼進(jìn)行校驗(yàn)，以確定是否出現(xiàn)差錯，或可糾正錯誤代碼?；蚩杉m正錯誤代碼。4.9 多體交叉存儲器多體交叉存儲器4.9.1 編址方式編址方式計(jì)算機(jī)中大容量的主存，可由多個存儲體組成，每計(jì)算機(jī)中大容量的主存，可由多個存儲體組成，每個體都具有自己的讀寫線路、地址寄存器和數(shù)據(jù)寄個體都具有自

37、己的讀寫線路、地址寄存器和數(shù)據(jù)寄存器，稱為存器，稱為“存儲模塊存儲模塊”。這種多模塊存儲器可以。這種多模塊存儲器可以實(shí)現(xiàn)重疊與交叉存取。如果在實(shí)現(xiàn)重疊與交叉存取。如果在M個模塊上交叉編址個模塊上交叉編址(M=2m)，則稱為模，則稱為模M交叉編址。通常采用的編址交叉編址。通常采用的編址方式如圖方式如圖4.22(a)所示。設(shè)存儲器包括所示。設(shè)存儲器包括M個模塊，每個模塊，每個模塊的容量為個模塊的容量為L，各存儲模塊進(jìn)行低位交叉編址，各存儲模塊進(jìn)行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第連續(xù)的地址分布在相鄰的模塊中。第i個模塊個模塊Mi的的地址編號應(yīng)按下式給出：地址編號應(yīng)按下式給出：M j+i

38、其中，其中，j=0,1,2,L-1；i=0,1,2,M-1圖圖4.22 多體交叉存儲多體交叉存儲表表4.2列出了模四交叉各模塊的編址序列。這種編址列出了模四交叉各模塊的編址序列。這種編址方式使用地址碼的低位字段經(jīng)過譯碼選擇不同的存方式使用地址碼的低位字段經(jīng)過譯碼選擇不同的存儲模塊，而高位字段指向相應(yīng)的模塊內(nèi)部的存儲字。儲模塊，而高位字段指向相應(yīng)的模塊內(nèi)部的存儲字。這樣，連續(xù)地址分布在相鄰的不同模塊內(nèi)，而同一這樣，連續(xù)地址分布在相鄰的不同模塊內(nèi)，而同一模塊內(nèi)的地址都是不連續(xù)的。在理想情況下，如果模塊內(nèi)的地址都是不連續(xù)的。在理想情況下，如果程序段和數(shù)據(jù)塊都連續(xù)地在主存中存放和讀取，那程序段和數(shù)據(jù)塊

39、都連續(xù)地在主存中存放和讀取，那么，這種編址方式將大大地提高主存的有效訪問速么，這種編址方式將大大地提高主存的有效訪問速度。但當(dāng)遇到程序轉(zhuǎn)移或隨機(jī)訪問少量數(shù)據(jù)，訪問度。但當(dāng)遇到程序轉(zhuǎn)移或隨機(jī)訪問少量數(shù)據(jù)，訪問地址就不一定均勻地分布在多個存儲模塊之間，這地址就不一定均勻地分布在多個存儲模塊之間，這樣就會產(chǎn)生存儲器沖突而降低了使用率，所以樣就會產(chǎn)生存儲器沖突而降低了使用率，所以M個個交叉模塊的使用率是變化的，大約在交叉模塊的使用率是變化的，大約在 和和M之間。之間。 M表表4.2 地址的模四交叉編址地址的模四交叉編址 模體模體地址編址序列地址編址序列對應(yīng)二進(jìn)制地址最低二位對應(yīng)二進(jìn)制地址最低二位M00

40、,4,8,12,4j+0,0 0M11,5,9,13,4j+1,0 1M22,6,10,14,4j+2,1 0M33,7,11,15,4j+3,1 1一般模塊數(shù)一般模塊數(shù)M取取2的的m次冪，但有的機(jī)器采用質(zhì)數(shù)個次冪，但有的機(jī)器采用質(zhì)數(shù)個模塊，如我國銀河機(jī)的模塊，如我國銀河機(jī)的M為為31，其硬件實(shí)現(xiàn)比較復(fù)，其硬件實(shí)現(xiàn)比較復(fù)雜，要有大套專門邏輯電路，用來從主存的物理地雜，要有大套專門邏輯電路，用來從主存的物理地址計(jì)算出存儲體的模塊號和塊內(nèi)地址。但這種辦法址計(jì)算出存儲體的模塊號和塊內(nèi)地址。但這種辦法可以減少存儲器沖突，只有當(dāng)連續(xù)訪存的地址間隔可以減少存儲器沖突，只有當(dāng)連續(xù)訪存的地址間隔是是M或或M的

41、倍數(shù)時才會產(chǎn)生沖突，這種情況的出現(xiàn)的倍數(shù)時才會產(chǎn)生沖突，這種情況的出現(xiàn)機(jī)會是很少的。機(jī)會是很少的。4.9.2 重疊與交叉存取控制重疊與交叉存取控制 多體交叉存儲模塊可以有兩種不同的方式進(jìn)行訪問：多體交叉存儲模塊可以有兩種不同的方式進(jìn)行訪問： 一種是所有模塊同時啟動一次存儲周期，相對各自一種是所有模塊同時啟動一次存儲周期，相對各自的數(shù)據(jù)寄存器并行地讀出或?qū)懭胄畔?；的?shù)據(jù)寄存器并行地讀出或?qū)懭胄畔ⅲ?另一種是另一種是M個模塊按一定的順序輪流啟動各自的訪問周期，個模塊按一定的順序輪流啟動各自的訪問周期，啟動兩個相鄰模塊的最小時間間隔等于單模塊訪問啟動兩個相鄰模塊的最小時間間隔等于單模塊訪問周期的周期

42、的1/M，前一種稱為，前一種稱為“同時訪問同時訪問”，后一種稱，后一種稱為為“交叉訪問交叉訪問”。同時訪問要增加數(shù)據(jù)總線寬度。同時訪問要增加數(shù)據(jù)總線寬度。同時訪問多個存儲模塊能一次提供多個數(shù)據(jù)或多條同時訪問多個存儲模塊能一次提供多個數(shù)據(jù)或多條指令。指令。多體交叉訪問存儲器工作時間圖如圖多體交叉訪問存儲器工作時間圖如圖4.22(b)所示。所示?？梢钥闯?，就每一存儲模塊本身來說，對它的連續(xù)可以看出，就每一存儲模塊本身來說，對它的連續(xù)兩次訪問時間間隔仍等于單模塊訪問周期。兩次訪問時間間隔仍等于單模塊訪問周期。由于由于CPU和和IOP共享主存，或多處理機(jī)共享主存的原共享主存，或多處理機(jī)共享主存的原因，訪問主存儲器的請求源來自多方面，因此可能因，訪問主存儲器的請求源