第9章數(shù)據(jù)域測試

1、第九章第九章 數(shù)據(jù)域測量數(shù)據(jù)域測量 本章要點本章要點: 數(shù)據(jù)域的基本概念數(shù)據(jù)域的基本概念 數(shù)據(jù)域測試系統(tǒng)與儀器數(shù)據(jù)域測試系統(tǒng)與儀器 邏輯分析儀的組成、原理和應(yīng)用邏輯分析儀的組成、原理和應(yīng)用 可測性設(shè)計技術(shù)可測性設(shè)計技術(shù)9.1 數(shù)據(jù)域測試概述數(shù)據(jù)域測試概述9.1.1 數(shù)據(jù)域的基本概念數(shù)據(jù)域的基本概念1.數(shù)據(jù)信息數(shù)據(jù)信息-數(shù)據(jù)流數(shù)據(jù)流在數(shù)據(jù)域測試中首先要明確所測試的信號是：在數(shù)據(jù)域測試中首先要明確所測試的信號是：信息信息只有兩種邏輯狀態(tài)的二進制符號（只有兩種邏輯狀態(tài)的二進制符號（“1”/“0”或高或高/低低 電平）。電平）。 數(shù)據(jù)字數(shù)據(jù)字多位二進制信息組合構(gòu)成的一個多位二進制信息組合構(gòu)成的一個“數(shù)

2、據(jù)數(shù)據(jù)”。 數(shù)據(jù)流數(shù)據(jù)流大量數(shù)據(jù)字有序的集合。大量數(shù)據(jù)字有序的集合。 數(shù)據(jù)流的表示方式：數(shù)據(jù)流的表示方式： (b)邏輯邏輯狀態(tài)狀態(tài)顯示方式顯示方式時鐘脈沖下降沿時讀數(shù)時鐘脈沖下降沿時讀數(shù)(a)邏輯邏輯定時定時顯示方式顯示方式2.數(shù)字系統(tǒng)的特點數(shù)字系統(tǒng)的特點 (1)數(shù)字信號通常是按時序傳遞的；數(shù)字信號通常是按時序傳遞的；(2)信號幾乎都是多位傳輸?shù)?；信號幾乎都是多位傳輸?shù)模?3)信息的傳遞方式是多種多樣的；信息的傳遞方式是多種多樣的；(4)數(shù)字信號的速度變化范圍很寬；數(shù)字信號的速度變化范圍很寬；(5)信號往往是單次的或非周期性的；信號往往是單次的或非周期性的；(6)數(shù)字系統(tǒng)故障判別與模擬系統(tǒng)不同

3、。數(shù)字系統(tǒng)故障判別與模擬系統(tǒng)不同。9.1.2 數(shù)據(jù)域測試的任務(wù)與故障模型數(shù)據(jù)域測試的任務(wù)與故障模型1.數(shù)據(jù)域測試的任務(wù)及相關(guān)術(shù)語數(shù)據(jù)域測試的任務(wù)及相關(guān)術(shù)語 故障診斷故障診斷故障偵查故障偵查，或稱故障檢測，判斷被測系統(tǒng)或電路，或稱故障檢測，判斷被測系統(tǒng)或電路中是否存在故障；中是否存在故障； 故障定位故障定位，查明故障原因、性質(zhì)和產(chǎn)生的位，查明故障原因、性質(zhì)和產(chǎn)生的位 置置性能測試性能測試參數(shù)測試參數(shù)測試 對表征被測器件性能的靜態(tài)（直流）、對表征被測器件性能的靜態(tài)（直流）、動態(tài)（交流）參數(shù)的測試。動態(tài)（交流）參數(shù)的測試。功能測試功能測試，對表征被測器件性能的邏輯功能的測試。，對表征被測器件性能的邏

4、輯功能的測試。 3.被測對象與測試方法被測對象與測試方法數(shù)據(jù)域測試按被測對象可分為：數(shù)據(jù)域測試按被測對象可分為： (1) 組合電路測試組合電路測試，通常有敏化通路法、，通常有敏化通路法、D算法、布爾差分法等。算法、布爾差分法等。 (2) 時序電路測試時序電路測試，通常采用迭接陣列、測試序列（同步、引導(dǎo)，通常采用迭接陣列、測試序列（同步、引導(dǎo) 和區(qū)分序列）等方法。和區(qū)分序列）等方法。 (3) 數(shù)字系統(tǒng)測試數(shù)字系統(tǒng)測試，如大規(guī)模集成電路，常用隨機測試（用偽隨，如大規(guī)模集成電路，常用隨機測試（用偽隨 機序列信號作激勵）技術(shù)、窮舉測試技術(shù)等。機序列信號作激勵）技術(shù)、窮舉測試技術(shù)等。 9.1.3 數(shù)據(jù)域

5、測試系統(tǒng)與儀器數(shù)據(jù)域測試系統(tǒng)與儀器 1. 數(shù)據(jù)域測試系統(tǒng)組成數(shù)據(jù)域測試系統(tǒng)組成 一個被測的數(shù)字系統(tǒng)可以用它的輸入和輸出特性及時序關(guān)系來一個被測的數(shù)字系統(tǒng)可以用它的輸入和輸出特性及時序關(guān)系來描述，它的輸入特性可用數(shù)字信號源產(chǎn)生的多通道時序信號來描述，它的輸入特性可用數(shù)字信號源產(chǎn)生的多通道時序信號來激勵，而它的輸出特性可用邏輯分析儀來測試，獲得對應(yīng)通道激勵，而它的輸出特性可用邏輯分析儀來測試，獲得對應(yīng)通道的時序響應(yīng)，從而得到被測數(shù)字系統(tǒng)的特性。的時序響應(yīng)，從而得到被測數(shù)字系統(tǒng)的特性。 圖圖9.2 9.2 數(shù)據(jù)域測試系統(tǒng)的組成框圖數(shù)據(jù)域測試系統(tǒng)的組成框圖數(shù)字信號源數(shù)字信號源被測數(shù)字系統(tǒng)被測數(shù)字系統(tǒng)特

6、征分析特征分析邏輯分析邏輯分析時序參數(shù)測試時序參數(shù)測試2.數(shù)據(jù)域測試儀器數(shù)據(jù)域測試儀器 1)邏輯筆邏輯筆 邏輯筆算不上儀器，但卻是數(shù)字域檢測中方便實用的工具。它邏輯筆算不上儀器，但卻是數(shù)字域檢測中方便實用的工具。它像一支電工用的試電筆，能方便地探測數(shù)字電路中各點的邏輯像一支電工用的試電筆，能方便地探測數(shù)字電路中各點的邏輯狀態(tài)，例如，筆上紅色指示燈亮為高電平，綠燈亮為低電平，狀態(tài)，例如，筆上紅色指示燈亮為高電平，綠燈亮為低電平，紅燈綠燈輪流閃爍表示該點是時鐘信號。紅燈綠燈輪流閃爍表示該點是時鐘信號。 2)數(shù)字信號源數(shù)字信號源數(shù)字信號源又稱為數(shù)字信號發(fā)生器，是數(shù)據(jù)域測試中的一種重數(shù)字信號源又稱為數(shù)

7、字信號發(fā)生器，是數(shù)據(jù)域測試中的一種重要儀器，它要儀器，它可產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形，也可產(chǎn)生圖形寬度可編程的并行和串行數(shù)據(jù)圖形，也可產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的任意波形，以及一個可由可產(chǎn)生輸出電平和數(shù)據(jù)速率可編程的任意波形，以及一個可由選通信號和時種信號來控制的預(yù)先規(guī)定的數(shù)據(jù)流。選通信號和時種信號來控制的預(yù)先規(guī)定的數(shù)據(jù)流。 數(shù)字信號源是為數(shù)字系統(tǒng)的數(shù)字信號源是為數(shù)字系統(tǒng)的功能測試和參數(shù)測試提供輸入激勵功能測試和參數(shù)測試提供輸入激勵信號信號。功能測試是測出。功能測試是測出 被測器件在規(guī)定電平和正確定時激勵下被測器件在規(guī)定電平和正確定時激勵下的輸出，就可以知道被測系統(tǒng)的功能是否正常

8、；參的輸出，就可以知道被測系統(tǒng)的功能是否正常；參 數(shù)測試可用數(shù)測試可用來測試諸如電平值、脈沖的邊緣特性等參數(shù)是否符合設(shè)計規(guī)范。來測試諸如電平值、脈沖的邊緣特性等參數(shù)是否符合設(shè)計規(guī)范。 (1)數(shù)字信號源的組成數(shù)字信號源的組成 (2)數(shù)據(jù)的產(chǎn)生數(shù)據(jù)的產(chǎn)生 上圖中的上圖中的序列存儲器在初始化期間寫入了每個通道的數(shù)據(jù)，數(shù)序列存儲器在初始化期間寫入了每個通道的數(shù)據(jù)，數(shù)據(jù)存儲器的地址由地址計數(shù)器提供據(jù)存儲器的地址由地址計數(shù)器提供。在測試過程中，在。在測試過程中，在每一個每一個作用時鐘沿上，計數(shù)器將地址加作用時鐘沿上，計數(shù)器將地址加1。數(shù)據(jù)存儲器輸出的數(shù)據(jù)與。數(shù)據(jù)存儲器輸出的數(shù)據(jù)與地址是一一對應(yīng)的地址是一一

9、對應(yīng)的，這是產(chǎn)生線性數(shù)據(jù)流的一種簡單方法，這，這是產(chǎn)生線性數(shù)據(jù)流的一種簡單方法，這種方法提供的最大數(shù)據(jù)率每秒大于種方法提供的最大數(shù)據(jù)率每秒大于100MbitS。 一個一個8:l的的多路器多路器可將運行頻率為可將運行頻率為F8的的8個并行輸入位轉(zhuǎn)換成個并行輸入位轉(zhuǎn)換成頻率為頻率為F的串行數(shù)據(jù)流。對于低速的數(shù)字信號源，多路器可以的串行數(shù)據(jù)流。對于低速的數(shù)字信號源，多路器可以不要，從數(shù)據(jù)的每位數(shù)輸出可直接產(chǎn)生一個串行數(shù)據(jù)流，該數(shù)不要，從數(shù)據(jù)的每位數(shù)輸出可直接產(chǎn)生一個串行數(shù)據(jù)流，該數(shù)據(jù)流加到格式化器的輸入端，通過格式化器將數(shù)據(jù)流與時鐘同據(jù)流加到格式化器的輸入端，通過格式化器將數(shù)據(jù)流與時鐘同步。在簡單情

10、況下，格式化器就是一個步。在簡單情況下，格式化器就是一個D觸發(fā)器。數(shù)據(jù)的邏輯觸發(fā)器。數(shù)據(jù)的邏輯電平加在電平加在D輸入端，在時鐘信號沿的作用下輸出。輸入端，在時鐘信號沿的作用下輸出。 格式化器格式化器的輸出直接驅(qū)動輸出放大器，放大器的輸出電平是可的輸出直接驅(qū)動輸出放大器，放大器的輸出電平是可編程的。在某些數(shù)字信號源中，通過在每個數(shù)據(jù)模塊上提供外編程的。在某些數(shù)字信號源中，通過在每個數(shù)據(jù)模塊上提供外部時鐘和啟動部時鐘和啟動/停止輸入，以便產(chǎn)生不同的異步數(shù)據(jù)流。停止輸入，以便產(chǎn)生不同的異步數(shù)據(jù)流。 3)邏輯分析儀邏輯分析儀 本章重點討論的內(nèi)容，將獨立一節(jié)進行介紹。本章重點討論的內(nèi)容，將獨立一節(jié)進行介

11、紹。 4)特征分析儀特征分析儀 為了識別一個電路或系統(tǒng)是否有故障，可以為了識別一個電路或系統(tǒng)是否有故障，可以把電路各節(jié)點的正把電路各節(jié)點的正常響應(yīng)記錄下來常響應(yīng)記錄下來，在進，在進 行故障診斷時，行故障診斷時，把實測的響應(yīng)與正常把實測的響應(yīng)與正常電路的響應(yīng)作比較電路的響應(yīng)作比較。如果。如果兩者一致兩者一致，則認為電路，則認為電路沒有故障沒有故障；如；如果各節(jié)點的響應(yīng)中只要有一個節(jié)點不同，則可斷定電路有故障。果各節(jié)點的響應(yīng)中只要有一個節(jié)點不同，則可斷定電路有故障。 基于特征分析方法的數(shù)字系統(tǒng)故障診斷的原理基于特征分析方法的數(shù)字系統(tǒng)故障診斷的原理如圖所示。如圖所示。 5)協(xié)議分析儀協(xié)議分析儀 協(xié)議

12、分析儀是常用的協(xié)議分析儀是常用的數(shù)字通信測試儀器數(shù)字通信測試儀器。協(xié)議（。協(xié)議（Protocol）是）是描述不同器件之間相互進行數(shù)據(jù)通信的規(guī)則和過程，協(xié)議描述不同器件之間相互進行數(shù)據(jù)通信的規(guī)則和過程，協(xié)議分析分析儀可仔細地檢查器件之間通信過程中所發(fā)生的一切事件，同時儀可仔細地檢查器件之間通信過程中所發(fā)生的一切事件，同時對其是否符合通信對其是否符合通信協(xié)議協(xié)議做出測試做出測試。協(xié)議分析儀不僅可用監(jiān)測，。協(xié)議分析儀不僅可用監(jiān)測，而且還能發(fā)送信息。而且還能發(fā)送信息。 協(xié)議分析儀的前面板和后臺支持都是由一臺專用計算機來完成協(xié)議分析儀的前面板和后臺支持都是由一臺專用計算機來完成的，它可對通信線路上的串行

13、數(shù)據(jù)進行采集和處理，并可以格的，它可對通信線路上的串行數(shù)據(jù)進行采集和處理，并可以格式化或模擬輸出串行數(shù)據(jù)。式化或模擬輸出串行數(shù)據(jù)。 6)誤碼率測試儀誤碼率測試儀 誤碼率測試儀更是常用的誤碼率測試儀更是常用的數(shù)字通信測試儀器數(shù)字通信測試儀器。 誤碼率誤碼率=誤碼的位數(shù)誤碼的位數(shù)/傳輸?shù)目偽粩?shù)傳輸?shù)目偽粩?shù) 圖圖9.7 9.7 誤碼儀測試數(shù)字傳輸系統(tǒng)的測試框圖誤碼儀測試數(shù)字傳輸系統(tǒng)的測試框圖圖形發(fā)生器圖形發(fā)生器數(shù)字傳輸系統(tǒng)數(shù)字傳輸系統(tǒng)誤碼檢測器誤碼檢測器9.2 邏輯分析儀的組成原理邏輯分析儀的組成原理 1973年研制出了一種專用于數(shù)字系統(tǒng)測試的儀器年研制出了一種專用于數(shù)字系統(tǒng)測試的儀器邏輯分邏輯分析

14、儀析儀(Logic Analyzer）。 9.2.1 邏輯分析儀的特點和分類邏輯分析儀的特點和分類 1.特點特點 (1)同時監(jiān)測多路輸入信號同時監(jiān)測多路輸入信號 ，可以檢測，可以檢測16路甚至上千路信號。路甚至上千路信號。 (2)完善的觸發(fā)功能完善的觸發(fā)功能 。具有邊沿觸發(fā)、電平觸發(fā)、定時觸發(fā)、碼。具有邊沿觸發(fā)、電平觸發(fā)、定時觸發(fā)、碼型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)以及功能強大的高級觸發(fā)模式。型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)以及功能強大的高級觸發(fā)模式。 (3)具有多種顯示方式，可同時顯示多通道輸入信號的方波波形，具有多種顯示方式，可同時顯示多通道輸入信號的方波波形，并可用二進制、八進制、十進制、十六進制或

15、并可用二進制、八進制、十進制、十六進制或ASCII碼方式顯示碼方式顯示數(shù)據(jù)，而且還可用反匯編等進行程序源代碼顯示。數(shù)據(jù)，而且還可用反匯編等進行程序源代碼顯示。(4)強大的分析功能強大的分析功能 。通過對多個通道信號的高速采樣，可輕松。通過對多個通道信號的高速采樣，可輕松獲取各個輸入信號之間的時序關(guān)系，捕捉毛刺信號，通過選擇功獲取各個輸入信號之間的時序關(guān)系，捕捉毛刺信號，通過選擇功能強大的不同觸發(fā)方式，可輕松地對輸入信號進行分析，從而完能強大的不同觸發(fā)方式，可輕松地對輸入信號進行分析，從而完成數(shù)字信號時序檢測、故障分析與定位。成數(shù)字信號時序檢測、故障分析與定位。2.分類分類 邏輯分析儀按照其工作

16、特點，可以分為邏輯分析儀按照其工作特點，可以分為 邏輯狀態(tài)分析儀邏輯狀態(tài)分析儀用于用于系統(tǒng)的軟件分析系統(tǒng)的軟件分析。它在被測系統(tǒng)的時鐘（。它在被測系統(tǒng)的時鐘（即外時鐘）控制下進行數(shù)據(jù)采集，檢測被測信號的狀態(tài)，即外時鐘）控制下進行數(shù)據(jù)采集，檢測被測信號的狀態(tài)，并用并用“ 0”和和“l(fā)”、助記符或映射圖等方式來顯示、助記符或映射圖等方式來顯示。借助于反匯編等方。借助于反匯編等方法可以直接觀察程序的源代碼，因此它是進行法可以直接觀察程序的源代碼，因此它是進行系統(tǒng)系統(tǒng)軟件測試軟件測試的的有力工具有力工具。 邏輯定時分析儀邏輯定時分析儀主要用于主要用于信號邏輯時間關(guān)系分析信號邏輯時間關(guān)系分析，一般，一般

17、用于用于硬硬件測試件測試。它在自身時鐘的作用下，定時采集被測信號狀態(tài)，以。它在自身時鐘的作用下，定時采集被測信號狀態(tài)，以偽方波等形式顯示出來以進行觀察分析偽方波等形式顯示出來以進行觀察分析。通過觀察電路輸入。通過觀察電路輸入,輸輸出的各個信號的邏輯變化及時序關(guān)系，即可進行硬件故障診斷。出的各個信號的邏輯變化及時序關(guān)系，即可進行硬件故障診斷。 目前的目前的邏輯分析儀一般同時具有狀態(tài)分析和定時分析能力邏輯分析儀一般同時具有狀態(tài)分析和定時分析能力。 臺式儀臺式儀器器虛擬儀器虛擬儀器+插卡插卡 單片單片IC（16通道）通道）數(shù)字示波器附加數(shù)字示波器附加結(jié)構(gòu)特點結(jié)構(gòu)特點HP1682AHP1682A邏輯分

18、析儀邏輯分析儀9.2.2 邏輯分析儀的基本組成原理邏輯分析儀的基本組成原理 ( (如如TTLTTL電平電平) )當 搜 索當 搜 索到 符 合到 符 合條 件 的條 件 的觸 發(fā) 字觸 發(fā) 字時 ， 就時 ， 就產(chǎn) 生 觸產(chǎn) 生 觸發(fā)信號發(fā)信號( (波形或字符列表等波形或字符列表等) )邏輯分析儀邏輯分析儀 = 數(shù)據(jù)捕獲數(shù)據(jù)捕獲 + 示波器示波器在電子測量儀器中，在電子測量儀器中，“觸發(fā)觸發(fā)”的概念來自模擬示波器的概念來自模擬示波器。在模擬示。在模擬示波器中僅當觸發(fā)信號到來后波器中僅當觸發(fā)信號到來后X通道才產(chǎn)生掃描信號，通道才產(chǎn)生掃描信號，Y通道信號通道信號才能被顯示，即才能被顯示，即從觸發(fā)點

19、打開了一個從觸發(fā)點打開了一個顯示窗口顯示窗口。 9.2.3 邏輯分析儀的觸發(fā)方式邏輯分析儀的觸發(fā)方式當數(shù)字系統(tǒng)運行時，它的數(shù)據(jù)流是無窮無盡的。邏輯分析儀的當數(shù)字系統(tǒng)運行時，它的數(shù)據(jù)流是無窮無盡的。邏輯分析儀的存儲器的容量總是有限的，我們存儲器的容量總是有限的，我們所能觀察到的數(shù)據(jù)只是存儲器所能觀察到的數(shù)據(jù)只是存儲器中存儲下來的數(shù)據(jù)，即數(shù)據(jù)流中的一部分中存儲下來的數(shù)據(jù)，即數(shù)據(jù)流中的一部分，如圖，如圖9.9所示，它相所示，它相當于在數(shù)據(jù)流上開啟了一個觀察窗口。該觀察窗口的長度就是當于在數(shù)據(jù)流上開啟了一個觀察窗口。該觀察窗口的長度就是存儲器的存儲深度，要在數(shù)據(jù)流中找到對分析有意義的數(shù)據(jù)，存儲器的存儲

20、深度，要在數(shù)據(jù)流中找到對分析有意義的數(shù)據(jù)，就必須就必須將將觀察窗口觀察窗口在數(shù)據(jù)流中適當定位，在數(shù)據(jù)流中適當定位，觸發(fā)在邏輯分析儀中的含義是，由一個事件來控制數(shù)據(jù)獲取，觸發(fā)在邏輯分析儀中的含義是，由一個事件來控制數(shù)據(jù)獲取，由觸發(fā)位置確定觀察窗口的位置。這個事件可以是數(shù)據(jù)流中的由觸發(fā)位置確定觀察窗口的位置。這個事件可以是數(shù)據(jù)流中的一個信號的邊沿或狀態(tài)、數(shù)據(jù)字、數(shù)據(jù)字序列或其組合等。一個信號的邊沿或狀態(tài)、數(shù)據(jù)字、數(shù)據(jù)字序列或其組合等。 1.邊沿觸發(fā)邊沿觸發(fā) 通常把采集并顯示數(shù)據(jù)的一次過程稱為一次通常把采集并顯示數(shù)據(jù)的一次過程稱為一次“跟蹤跟蹤”，或?qū)?，或?qū)ⅰ按翱谥械娜繑?shù)據(jù)窗口中的全部數(shù)據(jù)”叫做一

21、個叫做一個“跟蹤跟蹤”?！坝|發(fā)觸發(fā)”決定了決定了“跟跟蹤蹤”在數(shù)據(jù)流中的位置在數(shù)據(jù)流中的位置。最基本的觸發(fā)跟蹤方式有觸發(fā)起始跟蹤。最基本的觸發(fā)跟蹤方式有觸發(fā)起始跟蹤和觸發(fā)終止跟蹤，其原理如圖和觸發(fā)終止跟蹤，其原理如圖 9.9所示。所示。 圖圖9.9 9.9 邏輯分析儀的基本觸發(fā)跟蹤方式邏輯分析儀的基本觸發(fā)跟蹤方式數(shù)據(jù)窗口數(shù)據(jù)窗口數(shù)據(jù)窗口數(shù)據(jù)窗口觸發(fā)字觸發(fā)字觸發(fā)字觸發(fā)字跟蹤開始跟蹤開始跟蹤結(jié)束跟蹤結(jié)束數(shù)據(jù)流數(shù)據(jù)流數(shù)據(jù)流數(shù)據(jù)流(a) (a) 觸發(fā)開始跟蹤方式觸發(fā)開始跟蹤方式(b) (b) 觸發(fā)終止跟蹤方式觸發(fā)終止跟蹤方式邊沿觸發(fā)是由某個輸入信號的電平出現(xiàn)某一跳變引起的觸發(fā)，主邊沿觸發(fā)是由某個輸入信

22、號的電平出現(xiàn)某一跳變引起的觸發(fā)，主要有上升沿觸發(fā)、下降沿觸發(fā)、雙沿觸發(fā)和毛刺觸發(fā)等。要有上升沿觸發(fā)、下降沿觸發(fā)、雙沿觸發(fā)和毛刺觸發(fā)等。 2.電平觸發(fā)電平觸發(fā) 電平觸發(fā)是指某一個輸入信號的電平為邏輯高電平或邏輯低電電平觸發(fā)是指某一個輸入信號的電平為邏輯高電平或邏輯低電平時引起的觸發(fā)，電平觸發(fā)可分別設(shè)置多個不同的輸入信號滿平時引起的觸發(fā)，電平觸發(fā)可分別設(shè)置多個不同的輸入信號滿足不同的電平要求時產(chǎn)生觸發(fā)條件，當多個輸入信號為一個總足不同的電平要求時產(chǎn)生觸發(fā)條件，當多個輸入信號為一個總線時，這時的電平觸也稱為碼型觸發(fā)。線時，這時的電平觸也稱為碼型觸發(fā)。3.定時觸發(fā)定時觸發(fā) 定時觸發(fā)包括脈寬觸發(fā)、延遲觸

23、發(fā)等。定時觸發(fā)包括脈寬觸發(fā)、延遲觸發(fā)等。 脈寬觸發(fā)即某一信號脈寬觸發(fā)即某一信號出現(xiàn)寬度大于出現(xiàn)寬度大于(小于或等于小于或等于)指定寬度的脈沖信號時產(chǎn)生觸發(fā)；指定寬度的脈沖信號時產(chǎn)生觸發(fā)；延遲觸發(fā)指在數(shù)據(jù)流中檢測到特定觸發(fā)字的時候并不產(chǎn)生觸發(fā)延遲觸發(fā)指在數(shù)據(jù)流中檢測到特定觸發(fā)字的時候并不產(chǎn)生觸發(fā)信號，而是等待指定的延時之后再產(chǎn)生觸發(fā)。延遲觸發(fā)有兩種，信號，而是等待指定的延時之后再產(chǎn)生觸發(fā)。延遲觸發(fā)有兩種，一種是觸發(fā)字到來時延時后觸發(fā)，即在從檢測到觸發(fā)字開始計一種是觸發(fā)字到來時延時后觸發(fā)，即在從檢測到觸發(fā)字開始計時到延時結(jié)束；另一種是觸發(fā)字結(jié)束延時后觸發(fā)，即在檢測到時到延時結(jié)束；另一種是觸發(fā)字結(jié)束

24、延時后觸發(fā)，即在檢測到的觸發(fā)字結(jié)束后開始計時到延時結(jié)束。的觸發(fā)字結(jié)束后開始計時到延時結(jié)束。4.碼型觸發(fā)碼型觸發(fā) 碼型觸發(fā)包括總線數(shù)據(jù)字觸發(fā)、隊列觸發(fā)等?？偩€數(shù)據(jù)字觸發(fā)是碼型觸發(fā)包括總線數(shù)據(jù)字觸發(fā)、隊列觸發(fā)等?？偩€數(shù)據(jù)字觸發(fā)是指總線上出現(xiàn)特定數(shù)據(jù)字時候產(chǎn)生觸發(fā)。邏輯分析儀總線觸發(fā)數(shù)指總線上出現(xiàn)特定數(shù)據(jù)字時候產(chǎn)生觸發(fā)。邏輯分析儀總線觸發(fā)數(shù)據(jù)可用二進制、十進制、八進制、十六進制甚至據(jù)可用二進制、十進制、八進制、十六進制甚至ASCII字符設(shè)置。字符設(shè)置。例如在數(shù)字系統(tǒng)設(shè)計中，某寄存器的設(shè)置出現(xiàn)錯誤，可利用特定例如在數(shù)字系統(tǒng)設(shè)計中，某寄存器的設(shè)置出現(xiàn)錯誤，可利用特定寄存器的地址作為總線數(shù)據(jù)觸發(fā)條件，以捕

25、捉對應(yīng)的數(shù)據(jù)，即可寄存器的地址作為總線數(shù)據(jù)觸發(fā)條件，以捕捉對應(yīng)的數(shù)據(jù)，即可查看該錯誤是否是由于發(fā)送錯誤的數(shù)據(jù)引起的。而隊列觸發(fā)是指查看該錯誤是否是由于發(fā)送錯誤的數(shù)據(jù)引起的。而隊列觸發(fā)是指總線上出現(xiàn)一連串指定的數(shù)據(jù)字并按順序依次傳輸時產(chǎn)生觸發(fā)?？偩€上出現(xiàn)一連串指定的數(shù)據(jù)字并按順序依次傳輸時產(chǎn)生觸發(fā)。5.組合觸發(fā)組合觸發(fā) 通過將不同輸入信號分別設(shè)置為上述兩種以上的觸發(fā)方式從而實通過將不同輸入信號分別設(shè)置為上述兩種以上的觸發(fā)方式從而實現(xiàn)組合觸發(fā)，如希望觀測微控制器對外部現(xiàn)組合觸發(fā)，如希望觀測微控制器對外部RAM的的FF01地址單元地址單元的寫入操作過程，那么可以設(shè)置的寫入操作過程，那么可以設(shè)置WR寫

26、信號為下降沿觸發(fā)，地址寫信號為下降沿觸發(fā)，地址總線為總線為FF01的碼型觸發(fā)。通過靈活的選擇不同的輸入信號處于的碼型觸發(fā)。通過靈活的選擇不同的輸入信號處于不同的觸發(fā)方式，可方便的觀測到相應(yīng)的目標信號。不同的觸發(fā)方式，可方便的觀測到相應(yīng)的目標信號。6協(xié)議觸發(fā)協(xié)議觸發(fā) 7.高級觸發(fā)高級觸發(fā) 隨著邏輯分析儀的功能不斷完善，協(xié)議分析與觸發(fā)在現(xiàn)代的數(shù)字隨著邏輯分析儀的功能不斷完善，協(xié)議分析與觸發(fā)在現(xiàn)代的數(shù)字設(shè)計中得到飛速發(fā)展和廣泛應(yīng)用。協(xié)議觸發(fā)是協(xié)議分析的伴隨產(chǎn)設(shè)計中得到飛速發(fā)展和廣泛應(yīng)用。協(xié)議觸發(fā)是協(xié)議分析的伴隨產(chǎn)物，是根據(jù)某一特定的協(xié)議（如物，是根據(jù)某一特定的協(xié)議（如UART、SPI、I2C、1-W

27、ire、USB、CAN等常用總線協(xié)議）的一個特定觸發(fā)字而進行的觸發(fā)，等常用總線協(xié)議）的一個特定觸發(fā)字而進行的觸發(fā)，協(xié)議觸發(fā)能夠充分利用有限的觸發(fā)深度和存儲空間，同時提供更協(xié)議觸發(fā)能夠充分利用有限的觸發(fā)深度和存儲空間，同時提供更多更可靠的觸發(fā)，為快速發(fā)現(xiàn)和定位錯誤提供了有效的工具。協(xié)多更可靠的觸發(fā)，為快速發(fā)現(xiàn)和定位錯誤提供了有效的工具。協(xié)議分析一般包含協(xié)議解碼、協(xié)議錯誤識別和協(xié)議信息提示三個部議分析一般包含協(xié)議解碼、協(xié)議錯誤識別和協(xié)議信息提示三個部分組成。分組成。高級觸發(fā)也稱為流程觸發(fā)，可隨意設(shè)置觸發(fā)條件，且可以多級高級觸發(fā)也稱為流程觸發(fā)，可隨意設(shè)置觸發(fā)條件，且可以多級級聯(lián)，最終實現(xiàn)觸發(fā)采樣，通

28、過該觸發(fā)方式可有效利用邏輯分級聯(lián)，最終實現(xiàn)觸發(fā)采樣，通過該觸發(fā)方式可有效利用邏輯分析儀有限的存儲深度，并加快對錯誤波形的定位，從而使電路析儀有限的存儲深度，并加快對錯誤波形的定位，從而使電路調(diào)試事半功倍。調(diào)試事半功倍。9.2.4 邏輯分析儀的數(shù)據(jù)捕獲和存儲邏輯分析儀的數(shù)據(jù)捕獲和存儲 1.輸入探頭輸入探頭 若高于閾值則輸出為邏輯若高于閾值則輸出為邏輯“1”，反之則為邏輯，反之則為邏輯“0”。為檢測不。為檢測不同邏輯電平的數(shù)字系統(tǒng)（如同邏輯電平的數(shù)字系統(tǒng)（如TTL、CMOS、ECL等），門限電等），門限電平可以調(diào)節(jié)，一般是平可以調(diào)節(jié)，一般是-10+10V。 探 頭 相探 頭 相片片2.數(shù)據(jù)捕獲數(shù)據(jù)

29、捕獲 從數(shù)據(jù)探頭得到的信號，經(jīng)電平轉(zhuǎn)換后，在采樣時鐘的作用下，從數(shù)據(jù)探頭得到的信號，經(jīng)電平轉(zhuǎn)換后，在采樣時鐘的作用下，經(jīng)采樣電路采樣并存入高速存儲器，這種將被測信號進行采樣經(jīng)采樣電路采樣并存入高速存儲器，這種將被測信號進行采樣并存入存儲器的過程就稱為數(shù)據(jù)的捕獲。并存入存儲器的過程就稱為數(shù)據(jù)的捕獲。用用D觸發(fā)器則可完成這個采樣過程觸發(fā)器則可完成這個采樣過程CPCPQQ端端DD端端D D觸觸發(fā)器發(fā)器Q Q端端DD端端CPCP捕獲采樣方式捕獲采樣方式 分：分：同步采樣同步采樣-采用外部被測系統(tǒng)時鐘作采樣時鐘的采樣方式；采用外部被測系統(tǒng)時鐘作采樣時鐘的采樣方式； 異步采樣異步采樣-用邏輯分析儀內(nèi)部產(chǎn)生

30、的時鐘對被測系統(tǒng)的輸入數(shù)據(jù)用邏輯分析儀內(nèi)部產(chǎn)生的時鐘對被測系統(tǒng)的輸入數(shù)據(jù)進行采樣的方式進行采樣的方式 ，內(nèi)部時鐘頻率一般較被測系統(tǒng)高得多，這樣使，內(nèi)部時鐘頻率一般較被測系統(tǒng)高得多，這樣使單位時間內(nèi)的信息量增多，提高了分辨力，從而顯示的數(shù)據(jù)更精單位時間內(nèi)的信息量增多，提高了分辨力，從而顯示的數(shù)據(jù)更精確，可以檢測出波形中的確，可以檢測出波形中的“毛刺毛刺”干擾。干擾。 。 外部系統(tǒng)時鐘外部系統(tǒng)時鐘內(nèi)部系統(tǒng)時鐘內(nèi)部系統(tǒng)時鐘同步采樣效果同步采樣效果異步采樣效果異步采樣效果被測信號數(shù)據(jù)被測信號數(shù)據(jù)3.數(shù)據(jù)存儲數(shù)據(jù)存儲 邏輯分析儀的存儲器主要有邏輯分析儀的存儲器主要有移位寄存器移位寄存器和和隨機存儲器（隨

31、機存儲器（RAM）兩種。移位寄存器每存入一個新數(shù)據(jù)，以前存儲的數(shù)據(jù)就移位兩種。移位寄存器每存入一個新數(shù)據(jù)，以前存儲的數(shù)據(jù)就移位一次，待存滿時最早存入的數(shù)據(jù)就被移出。隨機存儲器是按寫一次，待存滿時最早存入的數(shù)據(jù)就被移出。隨機存儲器是按寫地址計數(shù)器規(guī)定的地址向地址計數(shù)器規(guī)定的地址向RAM中寫入數(shù)據(jù)。每當寫時鐘到來時，中寫入數(shù)據(jù)。每當寫時鐘到來時，計數(shù)值加計數(shù)值加1，并循環(huán)計數(shù)。因而在存儲器存滿以后，新的數(shù)據(jù)將，并循環(huán)計數(shù)。因而在存儲器存滿以后，新的數(shù)據(jù)將覆蓋舊的數(shù)據(jù)?？梢娺@兩種存儲器都是覆蓋舊的數(shù)據(jù)?？梢娺@兩種存儲器都是以先入先出的方式存儲以先入先出的方式存儲的。的。 9.2.5 邏輯分析儀的顯示

32、邏輯分析儀的顯示1.波形顯示波形顯示 它是定時分析最基本的顯示方式，它將各通道采集的數(shù)據(jù)按通它是定時分析最基本的顯示方式，它將各通道采集的數(shù)據(jù)按通道道以偽方波形式顯示出來以偽方波形式顯示出來，顯示出來的波形與示波器不同，它顯示出來的波形與示波器不同，它不代表信號的真實波形，只代表采樣時刻信號的狀態(tài)。不代表信號的真實波形，只代表采樣時刻信號的狀態(tài)。波形顯示是一種多通道信號詳細視圖，允許您查看捕獲的所有波形顯示是一種多通道信號詳細視圖，允許您查看捕獲的所有信號的時間關(guān)系，在很大程度上與示波器的顯示波形類似。圖信號的時間關(guān)系，在很大程度上與示波器的顯示波形類似。圖9.16是一個定時分析的波形顯示圖，

33、顯示窗口中一般有兩個時是一個定時分析的波形顯示圖，顯示窗口中一般有兩個時標標M1和和M2，利用它可以測量兩個信號跳變沿之間的時間，甚，利用它可以測量兩個信號跳變沿之間的時間，甚至可以自定義加入新的時標。至可以自定義加入新的時標。2. 列表顯示列表顯示 它常用于狀態(tài)分析時的數(shù)據(jù)顯示，它是將數(shù)據(jù)以列表方式顯示它常用于狀態(tài)分析時的數(shù)據(jù)顯示，它是將數(shù)據(jù)以列表方式顯示出來，數(shù)據(jù)可以顯示為二進制、八進制、十六進制、十進制以出來，數(shù)據(jù)可以顯示為二進制、八進制、十六進制、十進制以及及 ASCll碼等形式。圖碼等形式。圖9.15將將每個探頭的數(shù)據(jù)按照采樣順序以每個探頭的數(shù)據(jù)按照采樣順序以十六進制方式顯示出來十六

34、進制方式顯示出來，移動光標可以觀察捕獲的所有數(shù)據(jù)，移動光標可以觀察捕獲的所有數(shù)據(jù)，方便地觀測分析被測系統(tǒng)的數(shù)據(jù)流。方便地觀測分析被測系統(tǒng)的數(shù)據(jù)流。 3.反匯編顯示反匯編顯示 在對計算機系統(tǒng)進行測試分析，特別是軟件測試時，通過觀察數(shù)據(jù)列表中的在對計算機系統(tǒng)進行測試分析，特別是軟件測試時，通過觀察數(shù)據(jù)列表中的數(shù)據(jù)流來分析系統(tǒng)工作很不方便。多數(shù)邏輯分析儀提供了另一種有效的顯示數(shù)據(jù)流來分析系統(tǒng)工作很不方便。多數(shù)邏輯分析儀提供了另一種有效的顯示方式，即反匯編方式。它是將采集到的總線數(shù)據(jù)（指令的機器碼）按照被測方式，即反匯編方式。它是將采集到的總線數(shù)據(jù)（指令的機器碼）按照被測的微處理器系統(tǒng)的指令系統(tǒng)進行反

35、匯編，然后將反匯編后的匯編程序以指令的微處理器系統(tǒng)的指令系統(tǒng)進行反匯編，然后將反匯編后的匯編程序以指令助記符的方式顯示出來，這樣可以方便地觀察指令流，分析程序運行情況。助記符的方式顯示出來，這樣可以方便地觀察指令流，分析程序運行情況。圖圖9.18是將某微機系統(tǒng)總線數(shù)據(jù)采集后，按照其指令系統(tǒng)反匯編的結(jié)果。是將某微機系統(tǒng)總線數(shù)據(jù)采集后，按照其指令系統(tǒng)反匯編的結(jié)果。4.圖形顯示圖形顯示 圖形顯示是將屏幕圖形顯示是將屏幕X、Y方向分別作為時間軸和數(shù)據(jù)軸進行顯示的方向分別作為時間軸和數(shù)據(jù)軸進行顯示的一種方式，圖一種方式，圖9.19是邏輯分析儀在雷達測試中的是邏輯分析儀在雷達測試中的XY顯示方式。顯示方式

36、。 5.協(xié)議顯示利用邏輯分析儀的協(xié)議分析功能可實現(xiàn)協(xié)議數(shù)據(jù)幀的隊列觸發(fā)，所利用邏輯分析儀的協(xié)議分析功能可實現(xiàn)協(xié)議數(shù)據(jù)幀的隊列觸發(fā)，所謂協(xié)議數(shù)據(jù)幀，就是經(jīng)過插件解碼后的數(shù)據(jù)組合成一個觸發(fā)數(shù)據(jù)隊謂協(xié)議數(shù)據(jù)幀，就是經(jīng)過插件解碼后的數(shù)據(jù)組合成一個觸發(fā)數(shù)據(jù)隊列。如圖列。如圖9.20所示，是所示，是I2C協(xié)議的解碼圖，利用協(xié)議顯示的波形圖協(xié)議的解碼圖，利用協(xié)議顯示的波形圖可直觀的得到數(shù)據(jù)包依次是可直觀的得到數(shù)據(jù)包依次是0 xF0，0 x00，0 x01，0 x02，0 x03等，等，通過特定的協(xié)議觸發(fā)，即可得到相應(yīng)的協(xié)議顯示的數(shù)據(jù)幀，方便了通過特定的協(xié)議觸發(fā)，即可得到相應(yīng)的協(xié)議顯示的數(shù)據(jù)幀，方便了用戶進行

37、相關(guān)協(xié)議的開發(fā)與調(diào)試。用戶進行相關(guān)協(xié)議的開發(fā)與調(diào)試。圖圖9.18 I2C協(xié)議的解碼圖協(xié)議的解碼圖 9.2.6 邏輯分析儀的主要技術(shù)指標及發(fā)展趨勢邏輯分析儀的主要技術(shù)指標及發(fā)展趨勢 1.邏輯分析儀的邏輯分析儀的主要技術(shù)指標主要技術(shù)指標 （1）采樣通道數(shù)）采樣通道數(shù) 邏輯分析儀信號輸入通道主要包括數(shù)據(jù)通道和時鐘通道，通道越邏輯分析儀信號輸入通道主要包括數(shù)據(jù)通道和時鐘通道，通道越多，可以同時觀測的信號就越多。多，可以同時觀測的信號就越多。（2）最大定時采樣率）最大定時采樣率 在定時分析時，要有足夠的定時分辨率，就應(yīng)當有足夠高的定時在定時分析時，要有足夠的定時分辨率，就應(yīng)當有足夠高的定時采樣率，定時采

38、樣率越高，得到的波形結(jié)果越精細。如致遠采樣率，定時采樣率越高，得到的波形結(jié)果越精細。如致遠LAB6503邏輯分析儀最大定時采樣率為邏輯分析儀最大定時采樣率為1GHz，高速定時采樣可，高速定時采樣可達達5GHz，其時間分辨率達，其時間分辨率達200ps。 （3）最大狀態(tài)采樣率）最大狀態(tài)采樣率 在進行狀態(tài)分析時，邏輯分析儀采樣時鐘使用外部輸入時鐘，在在進行狀態(tài)分析時，邏輯分析儀采樣時鐘使用外部輸入時鐘，在外部時鐘的驅(qū)動下進行數(shù)據(jù)的采樣，外部輸入時鐘的最高頻率決外部時鐘的驅(qū)動下進行數(shù)據(jù)的采樣，外部輸入時鐘的最高頻率決定了邏輯分析儀的最高狀態(tài)采樣率。定了邏輯分析儀的最高狀態(tài)采樣率。（4）存儲深度）存儲

39、深度存儲深度即存儲容量，是指邏輯分析儀能夠連續(xù)保存采樣點的數(shù)量，存儲深度即存儲容量，是指邏輯分析儀能夠連續(xù)保存采樣點的數(shù)量，存儲深度越大能夠觀察的時間就越長，但由于高速存儲器的價格都存儲深度越大能夠觀察的時間就越長，但由于高速存儲器的價格都比較高，直接影響邏輯分析儀的成本。一般以每個通道可以存儲的比較高，直接影響邏輯分析儀的成本。一般以每個通道可以存儲的數(shù)據(jù)位數(shù)表示，單位為比特，一般為幾十數(shù)據(jù)位數(shù)表示，單位為比特，一般為幾十Kb到幾十到幾十Mb。（5）觸發(fā)方式）觸發(fā)方式 相比示波器，邏輯分析儀提供了豐富的觸發(fā)模式，一般有邊沿觸發(fā)、相比示波器，邏輯分析儀提供了豐富的觸發(fā)模式，一般有邊沿觸發(fā)、電平

40、觸發(fā)、定時觸發(fā)、碼型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)和高級觸發(fā)電平觸發(fā)、定時觸發(fā)、碼型觸發(fā)、組合觸發(fā)、協(xié)議觸發(fā)和高級觸發(fā)等模式。等模式。（6）輸入電平變化范圍）輸入電平變化范圍輸入電平變化范圍越大，可測試的數(shù)字系統(tǒng)邏輯電平種類越多，一輸入電平變化范圍越大，可測試的數(shù)字系統(tǒng)邏輯電平種類越多，一般支持般支持TTL、CMOS、ECL、PECL、LVPECL及用戶自定義電平等。及用戶自定義電平等。（7）分析功能）分析功能 邏輯分析儀對輸入信號進行時序和狀態(tài)的分析能力，主要包括針對邏輯分析儀對輸入信號進行時序和狀態(tài)的分析能力，主要包括針對UART、SPI、I2C、1-Wire、USB、CAN、ModBus等的總

41、線分析等的總線分析和和SD卡、卡、CF卡等及其他高層協(xié)議的分析，針對處理器的反匯編分卡等及其他高層協(xié)議的分析，針對處理器的反匯編分析等功能。析等功能。 2邏輯分析儀的發(fā)展趨勢邏輯分析儀的發(fā)展趨勢 定時分析與狀態(tài)分析結(jié)合在一起，定時分析與狀態(tài)分析結(jié)合在一起，分析速率、通道數(shù)等技術(shù)分析速率、通道數(shù)等技術(shù) 指標也不斷提高。指標也不斷提高。 分析速率更快。分析時間更長，分析速率更快。分析時間更長，因此要求因此要求存儲深度更大存儲深度更大，超，超 過過2MB通道，甚至幾十通道，甚至幾十MB通道。通道。 加強數(shù)據(jù)處理分析功能，加強數(shù)據(jù)處理分析功能，不僅能進行反匯編源代碼顯示，有不僅能進行反匯編源代碼顯示，

42、有 的還可以進行高級語言的源程序顯示；采用時間直方圖監(jiān)測的還可以進行高級語言的源程序顯示；采用時間直方圖監(jiān)測 程序各模塊的執(zhí)行時間，分析程序效率；用地址直方圖監(jiān)測程序各模塊的執(zhí)行時間，分析程序效率；用地址直方圖監(jiān)測 程序模塊活動情況，分析系統(tǒng)資源利用率。程序模塊活動情況，分析系統(tǒng)資源利用率。 與時域測試儀器示波器的結(jié)合，與時域測試儀器示波器的結(jié)合，邏輯分析儀只能進行邏輯時邏輯分析儀只能進行邏輯時 序分析，示波器能夠觀察波形，將兩者集成在一起構(gòu)成混合序分析，示波器能夠觀察波形，將兩者集成在一起構(gòu)成混合 信號分析儀，以實現(xiàn)更強的測試分析能力。信號分析儀，以實現(xiàn)更強的測試分析能力。 向邏輯分析向邏輯

43、分析系統(tǒng)系統(tǒng)方向發(fā)展，方向發(fā)展，邏輯分析系統(tǒng)包含邏輯分析系統(tǒng)包含測量部分測量部分和和控控 制部分制部分，其中測量部分包括：邏輯定時分析儀、邏輯狀態(tài)分，其中測量部分包括：邏輯定時分析儀、邏輯狀態(tài)分 析儀、數(shù)據(jù)發(fā)生器、模擬記錄器（示波器），而控制部分包括析儀、數(shù)據(jù)發(fā)生器、模擬記錄器（示波器），而控制部分包括 顯示、接口、數(shù)據(jù)處理等，實際上控制部分是由微機系統(tǒng)完成。顯示、接口、數(shù)據(jù)處理等，實際上控制部分是由微機系統(tǒng)完成。 表表9.2 目前主流邏輯分析儀的主要技術(shù)特性目前主流邏輯分析儀的主要技術(shù)特性類別類別型號型號定時采樣定時采樣率率高速定時高速定時采樣率采樣率狀態(tài)采樣狀態(tài)采樣率率數(shù)據(jù)通道數(shù)據(jù)通道數(shù)數(shù)

44、最大支持存儲最大支持存儲深度深度獨立式邏輯分析儀獨立式邏輯分析儀數(shù)英數(shù)英SA8320100MHz35MHz32256Kb/每通道每通道獨立式邏輯分析儀獨立式邏輯分析儀OItek OLA2032B250MHz200MHz32512kb/每通道每通道獨立式邏輯分析儀獨立式邏輯分析儀安捷倫安捷倫16823A1GHz4GHz450MHz10232M獨立式邏輯分析儀獨立式邏輯分析儀泰克泰克TLA62042GHz8GHz450MHz136128Mb/每通道每通道模塊化邏輯分析儀模塊化邏輯分析儀安捷倫安捷倫16910A1GHz4GHz500MHz10232M模塊化邏輯分析儀模塊化邏輯分析儀泰克泰克TLA7B

45、B46.4GHz50GHz1.4GHz136128Mb/每通道每通道虛擬邏輯分析儀虛擬邏輯分析儀孕龍孕龍LAP-C(322000)200MHz100MHz322Mb/每通道每通道虛擬邏輯分析儀虛擬邏輯分析儀致遠致遠LAB7504500MHz5GHz250MHz3464Mb/每通道每通道 結(jié)構(gòu)一般采用嵌入式結(jié)構(gòu)一般采用嵌入式PC為硬件平臺，軟件以為硬件平臺，軟件以Windows為為 平臺平臺，非常方便擴展和儀器的多樣化，配以數(shù)字發(fā)生器模，非常方便擴展和儀器的多樣化，配以數(shù)字發(fā)生器模 塊和數(shù)字存儲示波器模塊，即可構(gòu)成集激勵源與測量儀器塊和數(shù)字存儲示波器模塊，即可構(gòu)成集激勵源與測量儀器 于一體的邏輯

46、分析系統(tǒng)。于一體的邏輯分析系統(tǒng)。 9.2.7 邏輯分析儀的應(yīng)用邏輯分析儀的應(yīng)用 邏輯分析儀檢測被測系統(tǒng)，是用邏輯分析儀的探頭檢測被測系邏輯分析儀檢測被測系統(tǒng)，是用邏輯分析儀的探頭檢測被測系統(tǒng)的數(shù)據(jù)流，通過對特定數(shù)據(jù)流的觀察分析，進行軟硬件的故統(tǒng)的數(shù)據(jù)流，通過對特定數(shù)據(jù)流的觀察分析，進行軟硬件的故障診斷。障診斷。 1.邏輯分析儀在低速信號時序分析中的應(yīng)用邏輯分析儀在低速信號時序分析中的應(yīng)用LCD在嵌入系統(tǒng)中應(yīng)用廣泛，操作時序簡單，一般用微控制器完成在嵌入系統(tǒng)中應(yīng)用廣泛，操作時序簡單，一般用微控制器完成讀寫操作，如圖讀寫操作，如圖 9.19所示是常見所示是常見LCD模塊的讀操作時序圖，模塊的讀操作

47、時序圖，TAS為為RS、R/W信號建立時間，信號建立時間，TAS10ns；TAH為為RS、R/W信號保持信號保持時間，時間，TAH20ns；TDDR是數(shù)據(jù)延遲時間，是數(shù)據(jù)延遲時間，TDDR260ns。圖圖9.19 LCD模塊讀操作時序圖模塊讀操作時序圖利用致遠邏輯分析儀利用致遠邏輯分析儀LA1432獲取的獲取的LCD模塊實際時序圖如圖模塊實際時序圖如圖9.20所示，根據(jù)波形可測得所示，根據(jù)波形可測得TAS=38ns, TDDR=56ns，都符合數(shù)據(jù)手，都符合數(shù)據(jù)手冊的時序要求，但是冊的時序要求，但是TAH=4ns，并不符合，并不符合TAH20ns的時序要求。的時序要求。雖然雖然LCD模塊可能正

48、常工作，但實際上存在時序不滿足要求的隱模塊可能正常工作，但實際上存在時序不滿足要求的隱患，一旦工作環(huán)境發(fā)生改變，可能會出現(xiàn)顯示故障?；?，一旦工作環(huán)境發(fā)生改變，可能會出現(xiàn)顯示故障。時序問題對于許多嵌入式設(shè)計來說是相當常見的，故障排時序問題對于許多嵌入式設(shè)計來說是相當常見的，故障排除可能是一個耗時的任務(wù)。只有全面了解被測電路的工作除可能是一個耗時的任務(wù)。只有全面了解被測電路的工作原理和時序要求，并正確選擇邏輯分析儀采樣率和觸發(fā)方原理和時序要求，并正確選擇邏輯分析儀采樣率和觸發(fā)方式才能確保捕捉到正確的信號，快速找到時序隱患和問題，式才能確保捕捉到正確的信號，快速找到時序隱患和問題，從而簡化和加快電路

49、設(shè)計與調(diào)試進程。從而簡化和加快電路設(shè)計與調(diào)試進程。2.邏輯分析儀在邏輯分析儀在UART協(xié)議分析中的應(yīng)用協(xié)議分析中的應(yīng)用邏輯分析儀軟件邏輯分析儀軟件UART協(xié)議分析按照標準的串行傳輸協(xié)議對數(shù)據(jù)進行解碼，支持波特率、數(shù)據(jù)幀協(xié)議分析按照標準的串行傳輸協(xié)議對數(shù)據(jù)進行解碼，支持波特率、數(shù)據(jù)幀位數(shù)（位數(shù)（58位）、停止位位）、停止位(1或或2位位)和校驗位的設(shè)置，可分別對和校驗位的設(shè)置，可分別對RXD引腳和引腳和TXD引腳，或同時對兩引腳，或同時對兩個引腳的數(shù)據(jù)進行解碼分析，圖個引腳的數(shù)據(jù)進行解碼分析，圖9.21為致遠為致遠LA系列邏輯分析儀的系列邏輯分析儀的UART 總線解碼設(shè)置界面，在實總線解碼設(shè)置界

50、面，在實際應(yīng)用時，邏輯分析儀的采樣頻率至少為際應(yīng)用時，邏輯分析儀的采樣頻率至少為UART波特率的波特率的10倍，這樣減少采樣偏差的影響，可獲倍，這樣減少采樣偏差的影響，可獲得比較理想的解碼效果。得比較理想的解碼效果。圖圖9.22 UART發(fā)送數(shù)據(jù)解碼波形圖發(fā)送數(shù)據(jù)解碼波形圖圖圖9.22為為LA1432邏輯分析儀采集邏輯分析儀采集UART發(fā)送的數(shù)據(jù)，并利用發(fā)送的數(shù)據(jù)，并利用UART總線分析插件對采集到的數(shù)據(jù)進行分析解碼，解碼數(shù)據(jù)為總線分析插件對采集到的數(shù)據(jù)進行分析解碼，解碼數(shù)據(jù)為“Hello World！”。9.3 可測試性設(shè)計（簡介）可測試性設(shè)計（簡介）9.3.1 概述概述隨著超大規(guī)模集成隨著

51、超大規(guī)模集成(VLSI)芯片的芯片的集成度越來越高集成度越來越高，而供外部測，而供外部測試的引腳卻相對很少，試的引腳卻相對很少，測試越來越困難測試越來越困難，使芯片測試要付出比，使芯片測試要付出比芯片的設(shè)計和生產(chǎn)更高的代價。為此，人們開始認識到，芯片的設(shè)計和生產(chǎn)更高的代價。為此，人們開始認識到，傳統(tǒng)傳統(tǒng)的系統(tǒng)設(shè)計人員主要考慮系統(tǒng)的邏輯功能，而測試人員再根據(jù)的系統(tǒng)設(shè)計人員主要考慮系統(tǒng)的邏輯功能，而測試人員再根據(jù)已設(shè)計好的系統(tǒng)來研究測試方法，這種狀況會使測試的開銷在已設(shè)計好的系統(tǒng)來研究測試方法，這種狀況會使測試的開銷在系統(tǒng)設(shè)計中占有的比例急劇增長系統(tǒng)設(shè)計中占有的比例急劇增長，因而測試問題不再是個附

52、屬，因而測試問題不再是個附屬的次要問題，根本的的次要問題，根本的解決方法解決方法是是在進行系統(tǒng)設(shè)計時就要同時考在進行系統(tǒng)設(shè)計時就要同時考慮到測試的需求，以提高系統(tǒng)的可測試性，這就是可測性設(shè)計慮到測試的需求，以提高系統(tǒng)的可測試性，這就是可測性設(shè)計。 可測性設(shè)計要研究的可測性設(shè)計要研究的主要問題主要問題是：什么樣的結(jié)構(gòu)容易作故障診是：什么樣的結(jié)構(gòu)容易作故障診斷；什么樣的系統(tǒng)，測試時所用的測試矢量既數(shù)量少，產(chǎn)生起斷；什么樣的系統(tǒng)，測試時所用的測試矢量既數(shù)量少，產(chǎn)生起來又比較方便；測試點和激勵點設(shè)置在什么地方，設(shè)置多少，來又比較方便；測試點和激勵點設(shè)置在什么地方，設(shè)置多少，才能使測試比較方便而開銷又比

53、較少等。才能使測試比較方便而開銷又比較少等。 下面分別依次介紹的下面分別依次介紹的掃描設(shè)計技術(shù)、內(nèi)建自測試技術(shù)掃描設(shè)計技術(shù)、內(nèi)建自測試技術(shù)及及邊緣掃邊緣掃描測試技術(shù)描測試技術(shù)，這些技術(shù)均屬于結(jié)構(gòu)可測性設(shè)計方法。，這些技術(shù)均屬于結(jié)構(gòu)可測性設(shè)計方法。 可測試性設(shè)計（可測試性設(shè)計（DFT：Design For Testability）的目標為：）的目標為：（1）所設(shè)計的電路和系統(tǒng)方便進行測試；）所設(shè)計的電路和系統(tǒng)方便進行測試；（2）可測性設(shè)計所引起的附加硬件代價應(yīng)盡量小；）可測性設(shè)計所引起的附加硬件代價應(yīng)盡量小；（3）附加電路盡量不影響原電路的功能和性能；）附加電路盡量不影響原電路的功能和性能；（4

54、）設(shè)計方法應(yīng)具有較廣的適應(yīng)面。）設(shè)計方法應(yīng)具有較廣的適應(yīng)面。按照產(chǎn)品的結(jié)構(gòu)層次，可測試性設(shè)計可以分為芯片的可測試性設(shè)按照產(chǎn)品的結(jié)構(gòu)層次，可測試性設(shè)計可以分為芯片的可測試性設(shè)計、電路模塊的可測試性設(shè)計、系統(tǒng)級可測試性設(shè)計和軟件的可計、電路模塊的可測試性設(shè)計、系統(tǒng)級可測試性設(shè)計和軟件的可測試性設(shè)計等。測試性設(shè)計等?？蓽y試性設(shè)計是指在系統(tǒng)、分系統(tǒng)、設(shè)備、組件和部件的設(shè)計過程可測試性設(shè)計是指在系統(tǒng)、分系統(tǒng)、設(shè)備、組件和部件的設(shè)計過程中，通過綜合考慮并實現(xiàn)測試的可控性與可觀測性、初始化與可達中，通過綜合考慮并實現(xiàn)測試的可控性與可觀測性、初始化與可達性、機內(nèi)測試（性、機內(nèi)測試（BIT，Built-in T

55、est）以及和外部測試設(shè)備兼容性等，）以及和外部測試設(shè)備兼容性等，達到測試性要求的設(shè)計過程。達到測試性要求的設(shè)計過程。 9.3.2 可測試性設(shè)計技術(shù)的發(fā)展階段可測試性設(shè)計技術(shù)的發(fā)展階段 按可測試性機制的特點及出現(xiàn)時間，大體可以分為四個發(fā)展階段：按可測試性機制的特點及出現(xiàn)時間，大體可以分為四個發(fā)展階段：（1）第一代）第一代DFT技術(shù)：特定目標可測試性設(shè)計技術(shù)：特定目標可測試性設(shè)計（2）第二代）第二代DFT技術(shù)：結(jié)構(gòu)化可測試性設(shè)計技術(shù)：結(jié)構(gòu)化可測試性設(shè)計（3）第三代）第三代DFT技術(shù)：基于邊界掃描機制的標準化設(shè)計技術(shù)：基于邊界掃描機制的標準化設(shè)計（4）第四代）第四代DFT技術(shù)：遞階集成技術(shù)：遞階集

56、成BIT技術(shù)技術(shù)結(jié)構(gòu)化可測試性設(shè)計通常采用掃描設(shè)計和內(nèi)建自測試結(jié)構(gòu)化可測試性設(shè)計通常采用掃描設(shè)計和內(nèi)建自測試（BIST，Built-In-Self Test）的方法進行，）的方法進行， 邊界掃描機制提供了一種完整的、標準化的可測試邊界掃描機制提供了一種完整的、標準化的可測試性設(shè)計方法。性設(shè)計方法。 遞階集成遞階集成BIT(HIBIT：Hierarchical and Integrated Built-In Test)是一種新型的系統(tǒng)級可測試性設(shè)計策略，是一種新型的系統(tǒng)級可測試性設(shè)計策略， 9.3.2 掃描設(shè)計技術(shù)掃描設(shè)計技術(shù) 1.掃描通路法掃描通路法 掃描設(shè)計技術(shù)是解決存儲元件可測試性的有效方

57、法，它不掃描設(shè)計技術(shù)是解決存儲元件可測試性的有效方法，它不僅使時序電路的測試得到簡化，而且還可使電路能夠自檢，從僅使時序電路的測試得到簡化，而且還可使電路能夠自檢，從而顯著提高系統(tǒng)的可測試性。而顯著提高系統(tǒng)的可測試性。 圖圖9.23 同步時序電路的一般模型同步時序電路的一般模型圖圖9.24 一般掃描通路的設(shè)計一般掃描通路的設(shè)計掃描通路法的基本原理是把一個集成電路內(nèi)所有狀態(tài)存掃描通路法的基本原理是把一個集成電路內(nèi)所有狀態(tài)存儲器件串接起來組成一個移位寄存器，便于從外部地控儲器件串接起來組成一個移位寄存器，便于從外部地控制并直接觀察這些狀態(tài)存儲器件中的內(nèi)容。制并直接觀察這些狀態(tài)存儲器件中的內(nèi)容。 I

58、CIC1 1狀態(tài)存儲器狀態(tài)存儲器ICIC2 2狀態(tài)存儲器狀態(tài)存儲器外部檢測外部檢測狀態(tài)存儲器狀態(tài)存儲器ICIC1 1狀態(tài)存儲器狀態(tài)存儲器 大規(guī)模集成電路大規(guī)模集成電路移位寄存器移位寄存器掃描通路法原理示意圖掃描通路法原理示意圖電子靈敏掃描設(shè)計的關(guān)鍵部件是串行移位寄存器，圖電子靈敏掃描設(shè)計的關(guān)鍵部件是串行移位寄存器，圖9.25是移位是移位寄存器的結(jié)構(gòu)框圖，它包含兩個鎖存器寄存器的結(jié)構(gòu)框圖，它包含兩個鎖存器L1和和L2，L1是正常工作是正常工作的狀態(tài)存儲器件，具有系統(tǒng)數(shù)據(jù)輸入的狀態(tài)存儲器件，具有系統(tǒng)數(shù)據(jù)輸入D、系統(tǒng)時鐘、系統(tǒng)時鐘CLK輸入和系輸入和系統(tǒng)數(shù)據(jù)輸出統(tǒng)數(shù)據(jù)輸出Y1。2.電平靈敏掃描設(shè)計電

59、平靈敏掃描設(shè)計圖圖9.25 移位寄存器結(jié)構(gòu)移位寄存器結(jié)構(gòu)9.3.3 內(nèi)建自測試技術(shù)內(nèi)建自測試技術(shù)1.概述概述 內(nèi)建自測試（內(nèi)建自測試（Built-In Self Test，簡稱，簡稱 BIST）的）的基本思想基本思想是是將測試激勵生成和測試響應(yīng)分析集成入被測電路或系統(tǒng)中將測試激勵生成和測試響應(yīng)分析集成入被測電路或系統(tǒng)中。在。在BIST中通常使用中通常使用特征分析特征分析將大量的測試響應(yīng)壓縮成少許幾位構(gòu)將大量的測試響應(yīng)壓縮成少許幾位構(gòu)成的特征。在測試結(jié)束后，通過比較被測電路的實際特征和預(yù)成的特征。在測試結(jié)束后，通過比較被測電路的實際特征和預(yù)先計算或模擬獲得的無故障電路特征，以決定被測電路是否存先

60、計算或模擬獲得的無故障電路特征，以決定被測電路是否存在故障。在故障。 圖9.26 BIST的一般結(jié)構(gòu)2. 基于掃描基于掃描BIST圖9.27 基于掃描的BIST結(jié)構(gòu)BIST控制單元的模式計數(shù)器用來記錄已施加多少個測試矢控制單元的模式計數(shù)器用來記錄已施加多少個測試矢量，位計數(shù)器用來記錄一個測試矢量已有多少位移入掃描量，位計數(shù)器用來記錄一個測試矢量已有多少位移入掃描鏈。鏈。 3.基于時鐘基于時鐘BIST圖9.29 基于時鐘的BIST結(jié)構(gòu)該方案為并行的，每一該方案為并行的，每一個時鐘周期完成一次測個時鐘周期完成一次測試矢量的施加和測試響試矢量的施加和測試響應(yīng)的捕獲，通常采用偽應(yīng)的捕獲，通常采用偽隨機