低電壓和低功率20GHz振蕩頻率之壓控振蕩器

1、.低電壓和低功率20GHz振盪頻率之壓控振盪器A 20GHz low voltage and low power vcoIC 編號：T18-97A-45指導(dǎo)教授：林志明 彰化師範(fàn)大學(xué)電機(jī)研究所教授電話：(04)7232105-7862傳真： E-mail:.tw設(shè)計(jì)者：許晉榕 碩士班研究生 電話：0929754327傳真： E-mail: .tw;一、 摘要 提出頻率操作在20G低相位雜訊和低電壓的電壓控制振盪器，設(shè)計(jì)電路為差動式交連偶合，可以達(dá)到低相位和低電壓，頻率可調(diào)範(fàn)圍為1.1G，相位雜訊-113dBc/Hz，供

2、應(yīng)電壓1V，功率消耗為5.72mW，F(xiàn)OM為-186。 A novel circuit topology for low phase-noise 20GHz voltage controlled oscillators (VCOs) is presented in this letter. By using the differential Colpotts topology. superior circuit performance can be achieved at low phase noise , and lower power,and low voltage .Based on t

3、he proposed architecture, a prototype VCO implemented in a 0.18- m CMOS process is demonstrated for 20GHz VCO applications. the VCO exhibits a 1.1GHz frequency tuning range at 20 GHz. The attained simulated phase noise is -113dBc/Hz at 1MHz offset with 1V supply voltage and 5.72mW power consumption.

4、 The attained FOM is -186.二、 計(jì)劃緣由與目的 近年來因?yàn)闊o線通訊技術(shù)的快速進(jìn)步與半導(dǎo)體技術(shù)的突飛猛進(jìn)，使得個(gè)人通訊系統(tǒng)需要更高的頻寬以及更高的操作頻率，更高的頻寬可以使傳輸量增加而更高的頻段則可以避免低頻段之間的互相干擾，而壓控振盪器（VCO）在通訊系統(tǒng)中一直扮演著不可或缺的角色，射頻 （Radio Frequency，RF）的IC設(shè)計(jì)已經(jīng)成為晶片發(fā)展中的最重要的項(xiàng)目之一，設(shè)計(jì)的考量，低成本、低功率與面積小，消耗的產(chǎn)品已經(jīng)變成了一個(gè)重要的趨勢。因?yàn)镸OS具有製程較為簡單、電路密度高、成本低以及低消耗功率的特性，因此，利用MOS製程實(shí)現(xiàn)射頻積體電路對於IC設(shè)計(jì)者而言，

5、為一個(gè)極具魅力的挑戰(zhàn)。壓控振盪器(VCO)主要是提供穩(wěn)定而乾淨(jìng)的振盪訊號給收發(fā)機(jī)裡的頻率合成器，在有頻率合成器產(chǎn)生本地振盪訊號。一般常見的電壓控制振盪器有晶體振盪器(Crystal oscillator)、環(huán)型振盪器(Ring oscillator)、電感電容振盪器(LC oscillator)以及Relaxation oscillator 等等。在這些架構(gòu)之中，以晶體振盪器最穩(wěn)定，但是可調(diào)整頻率非常小，而電感電容振盪器也可以產(chǎn)生較穩(wěn)定振盪頻率，但其缺點(diǎn)是電感與電容值很大，不易於積體電路中實(shí)現(xiàn)，況且電路架構(gòu)較為複雜，一般是採用負(fù)微分電阻及電感電容組成振盪器的架構(gòu)，由於輸出頻率高、低相位雜訊且較

6、不受溫度改變影響，因此主要應(yīng)用於無線通訊射頻積體電路中。三、 研究方法與成果3.1設(shè)計(jì)原理與方法此次下線晶片主要是設(shè)計(jì)應(yīng)用於20GHz可調(diào)範(fàn)圍CMOS壓控震盪器，使用的架構(gòu)為互補(bǔ)式交錯(cuò)耦合之LC 壓控震盪器，此架構(gòu)的優(yōu)點(diǎn)是起振容易產(chǎn)生較穩(wěn)定振盪頻率需求條件下，而能達(dá)到低功率消耗、低電壓，並且有較好的相位雜訊表現(xiàn)。而輸出端為了匹配至50，使用源極隨偶器當(dāng)輸出緩衝器，可以得到很好的輸出反射係數(shù)。 3.2電路架構(gòu) 此次下線晶片主要是設(shè)計(jì)應(yīng)用於20GHz之壓控振盪器(VCO)，為一CMOS互補(bǔ)式交連耦合LC VCO(complementary cross-coupled LC VCO)架構(gòu)(Fig.1

7、.)，利用PMOS所構(gòu)成的互補(bǔ)式交連耦合比使用NMOS的交連耦合對的優(yōu)點(diǎn)是降低閃爍雜訊1，由於交連耦合電晶體的動作尤如開關(guān)，而此架構(gòu)可達(dá)到較快的切換速度，並且能夠使輸出波形較為對稱，減少1/f noise的上轉(zhuǎn)換，及其他低頻雜訊源。 為了有較低的相位雜訊2，因此本電路設(shè)計(jì)考慮使用單一的考畢直震盪器(Fig.2.)的方式。Fig.3為一完整壓控振盪器電路，使用一組PMOS互補(bǔ)式交連耦合LC VCO (complementary cross-coupled LC VCO)，要減少相位雜訊把tail-current電晶體換成L1和C1 3，VDD=1V、可以維持操作在低電壓也能使震盪穩(wěn)定，再利用01

8、V的控制電壓Vtune改變可變電容值來做為頻率的連續(xù)調(diào)變，如此可以達(dá)到19.520.6GHz的頻率調(diào)變範(fàn)圍。四、 預(yù)計(jì)規(guī)格與實(shí)測結(jié)果 預(yù)計(jì)規(guī)格由表(四)可以清楚得知，而實(shí)際量測結(jié)果與模擬結(jié)果有差異，理由與原因在下討論。五、 結(jié)論與討論此次電路在CIC高頻量測沒達(dá)到原先模擬的目標(biāo)，電路無法振盪，初步檢討的原因?yàn)殡姶拍M不夠完整，core的vdd端接到pad的導(dǎo)線過長，導(dǎo)至電感效應(yīng)太大使得回路增益無法達(dá)到振盪條件。另外由於實(shí)際量測的情況與理想的模擬情況是不相同的，真正量測因?yàn)闇y試線與儀器為非理想，如果電路未共地，將使得訊號無法順利傳達(dá)，而且在佈局時(shí)有些走線過長，在模擬其傳輸線效應(yīng)時(shí)，未完善考量各種

9、情況，這也會使得電路發(fā)生振盪或是偏差，尤其是電路佈局時(shí)，走線過於曲折，並沒有筆直的讓訊號通過電路，下次在佈局時(shí)將會更注意這些相關(guān)事項(xiàng)。六、 參考文獻(xiàn)1Albert Jerng and Charles G. Sodini, “The Impact of Device Type and Sizing on Phase Noise Mechanisms,” IEEE J. Solid-State circuit, vol. 40, no. 2, pp. 360 369, Feb. 2005.2Roberto Aparicio and Ali Hajimiri, “A Noise-Shifiting

10、Differential Colpitts VCO,” IEEE J. Solid-State circuit, vol. 37, no. 12, pp. 1728 1736, Dec. 2002.3Xiaoyong Li, Sudip Shekhar, and David J. Allstot, “Gm-Boosted Commom-Gate LNA and Differential Colpitts VCO/QVCO in 0.18-m,” IEEE J. Solid-State circuit, vol. 40, no. 12, pp. 2609-2619, Dec. 2005. 4Hs

11、ieh-Hung Hsieh and Liang-Hung Lu, “A Low-Phase-Noise K-band CMOS VCO,” IEEE Microwave and Wireless Components Letters, vol. 16, no. 10, pp. 552 554, Oct. 2006.5 T.-P. Wang et al., “A 22-GHz push-push CMOS oscillator using micromachined inductors,” IEEE Microw. Wireless Compon. Lett., vol. 15, no. 12

12、, pp. 859 861, Dec. 2005.七、圖表 Fig.1Fig.2Fig.3Frequency(GHz)19.5-20.6Phase Noisef=1M-11320GHzVDD(V)1Tuning range (GHz)1.1PDC(core)(mW)5.72FOM-191.4Tech0.18µm CMOSFig.4Fig.5 Tuning range Fig.6 output power Fig.8 晶片圖Fig.7 phase noise* Chip Features CAD Tools *CKT name : 使用主動元件匹配之超寬頻功率放大器 ADSTechnology : TSMC 0.18m CMOS 1P6M (使用製程) Package : 無Chip Size : 0.5167×0.72015mm2 (晶片面積；mm2)Transistor/Gate Count : 4(電晶體/邏輯閘數(shù))Power Dissipation : 5.72 mW (功率消耗；mW)Max. Frequency : 20.6GHz (最高工作頻率，GHz)Testing Results : functio