第6章 門(mén)電路和組合邏輯電路

1、第第 6 章章門(mén)電路和組合邏輯電路門(mén)電路和組合邏輯電路第第6章章 門(mén)電路和組合邏輯電路門(mén)電路和組合邏輯電路第第 1 節(jié)節(jié)數(shù)字電路概述數(shù)字電路概述第第 2 節(jié)節(jié)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)第第 3 節(jié)節(jié)邏輯門(mén)電路邏輯門(mén)電路第第 4 節(jié)節(jié)集成邏輯門(mén)集成邏輯門(mén)第第 5 節(jié)節(jié)組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì)第第 6 節(jié)節(jié)常用集成組合邏輯電路常用集成組合邏輯電路第第 7 節(jié)節(jié)組合邏輯電路的組合邏輯電路的Multisim仿真仿真第6章 重點(diǎn) 各種邏輯門(mén)(與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)、傳輸門(mén)、三態(tài)門(mén)等）的邏輯符號(hào)、邏輯表達(dá)式和真值表 組合邏輯電路的分析與設(shè)計(jì)方法 編碼器、譯

2、碼器 TTL電路、MOS電路的特點(diǎn)u正弦波信號(hào)正弦波信號(hào)tut方波信號(hào)方波信號(hào)電子電路中的信號(hào)電子電路中的信號(hào)模擬信號(hào)模擬信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)隨時(shí)間連續(xù)變化隨時(shí)間連續(xù)變化不連續(xù)變化不連續(xù)變化模擬電路數(shù)字電路第第1節(jié)節(jié) 數(shù)字電路概述數(shù)字電路概述一、數(shù)字信號(hào)一、數(shù)字信號(hào)1、脈沖信號(hào)、脈沖信號(hào)正脈沖正脈沖前沿后沿負(fù)脈沖負(fù)脈沖后沿前沿理想的矩形波理想的矩形波實(shí)際的矩形波實(shí)際的矩形波0.9A0.5A0.1AAptrtftT脈沖周期脈沖周期 T脈沖上升時(shí)間脈沖上升時(shí)間 tr脈沖幅度脈沖幅度A脈沖寬度脈沖寬度 tp脈沖下降時(shí)間脈沖下降時(shí)間 tf脈沖頻率脈沖頻率 f占空比占空比ptT正邏輯正邏輯：用高電平表示

3、邏輯狀態(tài)用高電平表示邏輯狀態(tài)1，用低電平表示邏輯狀態(tài)，用低電平表示邏輯狀態(tài)0負(fù)邏輯負(fù)邏輯：用高電平表示邏輯狀態(tài)用高電平表示邏輯狀態(tài)0，用低電平表示邏輯狀態(tài)，用低電平表示邏輯狀態(tài)12、邏輯電平與正負(fù)邏輯、邏輯電平與正負(fù)邏輯邏輯電平邏輯電平高電平高電平低電平低電平正邏輯與負(fù)邏輯正邏輯與負(fù)邏輯TTL電路：電路：高電平：高電平：25 V 低電平：低電平：00.8 V標(biāo)準(zhǔn)高電平：標(biāo)準(zhǔn)高電平：3.6 V 標(biāo)準(zhǔn)低電平：標(biāo)準(zhǔn)低電平：0.2 V二、數(shù)字電路的特點(diǎn)二、數(shù)字電路的特點(diǎn)1 穩(wěn)定性好，抗干擾能力強(qiáng)穩(wěn)定性好，抗干擾能力強(qiáng)2 功耗小，便于構(gòu)成大規(guī)模集成電路功耗小，便于構(gòu)成大規(guī)模集成電路3 信息處理能力強(qiáng)，精

4、度高信息處理能力強(qiáng)，精度高4 可進(jìn)行自動(dòng)化設(shè)計(jì)可進(jìn)行自動(dòng)化設(shè)計(jì)三、數(shù)字電路的分類(lèi)三、數(shù)字電路的分類(lèi)數(shù)字電路組合邏輯電路時(shí)序邏輯電路電路的輸出由當(dāng)時(shí)的輸電路的輸出由當(dāng)時(shí)的輸入決定，與電路原來(lái)的入決定，與電路原來(lái)的輸出無(wú)關(guān)即沒(méi)有記憶功輸出無(wú)關(guān)即沒(méi)有記憶功能。能。電路的輸出不僅與當(dāng)時(shí)電路的輸出不僅與當(dāng)時(shí)的輸入有關(guān)，而且與電的輸入有關(guān)，而且與電路原來(lái)的輸出有關(guān)即具路原來(lái)的輸出有關(guān)即具有記憶功能。有記憶功能。主要由觸發(fā)器組成主要由門(mén)電路組成第第2 2節(jié)節(jié) 邏輯代數(shù)（布爾代數(shù)）基礎(chǔ)邏輯代數(shù)（布爾代數(shù)）基礎(chǔ)( ,.)Ff A B C 一、基本邏輯一、基本邏輯: 與與、或或、非非1. 邏輯與邏輯與開(kāi)關(guān)開(kāi)關(guān)A，

5、B和和C都閉合時(shí)，都閉合時(shí)，燈亮。燈亮。所有條件都滿(mǎn)足，結(jié)果才發(fā)生所有條件都滿(mǎn)足，結(jié)果才發(fā)生，這種，這種因果關(guān)系稱(chēng)為邏輯與。因果關(guān)系稱(chēng)為邏輯與。FA B CABC電路模型電路模型EFABC2. 邏輯或邏輯或開(kāi)關(guān)開(kāi)關(guān)A，B和和C至少有一個(gè)閉至少有一個(gè)閉合時(shí)，燈亮。合時(shí)，燈亮。只要有一個(gè)條件滿(mǎn)足，結(jié)果就發(fā)生只要有一個(gè)條件滿(mǎn)足，結(jié)果就發(fā)生，這種因果關(guān)系稱(chēng)為邏輯或。這種因果關(guān)系稱(chēng)為邏輯或。FABCA電路模型電路模型EFBC2. 邏輯非邏輯非開(kāi)關(guān)開(kāi)關(guān)A閉合時(shí)，燈不亮；閉合時(shí)，燈不亮；開(kāi)關(guān)開(kāi)關(guān)A斷開(kāi)斷開(kāi)時(shí)，燈亮?xí)r，燈亮。條件滿(mǎn)足，結(jié)果不發(fā)生；條件不滿(mǎn)足，條件滿(mǎn)足，結(jié)果不發(fā)生；條件不滿(mǎn)足，結(jié)果發(fā)生。結(jié)果發(fā)生

6、。這種因果關(guān)系稱(chēng)為邏輯非。這種因果關(guān)系稱(chēng)為邏輯非。FA 電路模型電路模型AEF二、基本邏輯運(yùn)算規(guī)則和定律二、基本邏輯運(yùn)算規(guī)則和定律1. 常量與常量與 常量常量2. 常量與常量與 變量變量0 00 11 00 1 11 1001111 000 10 01 000AA 11AAA 0A A A AA 00AAA 111AA 1AA AAA AA （一）（一） 基本運(yùn)算規(guī)則基本運(yùn)算規(guī)則（二）（二） 邏輯代數(shù)運(yùn)算定律邏輯代數(shù)運(yùn)算定律1. 交換律交換律2. 結(jié)合律結(jié)合律3. 分配律分配律普通代數(shù)普通代數(shù)不適用不適用!A BB AABBA ()()()A B CA BCAB CA CB()()()ABCA

7、BCABCACB()ABCA BA C() ()AB CABAC3. 吸收律吸收律(1) 原變量的吸收：原變量的吸收：證明：證明：利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡(jiǎn)。利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡(jiǎn)。例如：例如：被吸收被吸收()ABCDABD EFABCD AAAB (1)1AABABAA (2) 反變量的吸收：反變量的吸收：證明：證明：例如：例如：被吸收被吸收AABAB () ()AABAAABAB AABCCDABCCD 證明：證明：()ABACBCABACAA BCABACABCABCABAC例如：例如：ABACBCDABACBCBCDABACBCABAC1吸收吸收(3) (3) 混合變量

8、的吸收：混合變量的吸收：ABACBCABAC A BABA B ABAB 可以用列真值表的方法證明：可以用列真值表的方法證明：4. 4. 反演定律：反演定律：ABA B第第3節(jié)節(jié) 邏輯門(mén)電路邏輯門(mén)電路一、基本邏輯門(mén)一、基本邏輯門(mén)1. 與門(mén)電路與門(mén)電路/與門(mén)：與門(mén)：實(shí)現(xiàn)與邏輯的電路。實(shí)現(xiàn)與邏輯的電路。&ABF邏輯符號(hào)邏輯符號(hào)邏輯表達(dá)式邏輯表達(dá)式F=AB=AB真值表真值表有有0出出0，全，全1出出1ABF000010100111FD1D2AB+VCC=12V2. 或門(mén)電路或門(mén)電路/或門(mén)：或門(mén)：實(shí)現(xiàn)或邏輯的電路。實(shí)現(xiàn)或邏輯的電路。邏輯表達(dá)式邏輯表達(dá)式F=A+B真值表真值表ABF0000111

9、01111邏輯符號(hào)邏輯符號(hào) 1ABF有有1出出1，全，全0出出0FD1D2AB-VCC= -12V3. 非門(mén)電路非門(mén)電路/非門(mén)：非門(mén)：實(shí)現(xiàn)非邏輯的電路。實(shí)現(xiàn)非邏輯的電路。真值表真值表邏輯表達(dá)式邏輯表達(dá)式FA 邏輯符號(hào)邏輯符號(hào)AF1AF0110+VCC=+5 VFA二、復(fù)合門(mén)電路二、復(fù)合門(mén)電路1. 與非門(mén)：與非門(mén)：實(shí)現(xiàn)與非邏輯的電路。實(shí)現(xiàn)與非邏輯的電路。真值表真值表ABF001011101110邏輯表達(dá)式邏輯表達(dá)式FAB 邏輯符號(hào)邏輯符號(hào)有有0出出1，全全1出出0&ABFAF1&ABF2. 或非門(mén)：或非門(mén)：實(shí)現(xiàn)或非邏輯的電路。實(shí)現(xiàn)或非邏輯的電路。真值表真值表ABF00101010

10、0110邏輯表達(dá)式邏輯表達(dá)式FAB有有1出出0，全全0出出1邏輯符號(hào)邏輯符號(hào)AF1ABF1 ABF1 3. 異或門(mén)：異或門(mén)：實(shí)現(xiàn)異或邏輯的電路。實(shí)現(xiàn)異或邏輯的電路。A B F0 0 00 1 11 0 11 1 0FABABAB A與與B 相同出相同出0 不同出不同出1真值表真值表=1ABF邏輯符號(hào)邏輯符號(hào)4. 同或門(mén)：同或門(mén)：實(shí)現(xiàn)同或邏輯的電路。實(shí)現(xiàn)同或邏輯的電路。A B F0 0 10 1 01 0 01 1 1A與與B 相同出相同出1 不同出不同出0真值表真值表FABABAB=1ABF邏輯符號(hào)邏輯符號(hào)5. 與或非門(mén)與或非門(mén)真值表？真值表？ABCDF& 1&FABCDABC

11、DAB CD F0000001000100100100010011010010000101010010110001011101010000011001001101000110110101100100110110011101001111110三、其他門(mén)電路三、其他門(mén)電路1. 三態(tài)門(mén)：三態(tài)門(mén)：0態(tài)，態(tài)，1態(tài)，高阻態(tài)態(tài)，高阻態(tài)& ABFE功能表功能表0E 1E FAB E=1 正常工作正常工作& ABFE& ABFE功能表功能表0E 1E FAB & ABFE正常工作正常工作0E 2. 傳輸門(mén)：傳輸門(mén)：uiuoCC功能表功能表C0 oi,uu C1, iouu C1

12、C0, oiuu 也叫雙向模擬開(kāi)關(guān)也叫雙向模擬開(kāi)關(guān)第第4節(jié)節(jié) 集成門(mén)電路集成門(mén)電路TTL集成電路集成電路CMOS集成電路集成電路一、一、TTL與非門(mén)電路與非門(mén)電路 有有0出出1，全，全1出出0&ABCFFA B C 真值表真值表1. TTL與非門(mén)的工作原理與非門(mén)的工作原理ABCF00010011010101111001101111011110+5VFT2T3T4T1T5ABC輸入級(jí)輸入級(jí)倒相放大級(jí)倒相放大級(jí)輸出級(jí)輸出級(jí)TTL與非門(mén)原理圖與非門(mén)原理圖a、任一輸入為低電平（、任一輸入為低電平（0.3V）時(shí)）時(shí)“0”1V不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通三個(gè)三個(gè)PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V+

13、5VFT2T3T4T1T5ABCR3R4R5R1R2任一輸入為低電平（任一輸入為低電平（0.3V）時(shí)）時(shí)“0”1VuF=5-uR2-ube3-ube4 3.4V高電平！高電平！+5VFT3T4T1ABCR3R5R1R2b、輸入全為高電平（、輸入全為高電平（3.4V）時(shí)）時(shí)“1”全導(dǎo)通全導(dǎo)通電位被嵌電位被嵌在在2.1V全反偏全反偏 1V截止截止0.7V+5VFT2T3T4T1T5ABCR3R4R5R1R20.3V輸入全為高電平（輸入全為高電平（3.4V）時(shí)）時(shí)全反偏全反偏“1”飽和飽和+5VFT2T1T5ABCR4R1R2F0.3Vu FABC 測(cè)試電路測(cè)試電路&+5Vuoui電壓傳輸特

14、性電壓傳輸特性ABCDEo/Vui/Vu3.60.30.81.4 1.82. 參數(shù)參數(shù)(1)、標(biāo)準(zhǔn)輸出高電平、標(biāo)準(zhǔn)輸出高電平UH 典型值為典型值為3.6V電壓傳輸特性電壓傳輸特性ABCDEo/Vui/VuHUHLULHULUoffUonU(2)、最小輸出高電平、最小輸出高電平UHL 典型值為典型值為2.4V(3)、標(biāo)準(zhǔn)輸出低電平、標(biāo)準(zhǔn)輸出低電平UL 典型值為典型值為0.3V(4)、最大輸出低電平、最大輸出低電平ULH 典型值為典型值為0.8V(5)、關(guān)門(mén)電平、關(guān)門(mén)電平Uoff (6)、開(kāi)門(mén)電平、開(kāi)門(mén)電平Uon (7)、扇出系數(shù)扇出系數(shù)N 帶同類(lèi)型門(mén)的數(shù)目，帶同類(lèi)型門(mén)的數(shù)目，N 8(8)、平均延

15、遲時(shí)間、平均延遲時(shí)間t tpdpd tpd=(tpd1+ tpd2)/2tui0tuo0tpd1tpd250%50%集電極懸空集電極懸空+5VFR2R1T2R3T1T5ABC3. 集電極開(kāi)路的與非門(mén)（集電極開(kāi)路的與非門(mén)（OCOC門(mén)）門(mén)）符號(hào)符號(hào)&ABCFOC門(mén)的使用門(mén)的使用(1). 提高輸出高電平的數(shù)值，適合不同電平系統(tǒng)之間提高輸出高電平的數(shù)值，適合不同電平系統(tǒng)之間 的電平轉(zhuǎn)換的電平轉(zhuǎn)換(2). 可直接帶動(dòng)負(fù)載，增加了帶負(fù)載能力可直接帶動(dòng)負(fù)載，增加了帶負(fù)載能力(3). 具有線(xiàn)與功能具有線(xiàn)與功能&+UCCABCDEFFFABC DEF4. TTL門(mén)電路使用注意事項(xiàng)門(mén)電路使用注意事

16、項(xiàng)P: 159多余輸入端的處理多余輸入端的處理&ABFNMOS管管1. CMOS非門(mén)非門(mén)+UCCST1DT2uiuoGSPMOS管管二、二、CMOS門(mén)電路門(mén)電路ui=0截止截止飽和導(dǎo)通飽和導(dǎo)通uo=1工作原理工作原理+UCCST1DT2uiuoGSui=飽和導(dǎo)通飽和導(dǎo)通截止截止uo=+UCCST1DT2uiuoGS2. CMOS與非門(mén)與非門(mén)+UCCT3T4T2T1ABFABT1 T2 T3 T4 F00截截止止截截止止飽飽通通飽飽通通101飽飽通通截截止止截截止止飽飽通通110飽飽通通截截止止飽飽通通截截止止111飽飽通通飽飽通通截截止止截截止止0反向器的電壓傳輸特性反向器的電壓傳輸特

17、性o/Vui/VuCCU高電平近似等于高電平近似等于電源電壓電源電壓UCC低電平近似低電平近似等于等于0 V曲線(xiàn)很陡，接近于曲線(xiàn)很陡，接近于理想波形理想波形3. CMOSCMOS電路的電壓傳輸特性電路的電壓傳輸特性4. CMOSCMOS門(mén)電路使用注意事項(xiàng)門(mén)電路使用注意事項(xiàng)P: 161多余輸入端的處理：不能懸空！多余輸入端的處理：不能懸空！&ABF接口技術(shù)接口技術(shù)：在數(shù)字電路中，不同類(lèi)型的數(shù)字集成電：在數(shù)字電路中，不同類(lèi)型的數(shù)字集成電路之間的連接問(wèn)題路之間的連接問(wèn)題為什么？為什么？TTL門(mén)與門(mén)與CMOS門(mén)之間的接口門(mén)之間的接口CMOS門(mén)與門(mén)與TTL門(mén)之間的接口門(mén)之間的接口三、三、TTL門(mén)

18、電路與門(mén)電路與CMOS門(mén)電路之間的接口電路門(mén)電路之間的接口電路TTLTTL電路電路: :電壓大于電壓大于2.4V2.4V為高電平，小于為高電平，小于0.8V0.8V為低電平。為低電平。CMOSCMOS電路電路: :電壓大于電壓大于7V7V為高電平，小于為高電平，小于3V3V為低電平。為低電平。一、邏輯電路分析一、邏輯電路分析已知邏輯電已知邏輯電路圖路圖分析其邏輯分析其邏輯功能功能第第5節(jié)節(jié) 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì)基本步驟：基本步驟：1 1、根據(jù)已知的邏輯電路，寫(xiě)出邏輯表達(dá)式、根據(jù)已知的邏輯電路，寫(xiě)出邏輯表達(dá)式2 2、根據(jù)寫(xiě)出的邏輯表達(dá)式，化簡(jiǎn)該邏輯表達(dá)式、根據(jù)寫(xiě)出的邏

19、輯表達(dá)式，化簡(jiǎn)該邏輯表達(dá)式3 3、根據(jù)化簡(jiǎn)的邏輯表達(dá)式，列出真值表、根據(jù)化簡(jiǎn)的邏輯表達(dá)式，列出真值表4 4、根據(jù)真值表，分析邏輯功能、根據(jù)真值表，分析邏輯功能分析下圖的邏輯功能。分析下圖的邏輯功能。 ABABA B A B A B FA B A BA BA BA BA BABF001010100111真值表真值表相同為相同為1不同為不同為0同或門(mén)同或門(mén)=1FA BA BAB 例例1：&ABF11分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFA B AB A AB B FAB A AB BAB AAB BABAABBABAB（）（）ABF000011101110真值表真值表相

20、同為相同為0不同為不同為1異或門(mén)異或門(mén)=1FABABAB 例例2：分析下圖的邏輯功能分析下圖的邏輯功能F2F1F3例例3：F3& 1ABF1F211ABABAB1FAB 3FAB 2()()FABABAB ABABABABAB已知邏輯已知邏輯要求要求畫(huà)出最簡(jiǎn)單的畫(huà)出最簡(jiǎn)單的邏輯電路圖邏輯電路圖二、二、 邏輯電路的設(shè)計(jì)邏輯電路的設(shè)計(jì)基本步驟：基本步驟：1 1、定義、定義1 1和和0 0，用邏輯語(yǔ)言描述具體實(shí)際問(wèn)題，用邏輯語(yǔ)言描述具體實(shí)際問(wèn)題2 2、根據(jù)已知的邏輯要求，列出真值表、根據(jù)已知的邏輯要求，列出真值表3 3、根據(jù)列出的真值表，寫(xiě)出邏輯表達(dá)式、根據(jù)列出的真值表，寫(xiě)出邏輯表達(dá)式4 4

21、、根據(jù)、根據(jù)寫(xiě)出的邏輯表達(dá)式寫(xiě)出的邏輯表達(dá)式，化簡(jiǎn)該邏輯表達(dá)式化簡(jiǎn)該邏輯表達(dá)式5 5、根據(jù)化簡(jiǎn)的邏輯表達(dá)式，畫(huà)出相應(yīng)的邏輯電路圖、根據(jù)化簡(jiǎn)的邏輯表達(dá)式，畫(huà)出相應(yīng)的邏輯電路圖例例1：設(shè)計(jì)三人表決電路（：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。亮，否則不亮。解：解：1、0和和1的定義。的定義。輸入：同意為輸入：同意為1，不同意為，不同意為0； 輸出：通過(guò)為輸出：通過(guò)為1，未通過(guò)為，未通過(guò)為0。3、寫(xiě)出邏輯代數(shù)表達(dá)式并化簡(jiǎn)、寫(xiě)出邏輯代數(shù)

22、表達(dá)式并化簡(jiǎn)()()()FABCABCABCABCABCABCABCABCBC AAAC BBAB CCABBABCABCCACABCF000000100100011110001011110111112、列真值表、列真值表寫(xiě)成與非門(mén)形式：寫(xiě)成與非門(mén)形式：FABBCCAAB BC CA4、根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。、根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。FABBCCA& 1&ABCF標(biāo)準(zhǔn)標(biāo)準(zhǔn)FAB BC CA&ABCF例例2：舉重比賽有：舉重比賽有1個(gè)主裁判和個(gè)主裁判和3個(gè)副裁判，按照舉重比賽規(guī)則：當(dāng)個(gè)副裁判，按照舉重比賽規(guī)則：當(dāng)主裁判判定成績(jī)有效時(shí)，運(yùn)動(dòng)員得主裁判判定成績(jī)有效時(shí)，運(yùn)

23、動(dòng)員得2分；分；副裁判判定成績(jī)有效時(shí)，副裁判判定成績(jī)有效時(shí)，運(yùn)動(dòng)員得運(yùn)動(dòng)員得1 1分；運(yùn)動(dòng)員得到分?jǐn)?shù)大于或等于分；運(yùn)動(dòng)員得到分?jǐn)?shù)大于或等于3 3分時(shí)，成績(jī)就有效。分時(shí)，成績(jī)就有效。設(shè)計(jì)一個(gè)表決舉重比賽成績(jī)有效的邏輯電路設(shè)計(jì)一個(gè)表決舉重比賽成績(jī)有效的邏輯電路解：解：1、0和和1的定義。的定義。 輸入：輸入：三個(gè)副裁判分別為三個(gè)副裁判分別為A、 B、 C，主裁判為，主裁判為D。判定成績(jī)有效為。判定成績(jī)有效為1，判定成績(jī)無(wú)效為判定成績(jī)無(wú)效為0 0。 輸出：輸出：為為F F，成效有效為，成效有效為1 1，成績(jī)無(wú)效為，成績(jī)無(wú)效為0 0A B C D F A B C D F0 0 0 0 0 1 0 0

24、0 00 0 0 1 0 1 0 0 1 10 0 1 0 0 1 0 1 0 00 0 1 1 1 1 0 1 1 10 1 0 0 0 1 1 0 0 00 1 0 1 1 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 1 1 1 1 1 12、列真值表、列真值表3、寫(xiě)出邏輯代數(shù)表達(dá)式并化簡(jiǎn)、寫(xiě)出邏輯代數(shù)表達(dá)式并化簡(jiǎn)FCDBDBCDADACDABDABCABCD (1)(1)FCDBAABADBBDABCCDADBDABCCDADBDABCCD AD BD ABC4、根據(jù)邏輯表達(dá)式、根據(jù)邏輯表達(dá)式 畫(huà)出邏輯圖。畫(huà)出邏輯圖。&ABC&FDADBCCD

25、ABC一、編碼器一、編碼器第第6節(jié)節(jié) 常用集成組合邏輯電路常用集成組合邏輯電路編碼：編碼：用二進(jìn)制代碼表示某種特定信號(hào)的過(guò)程。用二進(jìn)制代碼表示某種特定信號(hào)的過(guò)程。編碼器：編碼器：實(shí)現(xiàn)編碼功能的組合邏輯電路。實(shí)現(xiàn)編碼功能的組合邏輯電路。M-N線(xiàn)線(xiàn)編碼器編碼器MN122NNM 編碼器的設(shè)計(jì)：編碼器的設(shè)計(jì)：與一般組合邏輯電路的設(shè)計(jì)相同。與一般組合邏輯電路的設(shè)計(jì)相同。首先要列出首先要列出編碼表編碼表，然后寫(xiě)出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，然后寫(xiě)出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫(huà)出邏輯圖。最后畫(huà)出邏輯圖。二進(jìn)制編碼器：二進(jìn)制編碼器： 用用N 位二進(jìn)制代碼表示位二進(jìn)制代碼表示M 個(gè)輸入信號(hào)個(gè)輸入信號(hào) 的組合邏輯電路的

26、組合邏輯電路N 位位二進(jìn)制代碼有二進(jìn)制代碼有2N 種不同的組合，種不同的組合，可以可以表示表示2N個(gè)信號(hào)個(gè)信號(hào) 1. 二進(jìn)制編碼器二進(jìn)制編碼器編碼表編碼表4567CIIII例：例：八線(xiàn)八線(xiàn)-三線(xiàn)編碼器三線(xiàn)編碼器設(shè)八個(gè)輸入端為設(shè)八個(gè)輸入端為I0 I7，八種信號(hào)，與之對(duì)應(yīng)的輸出設(shè)為，八種信號(hào)，與之對(duì)應(yīng)的輸出設(shè)為A、B、C，共三位二進(jìn)制數(shù)。，共三位二進(jìn)制數(shù)。ICBAI0000I1001I2010I3011I4100I5101I6110I71112367BIIII1357AIIII8-3編碼器邏輯圖編碼器邏輯圖 CBA0I1I2I3I4I5I6I7I4567CIIII2367BIIII1357AIII

27、I輸入端：十個(gè)按鍵輸入端：十個(gè)按鍵 A0A9輸出端：輸出端： F1F42. 二二-十進(jìn)制編碼器十進(jìn)制編碼器二二-十進(jìn)制編碼器十進(jìn)制編碼器： 用用4 位二進(jìn)制代碼表示十進(jìn)制的位二進(jìn)制代碼表示十進(jìn)制的10個(gè)數(shù)字個(gè)數(shù)字09的組合邏輯電路的組合邏輯電路編碼表編碼表11357913579FAAAAAA A A A A 22367FA A A A 34567FA A A A 489FA A AF4F3F2F1A00000A10001A20010A30011A40100A50101A60110A70111A81000A91001113579FA A A A A 22367FA A A A 34567FA A

28、 A A 489FA A 當(dāng)有鍵按下時(shí)，當(dāng)有鍵按下時(shí)，S=1：燈亮：燈亮沒(méi)有鍵按下時(shí)，沒(méi)有鍵按下時(shí)，S=0：燈不亮燈不亮01234SAFFFF975311AAAAAF 76322AAAAF 76543AAAAF 489F = A A01234S = A + F +F + F + F &G4&G1&G3&G2V5 4F3F2F1F 1G50A1A2A3A4A5A6A7A8A9A1 1 6G7G二二- -十進(jìn)制十進(jìn)制編碼器編碼器邏輯圖邏輯圖1譯碼器：譯碼器：實(shí)現(xiàn)譯碼功能的組合邏輯電路實(shí)現(xiàn)譯碼功能的組合邏輯電路二、二、 譯碼器和數(shù)字顯示譯碼器和數(shù)字顯示譯碼譯碼：與編碼相反，將具有特定含義的二進(jìn)制代碼翻：與編碼相反，將具有特定含義的二進(jìn)制代碼翻譯成它表示的信號(hào)譯成它表示的信號(hào)N-M線(xiàn)線(xiàn)譯碼器譯碼器NM例例： N=2 的譯碼器的譯碼器輸入端輸入端：A1、A2 使能端使能端：E 輸出端輸出端：F0、F1 、F2 、F3真值表：真值表：012FE A A112FE A A212FE A A312FE A A1. 二進(jìn)制譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器：二進(jìn)制譯碼器：將一組將一組N 位二進(jìn)制代碼翻譯成其對(duì)位二進(jìn)制代碼翻譯成其對(duì)應(yīng)的應(yīng)的 2N 個(gè)信號(hào)個(gè)信號(hào)EA1A2F0F1F2F31 11110000111001101101011010111110012FE A A