電路電子課程設(shè)計10

1、第10章 組合邏輯電路本章要求：了解組合邏輯電路的特點，掌握組合電路的分析和設(shè)計方法，以及譯碼器、編碼器、多路選擇器等常用集成電路的設(shè)計使用。本章內(nèi)容：數(shù)字電路一般可分為組合邏輯電路和時序邏輯電路。組合邏輯電路的特點是輸出邏輯狀態(tài)完全由當前輸入狀態(tài)決定。門電路是組合邏輯電路的基本邏輯單元。本章介紹了組合電路的分析和設(shè)計方法，以及譯碼器、編碼器、多路選擇器等常用集成電路的設(shè)計使用。本章學(xué)時：6學(xué)時教學(xué)手段：傳統(tǒng)教學(xué)結(jié)合電工電子技術(shù)EDA仿真，通過例題使學(xué)生理解并掌握本章內(nèi)容。10.1 組合邏輯電路的分析與設(shè)計本節(jié)學(xué)時：2學(xué)時本節(jié)重點：組合電路的分析和設(shè)計方法教學(xué)內(nèi)容：101。1 組合邏輯電路的分

2、析組合邏輯電路的分析：從給定的邏輯電路圖求出輸出函數(shù)的邏輯功能。即求出邏輯表達式和真值表。 步驟一般為：（1）推導(dǎo)邏輯電路輸出函數(shù)的邏輯表達式并化簡。首先將邏輯圖中各個門的輸出都標上字母，然后從輸入級開始，逐級推導(dǎo)出各個門的輸出函數(shù)。（2）由邏輯表達式建立真值表作真值表的方法是首先將輸入信號的所有組合列表，然后將各組合代入輸出函數(shù)得到輸出信號值。（3）分析真值表，判斷邏輯電路的功能例10-1 試分析圖10-1所示的邏輯電路圖的功能。圖10-1 例10-1的電路圖A BY0 00 11 01 11001 解：（1）根據(jù)邏輯圖寫出邏輯函數(shù)式并化簡（2）列真值表如表9-5。 （3）分析邏輯功能由真值

3、表可知:例10-1 真值表A、 B相同時Y=1，A、B,不相同時 Y=0，所以該電路是同或邏輯電路。10.1.2 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計就是在給定邏輯功能及要求的條件下，設(shè)計出滿足功能要求，而且是最簡單的邏輯電路，其一般步驟如下：（1）確定輸入輸出變量，定義變量邏輯狀態(tài)含義。（2）將實際邏輯問題抽象成真值表。 （3）根據(jù)真值表寫邏輯表達式，并化簡成最簡與或表達式。 （4）根據(jù)表達式畫邏輯圖。 例10-2 設(shè)有甲、乙、丙三臺電機，它們運轉(zhuǎn)時必須滿足這樣的條件，即任何時間必須有而且僅有一臺電機運行，如不滿足該條件，就輸出報警信號。試設(shè)計此報警電路。 解： （1） 取甲、乙、丙三臺電機

4、的狀態(tài)為輸入變量，分別用A、B和C表示，并且規(guī)定電機運轉(zhuǎn)為1，停轉(zhuǎn)為0，取報警信號為輸出變量，以Y表示，Y=0表示正常狀態(tài)，否則為報警狀態(tài)。（2）根據(jù)題意可列出表9-7所示真值表。 （3）寫邏輯表達式，方法有兩，其一是對Y=1的情況寫，其A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111表10-2 真值表二是對Y=0的情況寫，用方法一寫出的是最小項表達式，用方法二寫出的是最大項表達式，若Y=0的情況很少時，也可對Y非等于1的情況寫，然后再對Y 圖10-2 例10-2的電路圖非求反。以下是對Y=1的情況寫出的表達式: 化簡后得到: （4）

5、由邏輯表達式可畫出圖9-31所示的邏輯電路圖，一般為由出向入的過程。例10-3 試設(shè)計一邏輯電路供三人（A，B，C）表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示“1”；如果不贊成，不按電鍵，表示“0”。表決結(jié)果用指示燈來表示，如果多數(shù)贊成，則指示燈亮，Y=1；反之燈不亮，Y=0。 ABCY00000010010001111000101111011111表10-3 真值表解：首先確定邏輯變量，設(shè)A、B、C為三個電鍵， Y為指示燈。(1) 根據(jù)以上分析列出表9-8所示的真值表。（2）由真值表寫出邏輯式化簡后得到 （3）根據(jù)邏輯表達式畫邏輯圖如圖9-32所示。CAB&&&

6、;Y&圖10-3 例10-3的電路圖10.2譯碼器學(xué)時：1學(xué)時本節(jié)重點：二進制譯碼器 二十進制譯碼器 顯示譯碼器教學(xué)內(nèi)容：將二進制代碼（或其它確定信號或?qū)ο蟮拇a）“翻譯”出來，變換成另外的與之對應(yīng)的輸出信號（或另一種代碼）的邏輯電路稱為譯碼器。10.2.1 二進制譯碼器N位二進制譯碼器有N個輸入端和2N個輸出端，即將N位二進制代碼的組合狀態(tài)翻譯成對應(yīng)的2N個最小項，一般稱為N線-2N線譯碼器。2線-4線譯碼器的邏輯圖如圖10-4所示。表10-4 2線-4線譯碼器真值表AB1Y0&Y1&F&F&11 圖10-4 2線-4線譯碼器 A B1 ×

7、×0 0 00 0 10 1 00 1 11 1 1 11 1 1 01 1 0 11 0 1 10 1 1 1 電路有2個輸入端A、B，4個輸出端，在任何時刻最多只有一個輸出端為有效電平（此處為低電平），其真值表見表10-4。是使能控制端（也稱為選通信號），當=0（有效）時，譯碼器處于工作狀態(tài)；當=1（無效）時，譯碼器處于禁止工作狀態(tài)，此時，全部輸出端都輸出高電平（無效狀態(tài)）。常用的中規(guī)模集成電路譯碼器有雙2線-4線譯碼器74139，3線-8線譯碼器74138，4線-16線譯碼器74154和4線-10線譯碼器7442等。74138是TTL系列中的3線8線譯碼器，它的邏輯符號見圖10

8、-5 ，其中A、B和C是輸入端，是輸出端，是控制端。它的譯碼器的真值表見表10-5。在真值表中，從真值表可以看出當G1=1、G2=0時該譯碼器處于工作狀態(tài)，否則輸出被禁止，輸出高電平。這三個控制端又稱為片選端，利用它們可以將多片連接起來擴展譯碼器的功能。圖10-5 3-8譯碼器的邏輯符號從真值表可知每一個輸出端的函數(shù)為： 其中mi為輸入C、B、A的最小項。 如果把G1作為數(shù)據(jù)輸入端（同時使），把CBA作為地址端，則可以把G1信號送到一個由地址指定的輸出端，例如，CBA=101，則Y5等于G1的反碼。這種使用稱為數(shù)據(jù)分配器使用?？?制表10-5 74138真值表輸 入輸 出G1 G2C B AY

9、0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X 10 X1 01 01 01 01 01 01 01 0X X XX X X0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0圖10-6 用74138實現(xiàn)4-16線譯碼 圖10-7 用74138實現(xiàn)組合邏輯函數(shù)用兩個3-

10、8譯碼器可組成4-16線譯碼器，見圖10-6，將C、B、A信號連接到U1和U2的C、B、A端，將U1的控制和U2的G1端連接到D，當D=0時，選中U1，否則選中U2，將U1的和U2的端連接到使能信號EN，當EN=0時，譯碼器正常工作，當EN=1時，譯碼器被禁止。例10-4 用74138譯碼器實現(xiàn)的電路如圖10-7所示，寫出Y(A,B,C)的邏輯表達式。 解：從74138譯碼器的功能可知，它的每一個輸出都是對應(yīng)輸入邏輯變量最小項的非，因此得到輸出表達式 10.2.2 二十進制譯碼器二十進制譯碼器又稱為碼制變換譯碼器，它是將BCD碼譯成十個獨立輸出的高電平或低電平信號。常用的有4線-10線BCD譯

11、碼器7442，符號見圖9-48，它的輸入為8421BCD碼時，輸出為十個獨立的信號線0-9，對于8421BCD碼以外的偽碼，輸出全為高電平。該芯片常與發(fā)光二極管連接，用二極管是否發(fā)光來顯示BCD數(shù)據(jù)。CMOS 4028也是和7442相同功能的4線10線譯碼器。 圖10-8 7442符號圖10.3.3 顯示譯碼器 在一些數(shù)字系統(tǒng)中，不僅需要譯碼，而且需要把譯碼的結(jié)果顯示出來。所以顯示譯碼器是對4位二進制數(shù)碼譯碼并推動數(shù)碼顯示器的電路。1顯示器件目前廣泛使用的顯示器件是七段數(shù)碼顯示器，由ag等7段可發(fā)光的線段拼合而成，通過控制各段的亮或滅，就可以顯示不同的字符或數(shù)字。七段數(shù)碼顯示器有半導(dǎo)體數(shù)碼顯示

12、器和液晶顯示器兩種。 半導(dǎo)體數(shù)碼管（或稱LED數(shù)碼管）由發(fā)光二極管組成，有一般亮和超亮等不同之分，也有0.5寸、1寸等不同的尺寸。小尺寸數(shù)碼管的顯示筆畫常用一個發(fā)光二極管組成，而大尺寸的數(shù)碼管由二個或多個發(fā)光二極管組成，一般情況下，單個發(fā)光二極管的管壓降為1.8V左右，電流不超過30mA。發(fā)光二極管的陽極連在一起連接到電源正極的稱為共陽數(shù)碼管，陰極接低電平的二極管發(fā)光；發(fā)光二極管的陰極連在一起連接到電源負極的稱為共陰數(shù)碼管，陽極接高電平的二極管發(fā)光。圖9-49所示是七段數(shù)碼管的外形圖及共陰、共陽等效電路。有的數(shù)碼管在右下角還增設(shè)了一個小數(shù)點，形成八段顯示。圖 10-9七段數(shù)碼管的外形圖及共陰共

13、陽等效電路 af be c dpgd小數(shù)點a b c d e f ga b c d e f g共陰結(jié)構(gòu)共陽結(jié)構(gòu)陰極G2 常用LED數(shù)碼管顯示的數(shù)字和字符是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。液晶顯示器（LCD）是另一種數(shù)碼顯示器。液晶顯示器中的液態(tài)晶體材料是一種有機化合物，在常溫下既有液體特性，又有晶體特性。利用液晶在電場作用下產(chǎn)生光的散射或偏光作用原理，便可實現(xiàn)數(shù)字顯示。一般對LCD的驅(qū)動采用正負對稱的交流信號。2七段顯示譯碼器七段顯示譯碼器的功能是把“8421”二-十進制代碼譯成對應(yīng)于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制代碼。顯示譯碼器有很多集成

14、產(chǎn)品，如用于共陽數(shù)碼管的譯碼電路7446/47和用于共陰數(shù)碼管的譯碼電路7448等，下面分別加以介紹。（1）用于共陽數(shù)碼管的譯碼電路7446/47該電路采用集電極開路輸出，具有試燈輸入、前/后沿滅燈控制、燈光調(diào)節(jié)能力和有效低電平輸出，驅(qū)動輸出最大電壓：46A、L46為30V，47A、L47、LS47為15V，吸收電流：46A、L46為40mA，47A、L47為30mA，LS47為24mA，7446與74246，7447與74247分別字型不同，其他相同，可以互換。共陽數(shù)碼管的譯碼電路的符號見圖10-10，真值表見表10-6 。 圖10-10 7446的符號圖 該譯碼器有4個控制信號：燈測試端，

15、=0數(shù)碼管各段都亮，除試燈外=1。動態(tài)滅零輸入端，當=0，同時ABCD信號為0，而=1時，所有各段都滅，同時輸出0，該功能是滅0。滅燈輸入/動態(tài)滅燈輸出端，當作為輸入端使用時，若=0，則不管其它輸入信號，輸出各段都滅。當作為輸出端使用時，若輸出0，表示各段已經(jīng)熄滅。 7446與共陽數(shù)碼管的連接見圖10-11。圖中電阻RP為限流電阻，具體阻值視數(shù)碼管的電流大小而定。7446是OC輸出，電源電壓可以達到30 V，吸收電流40mA，對于一般的驅(qū)動是可以滿足需求的，但是若數(shù)碼管太大，就需要更高的電壓和更大的電流，這就需要在譯碼器與數(shù)碼管之間增加高電壓、高電流驅(qū)動器。例如達林頓驅(qū)動電路DS2001/2/

16、3/4，該電路由7個高增益的達林頓管組成，集電極-發(fā)射極間電壓可達到50V，集電極電流350mA，輸入與TTL、CMOS兼容，輸出高電壓50V，輸出低電壓1.6V。十進制控 制輸 入顯 示輸 出 D C B A 字形A B C D E F G 01234567891011121314151 11 X1 X1 X1 X1 X1 X1 X1 X1 X1 X1 X1 X1 X1 X1 X0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 11 0 1 0 11 0 1 1 1

17、1 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1熄滅熄滅無效狀態(tài)熄滅 0 0 0 0 0 0 1 1 1 0 0 1 1 1 1 1 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1

18、 1X X1 00 XX X X X 00 0 0 0 XX X X X 11 1 1 1 1 1 1 X1 1 1 1 1 1 1 00 0 0 0 0 0 0 1表10-6 7446真值表圖10-12 7448符號圖S圖10-11 共陽數(shù)碼管與譯碼Ucc圖10-13 7448與共陰極數(shù)碼管連接（2）用于共陰數(shù)碼管電路7448 本電路采用有效高電平輸出，具有試燈輸入、前/后沿滅燈控制、輸出最大電壓5.5V，吸收電流7448為6.4mA，74LS48為6mA。7448的電路符號見圖10-12。7448除輸出高電平有效外，其它功能與7446相同。由于共陰數(shù)碼管的譯碼電路7448內(nèi)部有限流電阻，故

19、后接數(shù)碼管時不需外接限流電阻。由于7448拉電流能力?。?mA）,灌電流能力大（6.4mA）, 所以一般都要外接電阻推動數(shù)碼管，7448譯碼器的典型使用電路見圖10-13。10.2編碼器 、10.3數(shù)據(jù)選擇器、10.4加法器本節(jié)學(xué)時：3學(xué)時本節(jié)重點：編碼器 數(shù)據(jù)選擇器 加法器教學(xué)內(nèi)容10.3編碼器編碼器（Encoder）是用二進制碼表示十進制數(shù)或其它一些特殊信息的電路。常用的編碼器有普通編碼器和優(yōu)先編碼器兩類，編碼器又可分為二進制編碼器和二十進制編碼器。10.3.1 普通編碼器N位二進制符號有2N種不同的組合，因此有N位輸出的編碼器可以表示2N個不同的輸入信號，一般把這種編碼器稱為2N線-N線

20、編碼器。圖9-38是三位二進制編碼器的原理框圖，表10-7 8線-3線編碼器編碼表CBA8線-3線 編碼器Y0Y1Y2Y3Y4Y5Y6Y7輸 入(i) C B AY0Y1Y2Y3Y4Y5Y6Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1圖10-14 8線-3線編碼器的框圖它有8個輸入端Y0 Y7，有3個輸出端C、B、A，所以稱為8線-3線編碼器。對于普通編碼器來說，在任何時刻輸入Y0 Y7中只允許一個Y1 Y2 Y3 Y4 Y5 Y6 Y7CBA111圖10-15 三位編碼器的邏輯圖信號為有效電平。高電平有效的8線-3線普通編碼器的編碼表如表10-7所列。

21、由編碼表得到輸出表達式為 C=Y4+ Y5+ Y6+ Y7 B=Y2+ Y3+ Y6+ Y7 A=Y1+ Y3+ Y5+ Y7 實現(xiàn)上述功能的邏輯圖如圖10-15所示。10.3.2 優(yōu)先編碼器 普通編碼器電路比較簡單，但同時兩個或更多輸入信號有效時，將造成輸出狀態(tài)混亂，采用優(yōu)先編碼器可以避免這種現(xiàn)象出現(xiàn)。優(yōu)先編碼器首先對所有的輸入信號按優(yōu)先順序排隊，然后選擇優(yōu)先級最高的一個輸入信號進行編碼。下面以74147和74148為例，介紹優(yōu)先編碼器的邏輯功能和使用方法。110線-4線二進制優(yōu)先編碼器7414710線-4線二進制優(yōu)先編碼器74147為二-十進制編碼器，它的符號如圖9-40所示，編碼見表10

22、-8所示的真值表。該編碼器的特點是可以對輸入進行優(yōu)先編碼，以保證只編碼最高位輸入數(shù)據(jù)線，該編碼器輸入為1-9九個數(shù)字，輸出是BCD碼，數(shù)字0不是輸入信號。輸入與輸出都是低電平有效。表10-8 74147真值表 輸 入輸 出1 2 3 4 5 6 7 8 9D C B A1 1 1 1 1 1 1 1 1X X X X X X X X 0X X X X X X X 0 1X X X X X X 0 1 1X X X X X 0 1 1 1X X X X 0 1 1 1 1X X X 0 1 1 1 1 1X X 0 1 1 1 1 1 1X 0 1 1 1 1 1 1 10 1 1 1 1 1

23、1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0圖10-16 4147優(yōu)先編碼器器符號表 圖10-17所示電路是74147的典型應(yīng)用電路，該電路可以將0-9十個按扭信號轉(zhuǎn)換成編碼。當沒有按扭按下時，按扭按下信號Y=0。若有按扭按下，則按扭按下信號Y=1。雖然0信號未進入74147，但是當0按扭按下時，按扭按下信號Y=1，同時編碼輸出1111，這就相當于0的編碼是1111。圖10-17 將0-9數(shù)字按扭信號轉(zhuǎn)換成BCD碼的編碼電路 28線-3線二進制優(yōu)先編碼器74148輸 入 輸 出EI0 1

24、2 3 4 5 6 7GS EOA2 A1 A01000000000X X X X X X X X1 1 1 1 1 1 1 1X X X X X X X 0X X X X X X 0 1X X X X X 0 1 1X X X X 0 1 1 1X X X 0 1 1 1 1X X 0 1 1 1 1 1X 0 1 1 1 1 1 10 1 1 1 1 1 1 11 11 00 1 0 10 10 10 10 10 10 11 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1二進制編碼器是用n位二進制碼對2n個信號進行編碼的電路。74148的符

25、號圖如圖10-18所示。該編碼器的輸入與輸出都是低電平有效。從真值表10-9可以看出，輸入端EI是片選端，當EI=0時，編碼器正常工作，否則編碼器輸出全為高電平。輸出信號GS=0表示編碼器工作正常，而且有編碼輸出。輸出信號EO=0表示編碼器正常工作但是沒有編碼輸出，它常用于編碼器級連。圖10-18 優(yōu)先編碼器74148表10-9 74148真值表 例1： 某醫(yī)院的某層有8個病房和一個大夫值班室，每個病房有一個按扭，在大夫值班室有一優(yōu)先編碼器電路，該電路可以用數(shù)碼管顯示病房的編碼。各個房間按病人病情嚴重程度不同分類，1號房間病人病情最重，8號房間病情最輕。試設(shè)計一個呼叫裝置，該裝置按病人的病情嚴

26、重程度呼叫大夫，就是若兩個或兩個以上的病人同時呼叫大夫，則只顯示病情最重病人的呼叫。解：根據(jù)題意，選擇優(yōu)先編碼器74148，對病房進行編碼。當有按扭按下時74148的GS端輸出低電平，經(jīng)過反相器推動三極管使蜂鳴器發(fā)聲，以提醒有病房按下了按扭。具體電路見圖10-19，圖中的DS和7446A是將編碼器的輸出A0、A1、A2變換成我們習(xí)慣的顯示方式十進制數(shù)，稱為譯碼和顯示，在后面我們將詳細討論。圖中由于74148輸出低電平有效，而7446輸入高電平有效，所以兩個芯片之間串聯(lián)反相器，圖10-19 優(yōu)先編碼器的應(yīng)用10.4數(shù)據(jù)選擇器從一組輸入數(shù)據(jù)選出其中需要的一個數(shù)據(jù)作為輸出的過程叫做數(shù)據(jù)選擇，具有數(shù)據(jù)

27、選擇功能的電路稱為數(shù)據(jù)選擇器。常用的有4選1、8選1和16選1等數(shù)據(jù)選擇器產(chǎn)品。10.4.1 4選1數(shù)據(jù)選擇器圖10-20是4選1數(shù)據(jù)選擇器邏輯電路，由圖可以得到輸出Y的表達式為： 從表達式可以看出，當選擇信號B=1、A=0時Y=D2，這就相當于將D2信號連接到了輸出端Y。圖10-20 4選1數(shù)據(jù)選擇器邏輯電路10.4.2 8選1數(shù)據(jù)選擇器8選1集成數(shù)據(jù)選擇器74151具有八個輸入信號D0-D7，一對互補輸出信號Y和W，三個數(shù)據(jù)選擇信號C、B、A和使能信號。符號圖見圖9-55，真值表見表10-10。由真值表10-10得到該選擇器的輸出信號為： 這里Y是輸出信號，W是Y的互補信號，mi是選擇信號

28、的最小項，Di是輸入信號，是使能信號。若=0，多路選擇器正常工作，否則多路選擇器輸出低電平。74153是雙4選1多路選擇器，74157是四2選1數(shù)據(jù)選擇器。選 擇使 能輸 出C B A Y WX X X0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11000000000 1 D0 D1 D2 D3 D4 D5 D6 D7 表10-10 多路選擇器74151真值表圖10-21 多路選擇器74151符號圖10.4.3用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) 從數(shù)據(jù)選擇器的功能可以看出，它實際是選擇信號與輸入數(shù)據(jù)信號組成的最小項之和，只要將選擇信號作為邏輯變量，適當確定輸入數(shù)據(jù)信號的

29、狀態(tài)（1，0），就可以實現(xiàn)任意邏輯函數(shù)。 例2 用多路選擇器74151實現(xiàn)函數(shù) 解：根據(jù)題目要求和數(shù)據(jù)選擇器的功能可以列出真值表如表10-11所示。表10-11 例2的真值表選 擇 信 號輸 出數(shù)據(jù)信號C B AF(A,B,C)D0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110110100D0=1D1=0D2=1D3=1D4=0D5=1D6=0D7=0圖10-22 例2的邏輯圖由真值表可以得到邏輯圖10-22。例3 用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)的電路如圖10-23所示，寫出輸出Y的邏輯表達式，列出真值表并說明電路功能。D7 D6 D5 D4 D3 D

30、2 D1 D0GABCY W1ABCD 圖10-23 例3圖解：根據(jù)8選1數(shù)據(jù)選擇器74LS151功能，按照圖10-23電路的連接方式，將A、B、C代入，并將D代替D6、D5、D3、D0，代替D7、D4、D2、D1，得到 根據(jù)上式得到電路的真值表如表10-12所示，由表可見，該電路是4位奇校驗器，即當4位輸入A、B、C、D中“1”的個數(shù)為奇數(shù)時，輸出F=1，為偶數(shù)時F=0 表10-12 例3真值表a) A B C DFA B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1011010011 0 0 01 0 0 11 0

31、 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11001011010.5加法器在數(shù)字系統(tǒng)中對二進制數(shù)進行加、減、乘、除運算時，都是轉(zhuǎn)化成加法運算完成的，所以加法運算是構(gòu)成運算電路的基本單元。10.5.1 一位加法器 1半加器能對兩個一位二進制數(shù)進行相加得到和及進位的電路稱為半加器。按照二進制數(shù)運算規(guī)則得到表9-9所示真值表，其中A、B是兩個加數(shù)，S是和，C是進位。由真值表可以得到如下邏輯表達式 由表達式可以得到半加器邏輯圖及符號如圖10-24（a）、(b)所示。(a) (b)圖10-24 半加器邏輯圖及符號 COAa) BSb) C 輸 入輸 出A BS C0 0

32、0 11 01 10 01 01 00 1表10-13 半加器真值表 2全加器能對兩個一位二進制數(shù)相加并考慮低位來的進位，得到和及進位的邏輯電路稱為全加器。全加器真值表如表10-14所示，表中CI為低位來的進位，A、B是兩個加數(shù)，S是全加和，CO是進位。 從真值表可得到如下表達式： 化簡后： 由邏輯表達式可畫出邏輯圖如圖10-25所示。表10-14 全加器真值表輸 入輸 出 CI A BS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 CI COAc) B(b) CISa) CO(a) (b)圖10-25 全加器邏輯圖及符號 3集成一位全加器74LS183是雙一位全加器，輸入信號為低位進位CI和兩個加數(shù)A、B，輸出為全加和S與本級進位CO，其邏輯符號如圖10-26（a）所示。 CO S4 S3 S2 S1 74LS283A4 A3 A2 A1 B4 B3 B2 B1 CI (a) (b)圖10-26 74LS183和74LS283的邏輯符號S1 CO1 S2 CO 2 74LS183A1 B1 CI 1 A2 B2 CI 2 10.5.2 多位加法器 1串行進位加法器由全加器的串聯(lián)可構(gòu)成n位加法器，每個全加器表示一位二進制數(shù)據(jù)，構(gòu)成方法是依次將低位全加器的進位CO輸出端連接