第八章 寄生參數(shù)與匹配

1、第五章第五章 寄生電容由于尺寸很小，因此這些寄生參數(shù)的值也很小。但會(huì)全部相加在一起。對(duì)一個(gè)隊(duì)電容影響不敏感的電路，在電路中工作很穩(wěn)定，就不必?fù)?dān)心這些遍地分布的額外的小電容；但對(duì)于頻率高的電路，頻率越高，寄生電容的影響就越大1.減小導(dǎo)線長度：縮短了導(dǎo)線長度，就減小了導(dǎo)線和襯底間或?qū)Ь€和別的可能導(dǎo)電之間的重疊。2. 選擇金屬層： 起主要作用的電容通常是導(dǎo)線與襯底間的電容，襯底之間還有寄生電阻，假設(shè)有噪聲，寄生參數(shù)可以把電路1的噪聲通過襯底耦合到電路2.減小電路減小電路1 1至襯底的電容就減小了電路至襯底的電容就減小了電路2 2受到噪聲影響的可能性。受到噪聲影響的可能性。減小寄生參數(shù)的第二條途徑是采

2、用最高減小寄生參數(shù)的第二條途徑是采用最高一層的金屬層，即離襯底最遠(yuǎn)的那層金一層的金屬層，即離襯底最遠(yuǎn)的那層金屬。因?yàn)殡x襯底越遠(yuǎn)，所形成的電容就屬。因?yàn)殡x襯底越遠(yuǎn)，所形成的電容就越小。越小。要查閱工藝手冊(cè)來計(jì)算那一層金屬電容要查閱工藝手冊(cè)來計(jì)算那一層金屬電容最小，特別是這些金屬層的最小寬度各最小，特別是這些金屬層的最小寬度各不相同不相同3.金屬疊著金屬計(jì)算IR壓降布線方案 當(dāng)對(duì)IR壓降的限制和電路中電路的大小了解后，就會(huì)意識(shí)到必須把電源線分成多條導(dǎo)線才能滿足這些條件。不足的是功率大的電路離壓焊塊最遠(yuǎn)。根據(jù)總共19毫安的總電流來確定整條導(dǎo)線的寬度 有各種方案，具體采用哪種方案取決于 電路的要求為了

3、降低寄生電阻，要確保使用最厚的金屬，從工藝手冊(cè)中可以找到每種金屬的厚度如果金屬線具有相同的厚度，那么可以把上下層金屬線重疊起來形成疊層結(jié)構(gòu)當(dāng)面對(duì)一個(gè)真正的高頻電路時(shí)，電路中的導(dǎo)線也開始具有寄生電感處理寄生電感的方法是試著去模擬它，以便把它作為電路的一部分來進(jìn)行計(jì)算。前面主要講的是位于襯底上元件的寄生參數(shù)而在襯底中形成的器件，也有各種各樣的寄生參數(shù)，器件本身就具有寄生參數(shù)。匹配規(guī)則：1.把匹配器件相互靠近放置。 2.注意周圍器件；3.保持器件的方向一致；根器件方法第一種策略：保持在同一方向上；第二種策略：采用跟部件；根部件：采用庫中的一個(gè)器件，用這同一器件來設(shè)計(jì)所有其它器件；不足之處：較大的電阻

4、上的接觸電阻會(huì)成為整個(gè)電阻很顯著的一部分；匹配準(zhǔn)則：選擇一個(gè)中間值作為根部件選用1k作為根電阻，其它電阻用串聯(lián)和并聯(lián)的形式構(gòu)成；節(jié)省了接觸電阻的總數(shù)，而根電阻較大，所以接觸電阻在總電阻中所占比例就較小。匹配規(guī)則：采用指狀交叉方式把所有的部件都盡可能的靠近定義電阻；把根部件圍起來，使它處于中間是一種很好的匹配解決辦法 簡單匹配，指狀交叉匹配例子：兩串電阻需要匹配的非常好刻蝕時(shí)，模塊中間的電阻與兩邊的電阻在加工狀況上有很大的差別，邊上的電阻會(huì)被刻蝕的多一些，從而使他們比中間的要窄一些。解決辦法：在電路兩端加畫一些虛擬器件匹配規(guī)則：用虛設(shè)器件圍起來把器件圍繞一個(gè)公共的中心點(diǎn)放置稱為共心布置共心技術(shù)對(duì)

5、減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。例如,熱梯度是由芯片上的一個(gè)發(fā)熱點(diǎn)產(chǎn)生的，它使器件的電氣特性發(fā)生變化。接近發(fā)熱點(diǎn)的器件將比遠(yuǎn)處的器件受到的影響更大。共心技術(shù)使熱的梯度影響在器件之間分布得比較均衡。如果只有兩個(gè)器件，可以把每一個(gè)器件分為兩半，然后把它們成對(duì)角線放置，稱為四方交叉技術(shù)四方交叉技術(shù)非常適合于“高度匹配”的要求四方交叉技術(shù)只能應(yīng)用于兩個(gè)被一分為二的器件；四方交叉可以是任意一對(duì)器件；圖中，在集電極和基極的布線之間存在不必要的額外重疊，這些額外的重疊是為了均衡某些交叉寄生參數(shù)。匹配規(guī)則：使布線上的寄生參數(shù)匹配匹配規(guī)則：使布線上的寄生參數(shù)匹配經(jīng)濟(jì)四方交叉匹配規(guī)則：使每個(gè)

6、器件都對(duì)稱對(duì)稱性是版圖中主要考慮的問題差分邏輯要求高度匹配的電路。在CMOS邏輯中，0和1分別代表高電平和低電平。每個(gè)信號(hào)中只有一條導(dǎo)線。一條導(dǎo)線可以傳送低或高電平。在差分邏輯中每個(gè)信號(hào)有兩條導(dǎo)線，確定在兩條導(dǎo)線上兩個(gè)信號(hào)之間的差別就知道了邏輯狀態(tài)?？梢酝ㄟ^一個(gè)電壓減去另一個(gè)電壓的差來決定邏輯狀態(tài)。為了使差分邏輯很好的工作，必須使版圖中的兩個(gè)信號(hào)線長度匹配。信號(hào)線布線路徑一致，則他們的寄生參數(shù)就會(huì)一樣，時(shí)間常數(shù)也會(huì)一樣。導(dǎo)線的寄生電容和電阻會(huì)使電壓波形的上升和下降比我們希望的慢。實(shí)際波形并不是直上直下的。匹配規(guī)則：使器件的寬度一致；匹配規(guī)則：采用較大的器件； 工藝偏差對(duì)大尺寸的器件產(chǎn)生的百分比影響比對(duì)小尺寸器件產(chǎn)生的影響要小。 經(jīng)驗(yàn)之談：電阻的最小寬度為5微米，最小長度為10微米。把匹配器件相互靠近放置；使器件保持同一個(gè)方向；選擇一個(gè)中間值作為你的