數(shù)字電路第8章

1、第第8 8章章 觸發(fā)器與時序邏輯電路觸發(fā)器與時序邏輯電路8.1 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器輸出有兩種可能的狀態(tài)：雙穩(wěn)態(tài)觸發(fā)器輸出有兩種可能的狀態(tài)：0 0、1 1； 輸出狀態(tài)不僅與現(xiàn)時的輸入有關(guān)，還與輸出狀態(tài)不僅與現(xiàn)時的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；原來的輸出狀態(tài)有關(guān)；觸發(fā)器是有觸發(fā)器是有記憶功能記憶功能的邏輯部件。的邏輯部件。按功能分類：按功能分類：RS觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器等。觸發(fā)器等。8.1.1 RS觸發(fā)器觸發(fā)器反饋反饋兩個輸入端兩個輸入端兩個輸出端兩個輸出端R S邏輯符號邏輯符號(1)電路結(jié)構(gòu)與符號電路結(jié)構(gòu)與符號 1. 基本基本RS觸

2、發(fā)器觸發(fā)器QQRS & & G1G2若原狀態(tài)：若原狀態(tài)：1 10 0QQ1 11 10 00 01 10 01 10 0輸出仍保持：輸出仍保持：1 10 0QQ(2)工作原理工作原理輸入輸入 =0, =1時時RSQQRS & & G1G2若原狀態(tài)：若原狀態(tài)：0 01 11 11 11 10 01 10 0輸出變?yōu)椋狠敵鲎優(yōu)椋狠斎胼斎?=0, =1時時RS0 01 1QQ1 10 0QQQQRS & & G1G2若原狀態(tài)：若原狀態(tài)：1 10 01 10 01 10 01 11 1輸出變?yōu)椋狠敵鲎優(yōu)椋狠斎胼斎?=1, =0時時RS1 10 0QQ0 01 1QQQQRS & & G1G2若原狀態(tài)：

3、若原狀態(tài)：0 00 01 11 10 01 10 01 1輸出保持：輸出保持：輸入輸入 =1, =0時時RS0 01 1QQ0 01 1QQQQRS & & G1G2若原狀態(tài)：若原狀態(tài)：1 10 01 11 11 10 00 01 1輸出保持原狀態(tài)：輸出保持原狀態(tài)：輸入輸入 =1, =1時時RS0 01 1QQ0 01 1QQQQRS & & G1G2若原狀態(tài)：若原狀態(tài)：0 01 11 11 10 01 11 10 0輸出保持原狀態(tài)：輸出保持原狀態(tài)：輸入輸入 =1, =1時時RS1 10 0QQ1 10 0QQQQRS & & G1G20 00 01 11 1輸出全是輸出全是1 1輸入輸入 =

4、0, =0時時RS但當?shù)?= =0同時變?yōu)橥瑫r變?yōu)? 1時，當負脈沖消失時，當負脈沖消失后，觸發(fā)器的狀態(tài)將由偶然因素決定。后，觸發(fā)器的狀態(tài)將由偶然因素決定。RSQQRS & & G1G2(3)基本基本RS觸發(fā)器的真值表觸發(fā)器的真值表 1 1 11保持原狀態(tài)保持原狀態(tài) 01011010 00同時變?yōu)橥瑫r變?yōu)?后不確定后不確定 RSQQ(3)基本基本RS觸發(fā)器的真值表觸發(fā)器的真值表 1 1 保持原狀態(tài)保持原狀態(tài) 0 1 011 0 1 0 0 0 同時變?yōu)橥瑫r變?yōu)? 1后不確定后不確定 RSQQ觸發(fā)器是雙穩(wěn)態(tài)器件，只要令觸發(fā)器是雙穩(wěn)態(tài)器件，只要令 = =1 1，觸發(fā)器即保持原，觸發(fā)器即保持原狀態(tài)

5、。穩(wěn)態(tài)情況下，兩輸出互補。一般定義狀態(tài)。穩(wěn)態(tài)情況下，兩輸出互補。一般定義Q為觸發(fā)器為觸發(fā)器的狀態(tài)。的狀態(tài)。RS在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)變化。在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)變化。 端加入端加入負脈沖，使負脈沖，使Q=1 1， 稱為稱為“置位置位”或或“置置1 1”端。端。 端加入端加入負脈沖，使負脈沖，使Q=0 0， 稱為稱為“復(fù)位復(fù)位”或或“清清0 0”端。端。SSRRn1nQRSQ1 1 RS基本基本RS觸發(fā)器的特性方程：觸發(fā)器的特性方程：畫出基本畫出基本RS觸發(fā)器的輸出波形圖。觸發(fā)器的輸出波形圖。2. 可控可控RS觸發(fā)器觸發(fā)器時鐘信號時鐘信號直接置直接置0 0或置或置1

6、1 & &RSCPG1G2RSQQRS & & G3G4SRCP=0 0時時0 01 11 1觸發(fā)器保持原狀態(tài)觸發(fā)器保持原狀態(tài)SRQQRS & & G3G4 & &RSCPG1G2RSCP=1 1時時1 1RSSRQQRS & & G3G4 & &RSCPG1G2RSRS觸發(fā)器的真值表觸發(fā)器的真值表CPRSQ0 0 保持保持1 10 00 0保持保持1 10 01 11 10 01 11 10 00 01 11 11 11 1不確定不確定Q簡化的功能表簡化的功能表RS Qn+1 0 00 0Qn0 01 11 11 10 00 01 11 1不確定不確定 Qn+1 -下一個狀態(tài)，即次態(tài)（下一個

7、狀態(tài)，即次態(tài)（CP過后）過后）Qn-原狀態(tài)，即現(xiàn)態(tài)原狀態(tài)，即現(xiàn)態(tài)邏輯符號邏輯符號特性方程特性方程約束條件約束條件n1nQRSQ0 0SR畫出畫出RS觸發(fā)器的輸出波形觸發(fā)器的輸出波形 。CPRSQQSetReset使輸出全為使輸出全為1 1CP撤去后撤去后狀態(tài)不定狀態(tài)不定保持保持例例1. 可控可控JK觸發(fā)器觸發(fā)器與門控與門控RS觸發(fā)器相比觸發(fā)器相比QJS KQR 8.1.2 JK觸發(fā)器觸發(fā)器JK1 Q n+100Q n0 010111nQKJQQ & & & &CPG1G2G3G4功能表功能表邏輯符號邏輯符號JK1 Q n+100Q n0 010111nQ特性方程特性方程nnnQKQJQ1觸發(fā)器

8、存在的問題觸發(fā)器存在的問題計數(shù)脈沖必須嚴密配合，計數(shù)脈沖必須嚴密配合，CP脈沖不能太長，否則觸脈沖不能太長，否則觸發(fā)器將產(chǎn)生空翻現(xiàn)象（發(fā)器將產(chǎn)生空翻現(xiàn)象（CP=1 1期間，輸出狀態(tài)翻轉(zhuǎn)若干次）。期間，輸出狀態(tài)翻轉(zhuǎn)若干次）。為了解決空翻現(xiàn)象，可以為了解決空翻現(xiàn)象，可以采用主從方式觸發(fā)的觸發(fā)器。采用主從方式觸發(fā)的觸發(fā)器。2. 主從主從JK觸發(fā)器觸發(fā)器JKQQ & & & &CPG1G2G3G42.主從主從JK觸發(fā)器觸發(fā)器KJJK觸發(fā)器的功能觸發(fā)器的功能最完善，有兩個最完善，有兩個控制端控制端J、K。QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPJK觸發(fā)器的功能觸發(fā)器的功能=0=0=0=

9、0被封鎖被封鎖保持原態(tài)保持原態(tài)J=K=0 0時：時：KJQQ1 1CF從從R2S2R1S1CF主主CPQQQQCP=1=1相當于相當于T觸觸發(fā)器發(fā)器T=1J=K=1 1時：時：KJQQ1 1CF從從R2S2R1S1CF主主CPQQQQCPJK觸發(fā)器觸發(fā)器的功能的功能=0 0=1 1 Qn=0 0時時0 01 1Qn+1=1 11 1J=1，K=0時：時：分兩種情況分兩種情況（Qn=0 0,Qn=1 1）KJQQ1 1CF從從R2S2R1S1CF主主CPQQQQCPJK觸發(fā)器觸發(fā)器的功能的功能=0 0=1 1 Qn=1 1時時10 00 00 0F主主被封被封保持原態(tài)保持原態(tài)Qn+1=1 1KJ

10、QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPJK觸發(fā)器觸發(fā)器的功能的功能=1 1=0 0Qn+1=0 0同樣原理：同樣原理：J=0 0，K=1 1時：時：KJQQ1 1CF從從R2S2R1S1CF主主CPQQQQCP邏輯符號邏輯符號JK1 Q n+100Q n0 010111nQ功能表功能表特性方程特性方程nnnQKQJQ1時序圖時序圖CPKJQJQ 保持保持T4. 可控可控 T觸發(fā)器觸發(fā)器T=0 0時，觸發(fā)器時，觸發(fā)器狀態(tài)狀態(tài)不變不變特性方程特性方程T=1 1時，觸發(fā)器時，觸發(fā)器狀態(tài)狀態(tài)翻轉(zhuǎn)翻轉(zhuǎn)TQQ & & & &CPG1G2G3G4nnnQTQTQ1T等于等于1 1工作原理

11、工作原理1 10 00 01 10 01 11 11 10 0假設(shè)假設(shè)Qn=0 01 10 0來一個時鐘翻轉(zhuǎn)一次來一個時鐘翻轉(zhuǎn)一次T等于等于1 1時，觸時，觸發(fā)器在發(fā)器在CP的作的作用下不斷翻轉(zhuǎn)用下不斷翻轉(zhuǎn)G1、G2門被打開門被打開QQ & & & &CPG1G2G3G41 . D觸發(fā)器觸發(fā)器輸入端輸入端8.1.3 其它觸發(fā)器及其邏輯功能的轉(zhuǎn)換其它觸發(fā)器及其邏輯功能的轉(zhuǎn)換QQRS & & G3G4SR & &RS CPG1G2DCP=0時，時， G1、G2門被堵，輸出保持原狀態(tài)：門被堵，輸出保持原狀態(tài)：0 01 11 1保持保持QQRS & & G3G4SR & &RS CPG1G2DCP=1

12、時，時， G1、G2門被打開，輸出由門被打開，輸出由D決定：決定：若若D=01 10 01 11 10 00 01 1QQRS & & G3G4SR & &RS CPG1G2DCP=1時，時， G1、G2門被打開，輸出由門被打開，輸出由D決定：決定：若若D=11 11 10 00 01 11 10 0QQRS & & G3G4SR & &RS CPG1G2DDQn+1 0 00 01 11 1 真值表真值表邏輯符號邏輯符號特性方程特性方程DQn1C11DCPDQQ畫出畫出D觸發(fā)器的輸出波形。觸發(fā)器的輸出波形。例例2. T觸發(fā)器觸發(fā)器T=0 0時時CP不起不起作用，狀態(tài)保作用，狀態(tài)保持不變，持不

13、變，T=1 1來一個脈沖翻來一個脈沖翻轉(zhuǎn)一次。轉(zhuǎn)一次。TQQ1 1CF從從R2S2R1S1CF主主CPQQQQCP T 0 1 nQnQ1nQ功能表功能表邏輯符號邏輯符號 1TC1時序圖時序圖CPQT(1) JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成D觸發(fā)器觸發(fā)器3. 觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能的轉(zhuǎn)換C11K1JQQD CP1 1(2) JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器觸發(fā)器QQTCPC11K1J(3)D觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器觸發(fā)器QQCP1DC1 常用集成觸發(fā)器及觸發(fā)器的觸發(fā)方式常用集成觸發(fā)器及觸發(fā)器的觸發(fā)方式觸發(fā)方式觸發(fā)方式？研究翻轉(zhuǎn)時刻與研究翻轉(zhuǎn)時刻與時鐘脈沖間的關(guān)系時鐘脈沖間的

14、關(guān)系 電平觸發(fā)方式電平觸發(fā)方式電平電平觸發(fā)觸發(fā)正電平觸發(fā)正電平觸發(fā)負電平觸發(fā)負電平觸發(fā)CP=1 1 期間翻轉(zhuǎn)期間翻轉(zhuǎn)CP=0 0 期間翻轉(zhuǎn)期間翻轉(zhuǎn)例如：前面講的例如：前面講的D觸發(fā)器就是電平觸發(fā)方式。觸發(fā)器就是電平觸發(fā)方式。QQRS & & G3G4 & &RS CPG1G2DSR結(jié)構(gòu)簡單、速度快。結(jié)構(gòu)簡單、速度快。只要只要CP存在就可以翻轉(zhuǎn)，容易造成空翻。存在就可以翻轉(zhuǎn)，容易造成空翻。CPDQ電平觸發(fā)的符號電平觸發(fā)的符號C1QQC1QQ正電位觸發(fā)正電位觸發(fā)負電位觸發(fā)負電位觸發(fā)1)主從觸發(fā)方式主從觸發(fā)方式主從觸發(fā)方式的翻轉(zhuǎn)過程：主從觸發(fā)方式的翻轉(zhuǎn)過程：前沿處，輸前沿處，輸出交叉反饋出交叉反饋到

15、到F主主。后沿處，輸出后沿處，輸出傳遞到傳遞到F從從翻翻轉(zhuǎn)完成。轉(zhuǎn)完成。CPCP=1期間輸入端控制期間輸入端控制信號不容許變化信號不容許變化以主從觸發(fā)的以主從觸發(fā)的D觸發(fā)器為例：觸發(fā)器為例：CPDQ干擾干擾t1t2正確的輸正確的輸出波形出波形假設(shè)在假設(shè)在CP=1 1期間期間 D有一干擾有一干擾主從型的主從型的D觸發(fā)器的觸發(fā)器的輸出波形如何？輸出波形如何？CPDQt1t2Q第一個第一個CP到來到來時，時，Q 翻轉(zhuǎn)。翻轉(zhuǎn)。1 1QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q第一個第一個CP的下降沿，的下降沿，Q翻轉(zhuǎn)，輸出反饋到翻轉(zhuǎn)，輸出反饋到F主主的的輸入。輸

16、入。1 10 01 10 0QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q由于由于S1=0，t1時刻時刻Q 翻轉(zhuǎn)為翻轉(zhuǎn)為0。1 10 01 10 00 0QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Qt2時刻時刻Q 會再會再變?yōu)樽優(yōu)? 1 嗎？嗎？1 10 01 10 00 0QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q1 10 01 10 00 01 10 0由于由于D=1,所以所以F主主被封。被封。D變?yōu)樽優(yōu)? 1后，后，Q 并不翻轉(zhuǎn)為并不翻轉(zhuǎn)為1 1。 ！QQ1 1CF從從

17、R2S2R1S1CF主主CPQQQQCPD1 1CPDQt1t2Q101 10 00 01 10 0第二個第二個 CP的下降沿，的下降沿，F(xiàn)從從按按F主主的輸出翻轉(zhuǎn)。的輸出翻轉(zhuǎn)。0 01 1QQ1 1CF從從R2S2R1S1CF主主CPQQQQCPD1 1QCPDQt1t2由于由于D在在CP=1 1期間有干擾，便產(chǎn)生了期間有干擾，便產(chǎn)生了錯誤的輸出。因此，主從觸發(fā)器不允許在錯誤的輸出。因此，主從觸發(fā)器不允許在CP=1 1期間有干擾，否則可能產(chǎn)生誤動作。期間有干擾，否則可能產(chǎn)生誤動作。主從觸發(fā)方式在功能表中一般用主從觸發(fā)方式在功能表中一般用“ ”表示。表示。n+1CPDQ0011主從型主從型D觸

18、發(fā)器功能表觸發(fā)器功能表邏輯符號邏輯符號QC1Q1D2)邊沿觸發(fā)方式邊沿觸發(fā)方式為了免除為了免除CP=1 1期間輸入控制電平不許改期間輸入控制電平不許改變的限制，可采用變的限制，可采用邊沿觸發(fā)邊沿觸發(fā)方式。其特點是：方式。其特點是：觸發(fā)器只在時鐘跳轉(zhuǎn)時發(fā)生翻轉(zhuǎn)，而在觸發(fā)器只在時鐘跳轉(zhuǎn)時發(fā)生翻轉(zhuǎn)，而在CP=1 1或或CP=0 0期間，輸入端的任何變化都不期間，輸入端的任何變化都不影響輸出。影響輸出。如果翻轉(zhuǎn)發(fā)生在上升沿就稱為如果翻轉(zhuǎn)發(fā)生在上升沿就稱為“上升沿觸上升沿觸發(fā)發(fā)”或或“正邊沿觸發(fā)正邊沿觸發(fā)”。如果翻轉(zhuǎn)發(fā)生在下降。如果翻轉(zhuǎn)發(fā)生在下降沿就稱為沿就稱為“下降沿觸發(fā)下降沿觸發(fā)”或或“負邊緣觸發(fā)負

19、邊緣觸發(fā)”。下面以邊沿觸發(fā)的下面以邊沿觸發(fā)的D觸發(fā)器為例講解。觸發(fā)器為例講解。設(shè)原態(tài)設(shè)原態(tài)Q=0 0并設(shè)并設(shè)D=1 11 1CP=0 0期間，期間， G3 、G4被鎖，被鎖，輸出為輸出為1 1。0 00 01 11 10 0QQG1G2 & & & & & &DCPG3G4G5G61G3 =1 1 、G4 =1 1反饋到反饋到G1 、G2的輸入，的輸入，G1 、G2輸出輸出為為0 0、1。00 01 11 11 11 10 01 10 0QQG1G2 & & & & & &DCPG3G4G5G6CP上升沿到上升沿到達時達時G3 、G4開啟，使開啟，使G3 =1 1，G4 =0 0。1 11 1

20、1 11 10 01 11 10 0Q翻轉(zhuǎn)為翻轉(zhuǎn)為1 10 0 1 1QQG1G2 & & & & & &DCPG3G4G5G6CP正沿過正沿過后，后， G4 =0 0將將G3封鎖封鎖,并使并使G2 =1 1，維持維持G4 =0 0。1 11 10 00 0 1 1因此以后因此以后CP=1 1期期間間D的變的變化不影響化不影響輸出。輸出。0 00 01 1其他情其他情況下況下 的的翻轉(zhuǎn)，翻轉(zhuǎn)，請大家請大家自己分自己分析。析。QQG G1 1G G2 2 & & & & & & & & & & & &D DCPCPG G3 3G G4 4G G5 5G G6 6CPDQn+10 Qn1 Qn 0

21、0 11 邊沿觸發(fā)的邊沿觸發(fā)的D觸發(fā)器功能表觸發(fā)器功能表正沿觸發(fā)正沿觸發(fā)邏輯符號邏輯符號C1QQ上升沿觸發(fā)上升沿觸發(fā)下降沿觸發(fā)下降沿觸發(fā)C1QQ1.在應(yīng)用觸發(fā)器時，要特別注意觸發(fā)形在應(yīng)用觸發(fā)器時，要特別注意觸發(fā)形式，否則很容易造成整個數(shù)字系統(tǒng)式，否則很容易造成整個數(shù)字系統(tǒng)工作不正常。工作不正常。2.邊沿觸發(fā)抗干擾能力強，且不存在空邊沿觸發(fā)抗干擾能力強，且不存在空翻，應(yīng)用較廣泛。翻，應(yīng)用較廣泛。應(yīng)用舉例應(yīng)用舉例 四人搶答電路四人搶答電路。四人參加比賽，每人。四人參加比賽，每人一個按鈕，其中一人按下按鈕后，相應(yīng)的一個按鈕，其中一人按下按鈕后，相應(yīng)的指示燈亮，并且其他按鈕按下時不起作用。指示燈亮，并

22、且其他按鈕按下時不起作用。電路的核心是電路的核心是74LS175四四D觸發(fā)器。它觸發(fā)器。它的內(nèi)部包含了四個的內(nèi)部包含了四個D觸發(fā)器，各輸入、輸出觸發(fā)器，各輸入、輸出以字頭相區(qū)別，引腳圖見下頁。以字頭相區(qū)別，引腳圖見下頁。例例CLR1D C1QQCLR1D C1QQCLR1D C1QQCLR1D C1QQ1QQ11D2QQ22DGND4QQ44D3QQ33D時鐘時鐘清零清零UC公用清零公用清零公用時鐘公用時鐘74LS175引腳圖引腳圖賽前先清零賽前先清零輸出為零發(fā)輸出為零發(fā)光管不亮光管不亮1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G30 0

23、反相端都為反相端都為1 11 1開啟開啟1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G31 11Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP & & &清零清零CP+5VG1G2G31Q若有一按鈕被按下，若有一按鈕被按下，比如第一個鈕。比如第一個鈕。=1 1=0 00 0被封被封這時其他按鈕被這時其他按鈕被按下也沒反應(yīng)按下也沒反應(yīng)0 0 時序電路必時序電路必然具有記憶功能，然具有記憶功能，因而組成時序電因而組成時序電路的基本單元是路的基本單元是觸發(fā)器。觸發(fā)器。 在數(shù)字電路中，凡是任一時刻的穩(wěn)在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出

24、不僅決定于該時刻的輸入，而且定輸出不僅決定于該時刻的輸入，而且還和電路原來的狀態(tài)有關(guān)還和電路原來的狀態(tài)有關(guān)者，都稱為時者，都稱為時序邏輯電路，簡稱序邏輯電路，簡稱時序電路時序電路。組合邏輯電路組合邏輯電路存儲功能存儲功能.XYZW8.2 8.2 時序邏輯電路的分析時序邏輯電路的分析所有觸發(fā)器的狀態(tài)都是在同一時鐘所有觸發(fā)器的狀態(tài)都是在同一時鐘信號作用下發(fā)生變化的時序邏輯電信號作用下發(fā)生變化的時序邏輯電路，稱為路，稱為同步時序邏輯電路。同步時序邏輯電路。所有觸發(fā)器的狀態(tài)不是在同一時鐘所有觸發(fā)器的狀態(tài)不是在同一時鐘信號作用下發(fā)生變化的時序邏輯電信號作用下發(fā)生變化的時序邏輯電路，稱為路，稱為異步時序邏

25、輯電路。異步時序邏輯電路。8.2.1 同步時序邏輯電路的分析同步時序邏輯電路的分析1. 分析步驟分析步驟（1）觀察時序邏輯電路的輸入、輸出和狀態(tài)變量）觀察時序邏輯電路的輸入、輸出和狀態(tài)變量（2）寫出各個觸發(fā)器的驅(qū)動方程（輸入方程）寫出各個觸發(fā)器的驅(qū)動方程（輸入方程）（3）寫出時序電路的輸出方程）寫出時序電路的輸出方程（4）寫出時序電路的輸出方程）寫出時序電路的輸出方程（5）由狀態(tài)方程和輸出方程構(gòu)造狀態(tài)圖、狀態(tài)表。）由狀態(tài)方程和輸出方程構(gòu)造狀態(tài)圖、狀態(tài)表。（6）如果電路不復(fù)雜，畫出時序圖。）如果電路不復(fù)雜，畫出時序圖。上述步驟不是每步都需要，可根據(jù)情況，靈活處理上述步驟不是每步都需要，可根據(jù)情況

26、，靈活處理2.分析舉例：分析舉例：（1）觀察變量）觀察變量輸入變量輸入變量X，輸出變量，輸出變量Z，狀態(tài)變量，狀態(tài)變量Q。&XZ（2）驅(qū)動方程（觸發(fā)器的輸入信號的表達式）驅(qū)動方程（觸發(fā)器的輸入信號的表達式）nQXnQXDQ 1&Q1DCPC11 1例例（3）狀態(tài)方程）狀態(tài)方程將觸發(fā)器的驅(qū)動方程代入特性方程得到的方程將觸發(fā)器的驅(qū)動方程代入特性方程得到的方程nQXnQXDnQ 1（4）輸出方程）輸出方程nXQZ 輸入現(xiàn)態(tài)次態(tài)輸出XQnQn+1Z0010100110001101（5）狀態(tài)表）狀態(tài)表（6）狀態(tài)轉(zhuǎn)換圖）狀態(tài)轉(zhuǎn)換圖用圓圈中的數(shù)字表示時序用圓圈中的數(shù)字表示時序電路的狀態(tài)，用箭頭表示電路的狀態(tài)

27、，用箭頭表示狀態(tài)的變化。箭頭上標注狀態(tài)的變化。箭頭上標注輸入變量輸入變量X輸出變量輸出變量Y。輸入現(xiàn)態(tài)次態(tài) 輸出XQnQn+1Z0 00 01 10 01 10 00 01 11 10 00 00 01 11 10 01 10 01 1X/Y1 1/0 01 1/1 10 0/0 00 0/0 08.2.2 異步時序邏輯電路的分析異步時序邏輯電路的分析 異步時序邏輯電路的分析與同步時序邏異步時序邏輯電路的分析與同步時序邏輯電路的分析基本相同。只是在分析時，輯電路的分析基本相同。只是在分析時，CP脈沖是一個必須考慮的邏輯變量。脈沖是一個必須考慮的邏輯變量。 分析圖示電路的功能分析圖示電路的功能例

28、例1.寫出各個觸發(fā)器的驅(qū)動方程：寫出各個觸發(fā)器的驅(qū)動方程：J3 = Q2 Q1 ， K3 1 1 J2 = K2 1 1 J1 = Q3 ， K1 1 1 2. 再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程：再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程： 1 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 0 0 10 0 1 2 0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 1 0 0 3 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 4 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

29、 1 1 1 1 1 0 0 0 0 5 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0CP Q3n Q2n Q1n J3 = K3 = J2 = K2 = J1 = K1 = Q3n+1 Q2n+1 Q1 n+1 Q2nQn1 1 1 1 1 1 1 現(xiàn)態(tài)現(xiàn)態(tài) 驅(qū)驅(qū) 動動 端端 次態(tài)次態(tài) 1 1Q3n 如前所述，上圖電路為如前所述，上圖電路為異步五進制加法異步五進制加法 計數(shù)器。計數(shù)器。3. 波形圖波形圖 ( 略略 )0 0 0 0 0 01 1 0 0 0 00 0 1 1 1 10 0 0 0 1 10 0 1 1 0 00 0 1 1 0

30、 00 0 1 1 0 01 1 1 1 1 14. 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖計數(shù)器的功能計數(shù)器的功能 記憶輸入脈沖的個數(shù)；用于定時、分頻、記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進行數(shù)字運算等。產(chǎn)生節(jié)拍脈沖及進行數(shù)字運算等。計數(shù)器的分類計數(shù)器的分類同步計數(shù)器和異步計數(shù)器。同步計數(shù)器和異步計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。有時也用計數(shù)器的計數(shù)容量有時也用計數(shù)器的計數(shù)容量(或稱模數(shù)或稱模數(shù))來區(qū)來區(qū)分各種不同的計數(shù)器，如二進制計數(shù)器、十分各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二十進制計數(shù)器等。進制計數(shù)器、二十進制計數(shù)器等。8.3 典型

31、時序邏輯電路及其應(yīng)用典型時序邏輯電路及其應(yīng)用8.3.1 計數(shù)器計數(shù)器1. 二進制計數(shù)器二進制計數(shù)器 在同步計數(shù)器中，各個觸發(fā)器都受同一時在同步計數(shù)器中，各個觸發(fā)器都受同一時鐘脈沖控制，因此，它們狀態(tài)的更新幾乎是鐘脈沖控制，因此，它們狀態(tài)的更新幾乎是同時的，故被稱為同時的，故被稱為 “ 同步計數(shù)器同步計數(shù)器 ”。例例 3位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器3位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器(1) 同步二進制加法計數(shù)器同步二進制加法計數(shù)器分析步驟分析步驟:1） 先列寫驅(qū)動方程：先列寫驅(qū)動方程：J2 = K2 = Q1 Q0J1 = K1 = Q0J0 = K0 = 1 1Q0：

32、 來一個來一個CP，它就翻轉(zhuǎn)一次；，它就翻轉(zhuǎn)一次；Q1：當：當Q01時，它可翻轉(zhuǎn)一次；時，它可翻轉(zhuǎn)一次；Q2：只有當：只有當Q1Q01111時，它才能翻轉(zhuǎn)一次。時，它才能翻轉(zhuǎn)一次。2）再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程。）再列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程。 2 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 14 0 0 1 1 1 1 1 1 1

33、 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 5 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 6 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 7 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0CP Q2n Q1n Q0n J2 = K2 = J1 = K1 = J0 = K0 = Q2n+1 Q1n+1 Q0 n+1Q1n Q0n

34、Q1n Q0nQ0nQ0n 原狀態(tài)原狀態(tài) 驅(qū)驅(qū) 動動 端端 下狀態(tài)下狀態(tài)CPQ0Q1Q23） 波形圖如下波形圖如下:思考題：思考題： 試設(shè)計一個試設(shè)計一個3位二進制同步減法計位二進制同步減法計數(shù)器電路。數(shù)器電路。 方法很簡單。方法很簡單。只需將只需將Q1的控制輸入由的控制輸入由Q0，變?yōu)?，變?yōu)?，將，將Q2的控制輸入由的控制輸入由Q1 Q0，變?yōu)樽優(yōu)?Q0 Q0 Q1 3位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器(2) 4位二進制同步計數(shù)器位二進制同步計數(shù)器 74LS163 74LS163計數(shù)方式是同步的，它的清計數(shù)方式是同步的，它的清零方式零方式 也是同步的：即使控制端也是同步的：即使控制

35、端CLR0，清零目的真正實現(xiàn)還需等待下一個時鐘脈清零目的真正實現(xiàn)還需等待下一個時鐘脈沖的上升沿到來以后才能夠?qū)崿F(xiàn)。這就是沖的上升沿到來以后才能夠?qū)崿F(xiàn)。這就是“ 同步清零同步清零 ”的含義。的含義。16151413121110123456789QAQDQDQCQBQAQBQCUCCTTPPC1AABBCCDDCLRLOAD ENRC串行進串行進 位輸出位輸出 使能使能使能使能GND時鐘時鐘清除清除輸出輸出數(shù)據(jù)輸入數(shù)據(jù)輸入置入置入74LS16374LS 163 引腳圖引腳圖(1)74LS163 的介紹的介紹74LS163功能表功能表1 1 1 1 1 1 1 1 計計 數(shù)數(shù)0 0 1 1 1 1

36、1 1 x 保保 持持 1 1 0 0 1 1 1 1 x 保持保持 ( RC=0 ) x x 0 0 1 1 并并 行行 輸輸 入入x x x 0 0 清清 零零P T LOAD CLR CP 功功 能能 (3) 異步二進制加法計數(shù)器異步二進制加法計數(shù)器 在異步計數(shù)器中，有的觸發(fā)器直接受輸在異步計數(shù)器中，有的觸發(fā)器直接受輸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸入計數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號作為自己的時鐘脈沖，各個發(fā)器的輸出信號作為自己的時鐘脈沖，各個觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為觸發(fā)器狀態(tài)變換的時間先后不一，故被稱為“ 異步計數(shù)器異步計數(shù)器 ”。3位二進制異步加

37、法計數(shù)器位二進制異步加法計數(shù)器 3位二進制位二進制異步異步加法計數(shù)器。加法計數(shù)器。Q21DQ11DQ01DQ2Q1Q0CP計數(shù)計數(shù)脈沖脈沖C1C1C1例例QQ01Q2Q1Q0 0 0 0 0 0 01 10 01 10 01 10 01 10 01 10 00 0 0 01 10 0 1 10 01 11 1 0 0 1 11 1 1 10 00 00 0 0 00 01 10 0 1 1思考題：思考題： 試畫出試畫出3位二進制異位二進制異步減法計數(shù)器的電路圖，步減法計數(shù)器的電路圖，并分析其工作過程。并分析其工作過程。優(yōu)點優(yōu)點：電路簡單、可靠：電路簡單、可靠缺點缺點：速度慢：速度慢Q21DQ1

38、1DQ01DQ2Q1Q0CP計數(shù)計數(shù)脈沖脈沖C1C1C13位二進制異步加法計數(shù)器位二進制異步加法計數(shù)器 方法很簡單。方法很簡單。只需將只需將Q1的控制輸入由的控制輸入由 ，變?yōu)樽優(yōu)镼0 ，將，將Q2的控制輸入由的控制輸入由 ， 變?yōu)樽優(yōu)镼1 Q0 Q0 Q0 Q1 CP計數(shù)計數(shù)脈沖脈沖3位二進制異步減法計數(shù)器位二進制異步減法計數(shù)器Q01DQ0Q11DQ1Q11DQ1C1C1C1(4) 中規(guī)模計數(shù)器組件介紹及其應(yīng)用中規(guī)模計數(shù)器組件介紹及其應(yīng)用 二二 - 五五 - 十進制計數(shù)器十進制計數(shù)器 74LS90 74LS90 內(nèi)部含有兩個獨立的內(nèi)部含有兩個獨立的 計數(shù)電路：計數(shù)電路：一個是模一個是模 2

39、計數(shù)器計數(shù)器(CPA為其時鐘，為其時鐘，QA為其輸為其輸出端出端)，另一個是模，另一個是模 5 計數(shù)器計數(shù)器(CPB為其時鐘，為其時鐘，QDQCQB為其輸出端為其輸出端)。 外部時鐘外部時鐘CP是先送到是先送到CPA還還 是先送到是先送到CPB，在，在QDQCQBQA這四個輸出端會形成不這四個輸出端會形成不同的碼制。同的碼制。1) 74LS90的介紹的介紹74LS 90原理電路圖原理電路圖 下面將給出它的原理電路圖：下面將給出它的原理電路圖：CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCUCCQAQDQBQCGND1234567141312111098QAQDQBQCR

40、9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管腳分布圖管腳分布圖CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 計數(shù)狀態(tài)計數(shù)狀態(tài)74LS 90功能表功能表74LS 90符號圖符號圖74LS 90功能表功能表歸納：歸納：

41、 1. 74LS 90在在“計數(shù)狀態(tài)計數(shù)狀態(tài)”或或“清零狀清零狀態(tài)態(tài)”時，均要求時，均要求R 9(1)和和R 9(2)中至少有一個中至少有一個必須為必須為“0”。 2. 只有在只有在R 0(1)和和R 0(2)同時為同時為 “1”時，時，它才進入它才進入“清零狀態(tài)清零狀態(tài)”；否則；否則 它必定處于它必定處于“計數(shù)狀態(tài)計數(shù)狀態(tài)”。 R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

42、0 0 0 0 0 0 0 0 0 計數(shù)狀態(tài)計數(shù)狀態(tài) 分析：計數(shù)時鐘先進入分析：計數(shù)時鐘先進入CPA時的計數(shù)編碼。時的計數(shù)編碼。CPACPCPBQBQDQCQA25QD QC QB 0 0 0 0 0 00 0 0 0 1 10 0 1 1 0 00 0 1 1 1 11 1 0 0 0 0結(jié)論：上述連接方式形成結(jié)論：上述連接方式形成 8421 碼。碼。QD QC QB CPB QA 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 0 0 1 1 0 0 1 1

43、5 0 0 1 1 1 1 0 0 6 0 0 1 1 1 1 1 1 7 1 1 0 0 0 0 0 0 8 1 1 0 0 0 0 1 1 9 0 0 0 0 0 0 0 0 0 十進十進 制數(shù)制數(shù) 計數(shù)時鐘先進入計數(shù)時鐘先進入CPB時的計數(shù)編碼。時的計數(shù)編碼。PCACPQA2CPBQBQDQC5QD QC QB 0 0 0 0 0 00 0 0 0 1 10 0 1 1 0 00 0 1 1 1 11 1 0 0 0 0結(jié)論：結(jié)論：上述連接方式上述連接方式形成形成 5421 碼。碼。QA QD QC QB CPA 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0

44、 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 1 1 0 0 0 0 0 0 5 1 1 0 0 0 0 1 1 6 1 1 0 0 1 1 0 0 7 1 1 0 0 1 1 1 1 8 1 1 1 1 0 0 0 0 9 0 0 0 0 0 0 0 0 0 十進十進 制數(shù)制數(shù) 74293 內(nèi)部含有兩個獨立的內(nèi)部含有兩個獨立的 計數(shù)電路：一計數(shù)電路：一個是模個是模 2 計數(shù)器，另一個是模計數(shù)器，另一個是模 8計數(shù)器。其時計數(shù)器。其時鐘分別是鐘分別是CLKA、CLKB。兩個計數(shù)器有相同。兩個計數(shù)器有相同的清零端的清零端R0(1)和和R

45、0(2)?？梢越映啥M制、八進?？梢越映啥M制、八進制和十六進制計數(shù)器。制和十六進制計數(shù)器。輸入輸出 R0(1) R0(2)CLKACLKBQ 1 1 1 1 清0 0 0 計數(shù) 0 0計數(shù) 構(gòu)成構(gòu)成BCD碼六碼六進制計數(shù)器。進制計數(shù)器。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90QD QC QB QA0 0 0 0 0 0 0 00 0 0 0 0 0 1 10 0 0 0 1 1 0 00 0 0 0 1 1 1 10 0 1 1 0 0 0 00 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0R 0(1) = QBR 0(2) =

46、QC令令即可即可CP 0 0 1 1 1 1 0 02) 74LS90的應(yīng)用的應(yīng)用例例討論：討論： 下述接法行不行下述接法行不行 ? 錯在何處錯在何處 ?注意：切不可將輸出端相互短接注意：切不可將輸出端相互短接 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP 只有這樣連接才是正確的。只有這樣連接才是正確的。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP& 用兩片用兩片74LS 90構(gòu)成構(gòu)成 三十六三十六 進制進制8421碼碼計數(shù)器。計數(shù)器。QD QC QB QA 0 0 0 0 0 0 0 0 0 0

47、 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 0 0 1 1 0 0 1 1 5 0 0 1 1 1 1 0 0 6 0 0 1 1 1 1 1 1 7 1 1 0 0 0 0 0 0 8 1 1 0 0 0 0 1 1 9 0 0 0 0 0 0 0 0 0 十進十進 制數(shù)制數(shù) 分析：分析：1. 如何解決片如何解決片間間進位問題進位問題 ？ 從右面的狀態(tài)轉(zhuǎn)換表從右面的狀態(tài)轉(zhuǎn)換表 中可以看到：個位片的中可以看到：個位片的 QD可以給十位片提供計可以給十位片提供計數(shù)脈沖信號。數(shù)脈沖信號。例例分析：分析

48、：2. 如何滿足如何滿足“三十六三十六 進制進制 ”的要求？的要求？十十 位位 個個 位位 0 0 3 5.共有共有36個個 穩(wěn)定狀態(tài)穩(wěn)定狀態(tài) 3 60 0 0 0( 00110011 01100110 ) 用兩片用兩片74LS 90構(gòu)成構(gòu)成三十六三十六進制進制8421碼碼計數(shù)器計數(shù)器CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(個位個位)&CP用用74LS 90構(gòu)成構(gòu)成 5421 碼的碼的六六進制計數(shù)器。進制計數(shù)器。 0 0 0 0 0 0 0

49、0 QA QD QC QB 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 0 0 2 0 0 0 0 1 1 1 1 3 0 0 1 1 0 0 0 0 4 1 1 0 0 0 0 0 0 5 1 1 0 0 0 0 1 1 6 1 1 0 0 1 1 0 0 7 1 1 0 0 1 1 1 1 8 1 1 1 1 0 0 0 0 9 0 0 0 0 0 0 0 0 0 十進十進 制數(shù)制數(shù)至此結(jié)束至此結(jié)束在此狀態(tài)下清零在此狀態(tài)下清零異步清零，此狀態(tài)出異步清零，此狀態(tài)出現(xiàn)時間極短，不能計現(xiàn)時間極短，不能計入計數(shù)循環(huán)。入計數(shù)循環(huán)。例例分析結(jié)果：分析結(jié)果：在在QAQDQCQB 1001

50、1001 時清零。時清零。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP計數(shù)計數(shù) 脈沖脈沖CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP計數(shù)計數(shù) 脈沖脈沖8421碼制下碼制下： 在在QDQCQBQA 0110 0110 時清零時清零同為六進制計數(shù)器，兩種碼制不同接法的同為六進制計數(shù)器，兩種碼制不同接法的比較比較：5421碼制下：碼制下：在在QDQCQBQA 10011001 時清零時清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP計數(shù)計數(shù) 脈沖脈沖 用一片

51、用一片74LS163構(gòu)成六構(gòu)成六進制計數(shù)器。進制計數(shù)器。QD QC QB QA0 0 0 0 0 0 0 00 0 0 0 0 0 1 10 0 0 0 1 1 0 00 0 0 0 1 1 1 10 0 1 1 0 0 0 00 0 1 1 0 0 1 1六個六個 穩(wěn)態(tài)穩(wěn)態(tài)準備清零：準備清零： 使使 CLR 0 0(2). 74LS163 的應(yīng)用的應(yīng)用TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP1 11 1例例CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP計數(shù)計數(shù) 脈沖脈沖 在在QDQCQBQA 01100110

52、 時立即時立即清零清零 。 用一片用一片74LS 90構(gòu)構(gòu)成六進制計數(shù)器成六進制計數(shù)器: 用一片用一片74LS 163構(gòu)構(gòu)成六進制計數(shù)器成六進制計數(shù)器:在在QDQCQBQA 01010101 時時 準備清零準備清零 。LOADTPRCA B C DQBQCQDQACLR74LS163&+5VCP1 11 1例例例例 用用74LS163構(gòu)成二十四進制計數(shù)器。構(gòu)成二十四進制計數(shù)器。(1) 需要兩片需要兩片74LS163；(2). 為了提高運算速度，使用同步計數(shù)方式。為了提高運算速度，使用同步計數(shù)方式。 應(yīng)該在應(yīng)該在 QDQCQBQA QDQCQBQA 0001011100010111 時準備清零。

53、時準備清零。 QDQCQBQA QDQCQBQA CLR =LOADLOAD TPRCA B C DQBQCQDQCLR74LS163TPRCA B C DQBQCQDQACLR74LS163+5V+5VCPCLR例例8.3.2 寄存器寄存器 1 .數(shù)碼寄存器數(shù)碼寄存器 寄存器是計算機的主要部件之一，它用來寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。暫時存放數(shù)據(jù)或指令。4位數(shù)碼寄存器位數(shù)碼寄存器Q3Q2Q1Q0&A0A1A2A3CLR取數(shù)取數(shù)脈沖脈沖接收接收脈沖脈沖( CP )QQQQ1D C1QQQQ1D C11D C11D C12 . 移位寄存器移位寄存器 所謂所謂“移位移位”

54、，就是將寄存器所存各，就是將寄存器所存各位位 數(shù)據(jù)，在每個移位脈沖的作用下，向左數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。根據(jù)移位方向，常把它或向右移動一位。根據(jù)移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 雙向移雙向移位寄存器位寄存器3種。種。寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c) 根據(jù)移位數(shù)根據(jù)移位數(shù)據(jù)的輸入輸出據(jù)的輸入輸出方式，又可將方式，又可將它分為它分為串串行輸行輸入串入串行輸行輸出出、串串行輸行輸入并入并行行輸輸出出、并并行輸行輸入入串串行輸行輸出出和和并并行輸行輸入并入并行輸行輸出出4種電路種電路

55、結(jié)構(gòu)：結(jié)構(gòu)：FFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出FFFFFFFFFFFFFFFF4位并入位并入 - 串出的左移寄存器串出的左移寄存器初始狀態(tài)：初始狀態(tài)： 設(shè)設(shè)A3A2A1A0 10111011在存數(shù)脈沖作用下，也有在存數(shù)脈沖作用下，也有 Q3Q2Q1Q010111011D0 0 0D1 Q0D2 Q1D3 Q2 下面將下面將重點討論重點討論 藍顏色的藍顏色的 那部分那部分電電路路的工作的工作原理。原理。QQQQQQQQ&A0A1A2A3SDRDCLRLOAD移位移位脈沖脈沖CP0串行串行輸出輸出數(shù)數(shù) 據(jù)據(jù) 預(yù)預(yù) 置置 3210存數(shù)存數(shù)

56、脈沖脈沖清零清零脈沖脈沖QQQQQQQQ移位移位脈沖脈沖CP0 0串行串行輸出輸出32101D1D1D1DC1C1C1C1D0 0 0D1 Q0 0D2 Q1 1D3 Q2 21 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0設(shè)初態(tài)設(shè)初

57、態(tài) Q3Q2Q1Q0 101110111D1D1D1DQQQQQQQQ移位移位脈沖脈沖CP0 0串行串行輸出輸出3210C1C1C1C1用波形圖表示如下：用波形圖表示如下：1 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0設(shè)初態(tài)設(shè)初態(tài)Q

58、3Q2Q1Q0 10111011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0移位移位脈沖脈沖QQQQQQQQCP0 0串行串行輸出輸出32101D1D1D1DC1C1C1C14位串入位串入 - 串出的串出的左移左移寄存器：寄存器：D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 24位串入位串入 - 串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 0 0D0 Q Q1 1移位移位脈沖脈沖QQQQQQQQCP0 0串行串行輸出輸出

59、32101D1D1D1DC1C1C1C1C1C1C1C11D1D1D1DQQQ3QQ移位移位脈沖脈沖CP0 0串行串行輸出輸出Q1Q2Q0 4位串入位串入 - 串出的串出的左移左移寄存器：寄存器：D0 “L”D1 Q0D2 Q1D3 Q2 4位串入位串入 - 串出串出的的右移右移寄存器：寄存器：D1 Q2D2 Q3D3 “R”D0 Q1 雙向移位雙向移位寄存器的寄存器的構(gòu)成：構(gòu)成： 只要設(shè)置一個控制端只要設(shè)置一個控制端S，當，當S0 0 時左移；而時左移；而當當S1 1時右移即可。時右移即可。 “ “L”即需左移即需左移的輸入數(shù)的輸入數(shù)據(jù)據(jù) “ “R”即需右移即需右移的輸入數(shù)的輸入數(shù)據(jù)據(jù)D0

60、= SL SQ1 D2 = SQ1 SQ3 D3 = SQ2 SR D1 = SQ0 SQ2 集成組件集成組件 電路電路74LS194就是這樣的就是這樣的多功能移位寄存器。多功能移位寄存器。 UCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194右移右移串行串行輸入輸入左移左移串行串行輸入輸入并行輸入并行輸入UCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS1940 0 1