微機(jī)原理與接口技術(shù)專升本重點(diǎn)難點(diǎn)必考點(diǎn)整理

1、 第1章 微型計(jì)算機(jī)基礎(chǔ) 1計(jì)算機(jī)中數(shù)的表示和運(yùn)算 1.1.1 計(jì)算機(jī)中的數(shù)制及轉(zhuǎn)換 在微型計(jì)算機(jī)中，常見和常使用的數(shù)制十進(jìn)制二進(jìn)制八進(jìn)制 十六進(jìn)制等。 1.十進(jìn)制 十進(jìn)制計(jì)數(shù)特征如下： 使用10個不同的數(shù)碼符號0，1，2，3，4，5，6，7，8，9 基數(shù)為10 每一個數(shù)碼符號根據(jù)它在數(shù)中所處的位置(即數(shù)位)，按逢十進(jìn)一決定其實(shí)際數(shù)值。 任意一個十進(jìn)制正數(shù)D，可以寫成如下形式：(D)10Dn-l10 n-1 +Dn-210 n-2 +Dl101+D0100+Dl10 -1+D-210-2+D-n10-n2.二進(jìn)制 在二進(jìn)制計(jì)數(shù)制中，基數(shù)是2，計(jì)數(shù)的原則是“逢2進(jìn)1”。特征如下： 使用兩個不同的

2、數(shù)碼符號0和l 基數(shù)為2 每一個數(shù)碼符號根據(jù)它在數(shù)中所處的位置(即數(shù)位)，按逢二進(jìn)一決定其實(shí)際數(shù)值。 任意一個二進(jìn)制正數(shù)B，可以寫成如下形式：(B)2Bnl2 n-1 +Bn22 n-2+Bl21+B020+Bl2 -1+B-21-2+B-n1-n 十進(jìn)制TO二進(jìn)制 把十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制整數(shù)通常采用的方法是“除以2取余數(shù)”。 把十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制小數(shù)所采用的規(guī)則是“乘2取整”。 在計(jì)算機(jī)中，數(shù)的存儲、運(yùn)算、傳輸都使用二進(jìn)制。 例 1-2 將十進(jìn)制小數(shù)0.6875轉(zhuǎn)換成二進(jìn)制小數(shù) 3八進(jìn)制在八進(jìn)制計(jì)數(shù)制中，基數(shù)是8，計(jì)數(shù)的原則是“逢8進(jìn)1”。特征如下：使用8個不同的數(shù)碼符號0，1，2，3

3、，4，5，6，7基數(shù)為8每一個數(shù)碼符號根據(jù)它在數(shù)中所處的位置(即數(shù)位)，按逢八進(jìn)一來決定其實(shí)際數(shù)值。 任意一個八進(jìn)制正數(shù)S，可表示為：(S)8Snl8 n-1+Sn28 n-2+S18 1+S08 0 +Sl8 1+S-m8-m 轉(zhuǎn)換: 將十進(jìn)制整數(shù)轉(zhuǎn)換成八進(jìn)制整數(shù)的方法是“除以8取余數(shù)”。 將八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)的方法是：把八進(jìn)制數(shù)中的每一位數(shù)都用相應(yīng)的三位二進(jìn)制數(shù)來代替。 例1-3 將十進(jìn)制數(shù)59轉(zhuǎn)換成八進(jìn)制數(shù) 例1-4 將十進(jìn)制小數(shù)0.6875轉(zhuǎn)換成八進(jìn)制小數(shù) 4。十六進(jìn)制 在16進(jìn)制計(jì)數(shù)制中，基數(shù)是16，計(jì)數(shù)的原則是“逢16進(jìn)1”。特征如下：使用16個不同的數(shù)碼符號，它們是0，l，2

4、，3，4，5，6，7，8，9，A，B，C，D，E，F(xiàn)基數(shù)為16每一個數(shù)碼符號根據(jù)它在數(shù)中的位置(即數(shù)位)，按逢十六進(jìn)一。 對任意一個十六進(jìn)制正數(shù)H，可表示為： (H) 16Hn-l16 n-1+Hn216 n-2+Hl16 1+H0l16 0+Hl16 1+H-m16-m 轉(zhuǎn)換 將十進(jìn)制整數(shù)轉(zhuǎn)換成十六進(jìn)制整數(shù)的規(guī)則是“除16取余”。十六進(jìn)制數(shù)計(jì)數(shù)的原則是“逢16進(jìn)1”。 例1-5 將十進(jìn)制數(shù)89轉(zhuǎn)換成十六進(jìn)制數(shù) 將十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)的方法將十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)的方法是：把十六進(jìn)制數(shù)中的每一位數(shù)都用相應(yīng)的四位二進(jìn)制數(shù)來代替。 例1-6 將十六進(jìn)制數(shù)10AC轉(zhuǎn)換成二進(jìn)制數(shù) 1.1.2 數(shù)

5、的表示1機(jī)器數(shù)的特點(diǎn) 機(jī)器數(shù)表示的數(shù)值范圍受計(jì)算機(jī)字長的限制。 機(jī)器數(shù)的符號位被數(shù)值化。 機(jī)器數(shù)的小數(shù)點(diǎn)處于約定的位置。2帶符號數(shù)的表示帶符號數(shù)有三種表示方法:原碼、反碼、補(bǔ)碼。原碼特征如下： 原碼形式與二進(jìn)制數(shù)的原來表示方法基本一樣。 原碼中增加了專門表示數(shù)的正、負(fù)的符號位，也就是用0表示正號，用1表示負(fù)號。 最左邊一位的0和1不代表具體數(shù)值，而分別表示“+”和“-”。反碼正數(shù)的原碼和反碼完全一樣。 負(fù)數(shù)的反碼是由其原碼的數(shù)值部分求反(即由0變?yōu)?，1變?yōu)?)而得到的。補(bǔ)碼 補(bǔ)碼是計(jì)算機(jī)中帶符號數(shù)的實(shí)用表示方法。規(guī)定如下： 正數(shù)的補(bǔ)碼與原碼和反碼是一樣的。 負(fù)數(shù)的補(bǔ)碼可由其反碼的末位加1。即

6、負(fù)數(shù)的補(bǔ)碼是對其原碼除符號位外各數(shù)值位求反并在末位加1而得到的 3數(shù)中小數(shù)點(diǎn)的表示 數(shù)的定點(diǎn)表示: N2PS( 式中S稱為數(shù)N的尾數(shù)，P稱為數(shù)N的階碼，2稱為階碼的底。) 數(shù)的浮點(diǎn)表示負(fù)數(shù)的表示1.1.3 數(shù)的運(yùn)算 1定點(diǎn)數(shù)運(yùn)算 定點(diǎn)補(bǔ)碼加減法的運(yùn)算規(guī)則： 操作數(shù)均為補(bǔ)碼表示； 符號位一起參加運(yùn)算； 加法：做X補(bǔ)+Y補(bǔ)； 減法：做X補(bǔ)+Y補(bǔ)； 運(yùn)算過程中，符號位向前的進(jìn)位為模，舍棄； 運(yùn)算結(jié)果仍為補(bǔ)碼。 2.浮點(diǎn)數(shù)的運(yùn)算 浮點(diǎn)數(shù)的運(yùn)算規(guī)則如下： 對階：其原則為小階向大階看齊。 尾數(shù)加減：按定點(diǎn)數(shù)加減運(yùn)算規(guī)則求兩數(shù)的和（差）。 結(jié)果規(guī)格化 舍入規(guī)則1.2 基本邏輯電路 1邏輯門電路 與門:與門的

7、邏輯式為 Y=AB 或門:或門的邏輯式為 Y=A+B 非門:非門的邏輯式為 Y=Y上有一個橫線加法器（1）半加器 “半加”是只求本位相加的和，而不管低位來的進(jìn)位。半加器的邏輯狀態(tài)表如表1-2所示。表1-2中A和B是兩個加數(shù)，C是進(jìn)位，S是半加和。半加器（1）全加器 多位數(shù)相加時(shí)，最低位可以用半加器求本位和，另外給出進(jìn)位位；第二位相加則要求有本位兩個數(shù)Ai、Bi及低位的進(jìn)位Ci-1之和；同時(shí)給出向高位的進(jìn)位Ci。全、半加器的邏輯狀態(tài)表如表1-3所示。 1.2.2譯碼器、觸發(fā)器和寄存器2觸發(fā)器 門電路是組合邏輯電路的基本單元。觸發(fā)器是時(shí)序邏輯電路的基本單元。雙穩(wěn)態(tài)觸發(fā)器具有置位、復(fù)位、計(jì)數(shù)、記憶等

8、多種功能。由它可以構(gòu)成多種形式的觸發(fā)器，如R-S觸發(fā)器、J-K觸發(fā)器和D觸發(fā)器。 D觸發(fā)器是由J-K觸發(fā)器和反相器結(jié)合構(gòu)成。當(dāng)D=1時(shí)，在CP時(shí)鐘上升沿Q=1；當(dāng)D=0時(shí)，在CP時(shí)鐘上升沿Q被復(fù)位為0，其邏輯功能為Qn+1=Dn，即觸發(fā)器的輸出狀態(tài)取決于其輸入狀態(tài)，其邏輯狀態(tài)真值表如表1-5所示。 3寄存器 寄存器是用來暫時(shí)存放數(shù)碼的常用時(shí)序邏輯部件。它由觸發(fā)器及有關(guān)邏輯門電路構(gòu)成。計(jì)算機(jī)中的8位、16位或32位寄存器，分別由8個、16個或32個觸發(fā)器組成，由邏輯門電路控制數(shù)碼的存入和取出。1.3 微型計(jì)算機(jī) 1.3.1 電子數(shù)字計(jì)算機(jī)概述 電子數(shù)字計(jì)算機(jī)是一種能按照事先編好的程序（指令序列）

9、自動地、高速地、準(zhǔn)確地進(jìn)行大量運(yùn)算和對信息進(jìn)行加工處理的電子設(shè)備。 第一代：電子管時(shí)代。計(jì)算機(jī)采用電子管作為邏輯元件。 第二代：晶體管時(shí)代。 第三代：集成電路時(shí)代。 第四代：大規(guī)模集成電路時(shí)代。 未來的計(jì)算機(jī)將朝巨型化、微型化、網(wǎng)絡(luò)化與智能化的方向發(fā)展。第五代計(jì)算機(jī)將是完全新型的一代計(jì)算機(jī)。 電子計(jì)算機(jī)的特點(diǎn)和分類1電子計(jì)算機(jī)的特點(diǎn)和分類特點(diǎn): 運(yùn)算速度快 計(jì)算精度高 記憶能力強(qiáng) 具有復(fù)雜的邏輯判斷能力和自動執(zhí)行程序的能力。分類:目前國際上把計(jì)算機(jī)分為巨型計(jì)算機(jī)、大型主機(jī)、小型計(jì)算機(jī)、個人計(jì)算機(jī)、工作站和小巨型計(jì)算機(jī)六大類。 計(jì)算機(jī)系統(tǒng)組成2計(jì)算機(jī)系統(tǒng)組成 任何計(jì)算機(jī)系統(tǒng)都由硬件系統(tǒng)和軟件系統(tǒng)

10、兩部分組成。 硬件系統(tǒng)主要包括運(yùn)算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備五個部分。 軟件系統(tǒng)包括計(jì)算機(jī)本身運(yùn)行所需的系統(tǒng)軟件和用戶完成任務(wù)所需的應(yīng)用軟件。 計(jì)算機(jī)是依靠硬件和軟件的協(xié)同工作來執(zhí)行給定任務(wù)的。 計(jì)算機(jī)的硬件系統(tǒng) 所有馮諾依曼結(jié)構(gòu)的計(jì)算機(jī)都由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五部分組成,其中運(yùn)算器和控制器又稱為中央處理單元（CPU）。運(yùn)算器：負(fù)責(zé)數(shù)據(jù)的算術(shù)運(yùn)算和邏輯運(yùn)算，即數(shù)據(jù)的加工處理部件?？刂破鳎簩Τ绦蛞?guī)定的控制信息進(jìn)行分析、控制，并協(xié)調(diào)輸入、輸出操作或內(nèi)存訪問。存儲器：存儲程序和數(shù)據(jù)，是具有記憶功能的部件。輸入設(shè)備：把用戶的程序和數(shù)據(jù)輸入到計(jì)算機(jī)的存儲器。輸出設(shè)備：從

11、計(jì)算機(jī)中取出程序執(zhí)行結(jié)果或其它信息。 計(jì)算機(jī)硬件結(jié)構(gòu)圖 4計(jì)算機(jī)軟件系統(tǒng) 軟件是組成計(jì)算機(jī)系統(tǒng)必不可少的、以程序?yàn)橹黧w、包括相應(yīng)文檔和使用說明書的非實(shí)體性部件。 程序是組成軟件的主體，是用程序設(shè)計(jì)語言表達(dá)計(jì)算機(jī)的處理步驟、指揮計(jì)算機(jī)進(jìn)行某種操作的指令序列。 文檔是指在軟件開發(fā)計(jì)劃、設(shè)計(jì)、制作、維護(hù)等過程中產(chǎn)生的文件、資料、說明、程序等必備的資料。使用說明書包括軟件的用戶手冊、操作手冊、維護(hù)手冊等。 計(jì)算機(jī)軟件系統(tǒng)由系統(tǒng)軟件和應(yīng)用軟件組成。 系統(tǒng)軟件 系統(tǒng)軟件是管理、監(jiān)控和維護(hù)計(jì)算機(jī)資源的軟件。 系統(tǒng)軟件主要包括各種操作系統(tǒng)，各種程序設(shè)計(jì)語言及其解釋程序和編譯程序，機(jī)器的監(jiān)控管理程序，調(diào)試程序，

12、故障檢查和診斷程序等。 操作系統(tǒng)是系統(tǒng)軟件中的核心。 應(yīng)用軟件 應(yīng)用軟件是用戶為使用計(jì)算機(jī)解決實(shí)際問題所開發(fā)的軟件的總稱。應(yīng)用軟件分為兩類,即公共應(yīng)用軟件和按行業(yè)、業(yè)務(wù)分類的應(yīng)用軟件。 公共應(yīng)用軟件是不分業(yè)務(wù)、行業(yè)，基本上可公共使用的軟件。它主要包括數(shù)據(jù)處理類軟件，聲音、圖形、圖像、文獻(xiàn)等信息處理軟件，信息檢索軟件、人工智能方面的軟件和CAD/CAM、CAICMI、DSS等方面的通用軟件。 5 計(jì)算機(jī)工作過程首先要編制程序。通過輸入設(shè)備將程序和原始數(shù)據(jù)送入存儲器在程序運(yùn)行后，計(jì)算機(jī)就從存儲器中取出指令，送到控制器中去分析、識別。 控制器根據(jù)指令的含義發(fā)出相應(yīng)的命令，控制存儲器和運(yùn)算器的操作；當(dāng)

13、運(yùn)算器任務(wù)完成后，就可以根據(jù)指令序列將結(jié)果通過輸出設(shè)備輸出。操作人員還可以通過控制臺啟動或停止機(jī)器的運(yùn)行，或?qū)Τ绦虻膱?zhí)行進(jìn)行某種處理。 1.3.2 微型計(jì)算機(jī)組成與配置 微型計(jì)算機(jī)是以微處理器為核心，配以大規(guī)模集成電路存儲器、輸入/輸出接口電路及系統(tǒng)總線所組成的計(jì)算機(jī)。1微型計(jì)算機(jī)的發(fā)展階段 30多年來，微型計(jì)算機(jī)的發(fā)展經(jīng)歷了以下幾個發(fā)展階段： 第1階段(1971年 1972年): 微型計(jì)算機(jī)采用的微處理器是Intel的4004和8008。 第2階段(1973年 1977年)：微型計(jì)算機(jī)采用8位微處理器(如Intel的8080)。其流行機(jī)種是TRS-80和AppleII。 第3階段（1978年

14、 1984年）：微型計(jì)算機(jī)采用16位微處理器(如Intel的8086和8088)。其流行機(jī)種是IBM PC和IBM PC/XT。 微型計(jì)算機(jī)的發(fā)展階段 第4階段（1985年 1992年）：微型計(jì)算機(jī)采用32位微處理器(如Intel的80386、80486等)。其流行機(jī)種是PC386和PC486。 第5階段（1993年至現(xiàn)在）：采用了新一代微處理器，如Pentium。Pentium處理器的內(nèi)部數(shù)據(jù)總線為32位，外部數(shù)據(jù)總線為64位。目前流行機(jī)種是PIV。近來，出現(xiàn)了采用 64位的微處理器作為CPU的微型計(jì)算機(jī)，64位微型計(jì)算機(jī)具有64位運(yùn)算能力、64位尋址空間和64位數(shù)據(jù)通路。 2 微處理器、微

15、型計(jì)算機(jī)與微型計(jì)算機(jī)系統(tǒng) 微處理器是指采用大規(guī)模集成電路技術(shù)，將具有運(yùn)算器和控制器功能的電路及相關(guān)電路集成在一片芯片上的大規(guī)模集成電路。微處理器是微型計(jì)算機(jī)的核心，又稱為微型計(jì)算機(jī)的中央處理器。 微型計(jì)算機(jī)是指以微處理器為核心，配以大規(guī)模集成電路構(gòu)成的主存儲器、輸入輸出接口電路及系統(tǒng)總線所組成的計(jì)算機(jī)。微型計(jì)算機(jī)又稱為個人計(jì)算機(jī)（PC）、微電腦等。 微型計(jì)算機(jī)系統(tǒng)是指以微型計(jì)算機(jī)為核心，配以相應(yīng)的外部設(shè)備、電源、輔助電路以及控制微型計(jì)算機(jī)工作的系統(tǒng)軟件所構(gòu)成的計(jì)算機(jī)系統(tǒng)。 3微型計(jì)算機(jī)硬件系統(tǒng) 微型計(jì)算機(jī)屬于馮諾依曼結(jié)構(gòu)的計(jì)算機(jī)。但是，微型計(jì)算機(jī)的運(yùn)算器、控制器不再是兩個獨(dú)立的部件，它集成在一

16、塊微處理器上，稱為微處理器。高檔微機(jī)有的使用兩個或多個微處理器。采用一個微處理器的微型計(jì)算機(jī)硬件系統(tǒng)是由微處理器（CPU）、存儲器、系統(tǒng)總線及輸入輸出設(shè)備組成，如圖1-4所示。 微型計(jì)算機(jī)硬件系統(tǒng) 圖（1）中央處理單元 中央處理單元是一塊微處理器芯片，芯片上集成有控制器、運(yùn)算器、寄存器等功能部件。 運(yùn)算器又稱算術(shù)邏輯單元，具有算術(shù)運(yùn)算和邏輯運(yùn)算功能，是計(jì)算機(jī)對數(shù)據(jù)進(jìn)行加工處理的部件。 控制器主要由指令寄存器、譯碼器、程序計(jì)數(shù)器、操作控制器等組成，負(fù)責(zé)對程序規(guī)定的控制信息進(jìn)行分析、控制，并協(xié)調(diào)輸入、輸出操作或內(nèi)存訪問。 寄存器是處理器內(nèi)部的暫時(shí)存儲單元。(2)存儲器 存儲器是計(jì)算機(jī)實(shí)現(xiàn)記憶功能的

17、部件。存儲器主要包括主存儲器和輔助存儲器。主存儲器由半導(dǎo)體存儲器RAM和ROM組成，又稱為內(nèi)存；輔助存儲器又稱外存儲器，包括軟盤存儲器、硬盤存儲器和光盤等。 （3）輸入輸出設(shè)備 常用的輸入設(shè)備有鍵盤、鼠標(biāo)、掃描儀、數(shù)碼相機(jī)等。常用的輸出設(shè)備有顯示器、打印機(jī)、繪圖儀等。一般而言，外存儲器也屬于輸入、輸出設(shè)備。 （4）總線 微型計(jì)算機(jī)系統(tǒng)采用總線結(jié)構(gòu)將CPU、存儲器和外部設(shè)備進(jìn)行連接。所謂總線就是在兩個以上數(shù)字設(shè)備之間提供傳送信息的公用通道?？偩€通常由數(shù)據(jù)總線、控制總線和地址總線三部分組成。其中數(shù)據(jù)總線在CPU與內(nèi)存或輸入輸出接口之間傳送數(shù)據(jù)；控制總線用來傳送各種控制信號；地址總線用來傳送存儲單元

18、或輸入輸出接口的地址信息。(5) 網(wǎng)絡(luò)設(shè)備 隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展，微型計(jì)算機(jī)適應(yīng)網(wǎng)絡(luò)的需求，出現(xiàn)了許多網(wǎng)絡(luò)設(shè)備，如路由器、調(diào)制解調(diào)器等。將這些設(shè)備硬說成是輸入輸出設(shè)備有點(diǎn)牽強(qiáng)附會，因此將這些設(shè)備歸為網(wǎng)絡(luò)設(shè)備。 這樣，微計(jì)算機(jī)硬件系統(tǒng)又可以說是由微處理器、存儲器、輸入、輸出設(shè)備和網(wǎng)絡(luò)設(shè)備等部分組成。4 微型計(jì)算機(jī)主要組裝部件 組成微型計(jì)算機(jī)的組裝部件主要有主機(jī)系統(tǒng)板、顯示器、鍵盤、軟磁盤驅(qū)動器、硬磁盤驅(qū)動器及各種適配卡。若要組裝一臺適合用戶需要的兼容機(jī)，只要選擇合適的一組配套的配件，并按照配件的技術(shù)要求，正確組合安裝，就可以構(gòu)成一臺微型計(jì)算機(jī)。 (1)主機(jī)系統(tǒng)板 主機(jī)系統(tǒng)板位于主機(jī)箱內(nèi)，主機(jī)

19、系統(tǒng)板上通常配置中央處理器CPU及其外圍電路、基本存儲器RAM和ROM、高速緩沖存儲器及其控制電路、輸入輸出控制電路、I/O擴(kuò)充插槽、鍵盤接口及揚(yáng)聲器接口、面板控制開關(guān)及指示燈連接用接插件及電源接插件等。不同型號的主機(jī)系統(tǒng)板的尺寸及元器件配置位置不同。 (1) 電源和機(jī)箱 微機(jī)機(jī)箱的品種和樣式較多，目前常見的有立式和臥式兩種，又以立式為多。電源盒裝配在主機(jī)箱內(nèi)，功率大約分150W，200W，230W，300W等幾個檔次。(2)顯示器和鍵盤 顯示器分單色顯示器和彩色顯示器。顯示器必須通過顯示器適配卡與主機(jī)相連。鍵盤通常用101鍵盤和102鍵盤，通過電纜與主機(jī)連接。 (3)顯示器和鍵盤 顯示器分單

20、色顯示器和彩色顯示器。顯示器必須通過顯示器適配卡與主機(jī)相連。鍵盤通常用101鍵盤和102鍵盤，通過電纜與主機(jī)連接。 (4)磁盤驅(qū)動器 磁盤驅(qū)動器有軟磁盤驅(qū)動器和硬磁盤驅(qū)動器。軟磁盤驅(qū)動器常用3.5英寸，硬盤多用3.5英寸硬盤機(jī)。磁盤驅(qū)動器通過磁盤適配(卡)與主機(jī)相連。（5）光盤驅(qū)動器 目前常用的光盤驅(qū)動器多為CD-ROM驅(qū)動器，用于讀取CD-ROM盤片上的數(shù)據(jù)。（6）各種適配卡 主機(jī)系統(tǒng)板上通常有58個I/O擴(kuò)充插槽，用于插接各種適配卡。常用的適配卡有：顯示器適配卡、軟/硬磁盤驅(qū)動器適配卡、多功能卡、網(wǎng)絡(luò)適配器卡、漢字庫卡、防病毒卡、A/D及D/A卡、聲卡以及各種數(shù)字量I/O卡等。5微型計(jì)算機(jī)

21、性能指標(biāo)通常用微型計(jì)算機(jī)的性能指標(biāo)表述微型計(jì)算機(jī)的性能。微型計(jì)算機(jī)的主要性能指標(biāo)有字長、主存儲器容量、時(shí)鐘頻率和運(yùn)算速度等。 字長字長是計(jì)算機(jī)中的CPU一次能夠同時(shí)處理的二進(jìn)制數(shù)據(jù)的位數(shù)，它直接影響到計(jì)算機(jī)的計(jì)算精度、功能和速度。一般微型計(jì)算機(jī)字長有8位，16位，高檔微機(jī)為32位。目前已出現(xiàn)字長64位的微型計(jì)算機(jī)。根據(jù)字長分類，微型計(jì)算機(jī)可分為16位機(jī)，32位機(jī)、64位機(jī)等。 主存儲器容量主存儲器的容量指的是主存儲器中RAM和ROM的容量總和。主存儲器容量越大，運(yùn)算速度越快，數(shù)據(jù)處理能力越強(qiáng)。微計(jì)算機(jī)主存儲器以字節(jié)為單位存儲信息。通常，將1024個字節(jié)（Byte）稱為1KB，1024KB稱為1

22、MB，1024MB稱為1G B。目前， Pentium機(jī)容量具有256MB，高端PC使用512MB，已經(jīng)開始向1GB內(nèi)存發(fā)展。 微型計(jì)算機(jī)性能指標(biāo) 運(yùn)算速度 通常運(yùn)算速度用每秒鐘能執(zhí)行的指令數(shù)來表示，單位一般用 MIPS（每百萬條指令/秒） 。目前，高檔微機(jī)的運(yùn)算速度可達(dá)幾千萬次/秒。 主頻主頻是指計(jì)算機(jī)的時(shí)鐘頻率，單位為兆赫茲（MHz） 。時(shí)鐘頻率很大程度上決定了計(jì)算機(jī)的運(yùn)算速度，時(shí)鐘頻率越高，運(yùn)算速度越快。目前，Pentium IV 型芯片主頻高達(dá) 3000MHz。 可靠性 可靠性是指在給定時(shí)間內(nèi)，計(jì)算機(jī)系統(tǒng)能正常運(yùn)轉(zhuǎn)的概率。通常用平均無故障時(shí)間MTBF表示，指系統(tǒng)能正常工作的平均時(shí)間。

23、可維護(hù)性 指計(jì)算機(jī)的維修效率。通常用平均修復(fù)時(shí)間MTTR來表示，即從故障發(fā)生到故障修復(fù)所需的平均時(shí)間。6.微型計(jì)算機(jī)應(yīng)用微型計(jì)算機(jī)應(yīng)用已經(jīng)涉及各個領(lǐng)域，成為人類社會生活不可缺少的工具。目前，微型計(jì)算機(jī)應(yīng)用主要集中在以下幾個方面： 科學(xué)計(jì)算解決科學(xué)技術(shù)和工程設(shè)計(jì)中的數(shù)據(jù)量很大、計(jì)算復(fù)雜的數(shù)學(xué)問題，如人造衛(wèi)星與運(yùn)載火箭的軌道設(shè)計(jì)，導(dǎo)彈發(fā)射的飛行軌跡計(jì)算等。 信息處理 利用計(jì)算機(jī)可以對任何形式的數(shù)據(jù)進(jìn)行加工和處理，例如文字處理、圖形圖像處理和聲音信號處理等。自動控制 利用計(jì)算機(jī)對生產(chǎn)過程進(jìn)行控制，可以提高生產(chǎn)的自動化水平，減輕勞動強(qiáng)度，提高勞動生產(chǎn)率和產(chǎn)品質(zhì)量。目前，計(jì)算機(jī)過程控制已廣泛應(yīng)用于機(jī)械、

24、電力、石油、化工、冶金、紡織等行業(yè)，使生產(chǎn)過程的自動控制達(dá)到新的階段，大大提高勞動生產(chǎn)率和產(chǎn)品質(zhì)量。計(jì)算機(jī)輔助工程應(yīng)用所謂計(jì)算機(jī)輔助設(shè)計(jì)（CAD：Computer Aided Design）就是用計(jì)算機(jī)來幫助設(shè)計(jì)人員進(jìn)行設(shè)計(jì)。常用于飛機(jī)、輪船、建筑工程等復(fù)雜設(shè)計(jì)工程中，利用計(jì)算機(jī)進(jìn)行設(shè)計(jì)可以提高設(shè)計(jì)質(zhì)量，縮短設(shè)計(jì)周期，提高設(shè)計(jì)的自動化水平。由計(jì)算機(jī)輔助設(shè)計(jì)派生出計(jì)算機(jī)輔助制造（CAM） ，計(jì)算機(jī)輔助教學(xué)（CAI）等。 計(jì)算機(jī)網(wǎng)絡(luò)通信 計(jì)算機(jī)網(wǎng)絡(luò)是計(jì)算機(jī)技術(shù)與現(xiàn)代通信技術(shù)相結(jié)合的產(chǎn)物。利用計(jì)算機(jī)網(wǎng)絡(luò)，可以使一個地區(qū)、一個國家甚至全世界范圍內(nèi)實(shí)現(xiàn)計(jì)算機(jī)軟、硬件資源共享，從而使眾多的計(jì)算機(jī)可以方便的

25、進(jìn)行信息交換和相互通信。第2章 微處理器2.1 微處理器的原理與組成2.1.1 微處理器的基本結(jié)構(gòu) 微處理器:是一種采用大規(guī)模集成電路技術(shù)，將具有運(yùn)算器和控制器功能的電路及相關(guān)電路集成在一片芯片上的大規(guī)模或超大規(guī)模集成電路。 微處理器的硬件1 微處理器的硬件組成 一般而言，微處理器芯片上集成有控制器、運(yùn)算器、寄存器以及連接它們的內(nèi)部總線等部件。 運(yùn)算器具有算術(shù)運(yùn)算和邏輯運(yùn)算功能，是對數(shù)據(jù)進(jìn)行加工處理的部件，又稱為算術(shù)邏輯單元。微處理器的硬件 控制器主要由指令寄存器、譯碼器、程序計(jì)數(shù)器、操作控制器等組成，負(fù)責(zé)對程序規(guī)定的控制信息進(jìn)行分析、控制，協(xié)調(diào)輸入、輸出操作或內(nèi)存訪問。 寄存器是微處理器內(nèi)部

26、的暫時(shí)存儲單元。各部件之間通過內(nèi)部總線交換信息。 2.微處理器的功能部件 隨著超大規(guī)模集成技術(shù)的發(fā)展，微處理器內(nèi)部主要功能部件也由8086的兩個功能部件（執(zhí)行部件、總線接口部件）擴(kuò)展到有總線接口部件、高速緩存（Cache）部件、取指/譯碼部件、指令緩沖池部件、調(diào)度/執(zhí)行部件、回退部件、寄存器組部件等. 圖2-1 微處理器內(nèi)部功能結(jié)構(gòu) 2.1.2 微處理器的工作原理 微處理器的工作過程就是執(zhí)行程序的過程，而執(zhí)行程序就是逐步執(zhí)行一條條指令。微處理器在執(zhí)行一條指令的步驟如下。 1. 取指令 指令預(yù)取部件向指令快存提取一條指令。 2.指令譯碼 指令譯碼部件將取得的指令翻譯成起控制作用的微指令。 3.取

27、操作數(shù) 根據(jù)計(jì)算出的該指令所使用的操作數(shù)的物理地址，請求總線接口部件，通過總線從存儲器取得該操作數(shù)。4.執(zhí)行運(yùn)算 按照指令操作碼的要求，通過執(zhí)行微指令，對操作數(shù)完成規(guī)定的運(yùn)算處理。5.回送結(jié)果 將指令的執(zhí)行結(jié)果回送內(nèi)存或某寄存器中。微處理器的工作過程是取指令、指令譯碼、取操作數(shù)，再取指令，周而復(fù)始地進(jìn)行。 2.1.3微處理器特點(diǎn)與分類1微處理器的特點(diǎn)（1）體積小，功耗低 一個單片微型計(jì)算機(jī)，可以做在僅幾十平方毫米的硅片上。如32位微處理器Pentium片內(nèi)集成有310萬個晶體管。（2）可靠性高，使用環(huán)境要求低 由于使用大規(guī)模集成電路和超大規(guī)模集成電路，簡化了外接線和外加邏輯，安裝容易，大大提高

28、了可靠性。（3）系統(tǒng)設(shè)計(jì)靈活，使用方便。2微處理器分類 微處理器分類方法很多，主要有兩種。 按微處理器位數(shù)分類有：位片、4位、8位、12位、16位、32位、64位等微處理器。 按微處理器的應(yīng)用領(lǐng)域分類有： 通用高性能微處理器； 嵌入式微處理器； 數(shù)字信號處理器（DSP) 微控制器 主要用于汽車、空調(diào)、自動機(jī)械等領(lǐng)域的自動控制設(shè)備。 2.2 8086/8088微處理器2.2.1 8086/8088主要特征 Intel8086采用HMOS工藝制造，內(nèi)含29000多個晶體管，雙列直插式封裝，40引腳，采用單個+5V電源供電,時(shí)鐘頻率5MHz 10MHz。 8086主要特性8086主要特性是：16位數(shù)

29、據(jù)總線（8088外部數(shù)據(jù)總線為8位）。 20位地址總線，其中低16位與數(shù)據(jù)總線復(fù)用。 24位操作數(shù)尋址方式 。 16位端口地址線可尋址64K個I/O端口。 7種基本尋址方式。 99條基本指令。具有對字節(jié)、字和字塊進(jìn)行操作的能力?？商幚韮?nèi)部軟件和外部硬件中斷，中斷源多達(dá)256個。 支持單處理器、多處理器系統(tǒng)工作。 2.2.2 8086 CPU內(nèi)部結(jié)構(gòu) 8086微處理器的內(nèi)部結(jié)構(gòu) 它由兩大部分組成： 總線接口部件BIU(Bus Interface Unit) 執(zhí)行部件EU(Execution Unit)。 和一般的計(jì)算機(jī)中央處理器相比較，8086的EU相當(dāng)于運(yùn)算器，而BIU則類似于控制器。 808

30、6微處理器的內(nèi)部結(jié)構(gòu) 圖 1. 執(zhí)行部件 EU 執(zhí)行部件EU是進(jìn)行數(shù)據(jù)處理、加工和有效地址計(jì)算的部件，即完成指令譯碼和執(zhí)行指令操作。它主要由算術(shù)邏輯運(yùn)算單元、標(biāo)志寄存器、通用數(shù)據(jù)寄存器組、專用寄存器組和EU控制電路等組成。（1）算術(shù)邏輯運(yùn)算單元(ALU) 算術(shù)邏輯運(yùn)算單元是一個16位的運(yùn)算器，可用于8位、16位二進(jìn)制算術(shù)和邏輯運(yùn)算，也可按指令的尋址方式計(jì)算尋址存儲器所需的16位偏移量。 （2）標(biāo)志寄存器 標(biāo)志寄存器是一個16位的寄存器，反映CPU運(yùn)算的狀態(tài)特征和存放某些控制標(biāo)志。8086使用了9位。標(biāo)志寄存器如圖2-3所示。其中6個標(biāo)志位用來反映CPU的運(yùn)行狀態(tài)信息 CF 進(jìn)位標(biāo)志：當(dāng)執(zhí)行一個

31、加法(或減法)運(yùn)算使最高位產(chǎn)生進(jìn)位(或借位)時(shí)，CF為1；否則為0。此外循環(huán)指令影響CF。 PF 奇偶標(biāo)志：當(dāng)指令執(zhí)行結(jié)果的低8位中含有偶數(shù)個1時(shí)，PF為1；否則為0。 AF 輔助進(jìn)位標(biāo)志：當(dāng)執(zhí)行一個加法(或減法)運(yùn)算使結(jié)果的低4位向高4位有進(jìn)位(或借位)時(shí)，AF為1；否則為0。 ZF 零標(biāo)志：若當(dāng)前的運(yùn)算結(jié)果為零，ZF為1；否則為0。 SF 符號標(biāo)志：它和運(yùn)算結(jié)果的最高位相同。 OF 溢出標(biāo)志：當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)，OF為1；否則為0。 標(biāo)志寄存器控制標(biāo)志位 3個控制標(biāo)志位 用來控制CPU的操作，由程序進(jìn)行置位和復(fù)位。它們是： TF 跟蹤(陷阱)標(biāo)志：為方便程序調(diào)試而設(shè)置。若TF置1，8086

32、處于單步工作方式；否則將正常執(zhí)行程序。 IF 中斷允許標(biāo)志：用來控制可屏蔽中斷的響應(yīng)。 DF 方向標(biāo)志：用來控制數(shù)據(jù)串操作指令的步進(jìn)方向。若DF置1，則串操作過程中地址會自動遞減；否則自動遞增。 （3）數(shù)據(jù)寄存器 4個16位的數(shù)據(jù)寄存器AX、BX、CX、DX用于暫存計(jì)算過程中所用到的操作數(shù)及結(jié)果。數(shù)據(jù)寄存器既可作為16位，也可作為8位數(shù)據(jù)寄存器使用。 4個16位的數(shù)據(jù)寄存器除用作通用寄存器外，還有各自的專門用途，例如: AX在算術(shù)運(yùn)算中用做累加器；BX在計(jì)算存儲器地址時(shí)常用做基址寄存器；CX在串操作指令及循環(huán)中用做計(jì)數(shù)器等。 （4）專用寄存器 8086提供了4個專用寄存器，即基數(shù)指針寄存器BP

33、、堆棧指針寄存器SP、源變址寄存器SI和目的變址寄存器DI。 地址指針和變址寄存器一般用來存放地址的偏移量； SP和BP是用來指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的偏移地址； 變址寄存器SI和DI用來存放當(dāng)前數(shù)據(jù)段的偏移地址。 （5）EU控制電路 EU控制電路負(fù)責(zé)從BIU的指令隊(duì)列緩沖器中取指令，并對指令譯碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出控制命令，以完成各條指令規(guī)定的功能。 2總線接口部件BIU概述： 總線接口部件BIU負(fù)責(zé)與存儲器及外部設(shè)備接口，完成8086/8088CPU與存儲器間的信息傳送。 總線接口部件BIU由20位地址加法器、段寄存器、16位指令指針、指令隊(duì)列緩沖器和總線控制電路等

34、組成。 地址加法器和段寄存器（1）地址加法器和段寄存器 8086的20條地址線，可直接尋址1MB存儲器物理空間。從CPU內(nèi)部看，它均為16位的寄存器，所以CPU不能直接尋址1MB空間。為此，8086用一組段寄存器將這1MB存儲空間分成若干個邏輯段，每個邏輯段長度64KB，用4個16位的段寄存器分別存放各個段的起始地址(又稱段基址)。用16位的寄存器實(shí)現(xiàn)20位物理地址的形成過程如圖2-4所示。它是由專門的地址加法器將有關(guān)段寄存器內(nèi)容左移4位后，與16位偏移地址相加，形成一個20位物理地址。 20位物理地址的形成過程圖 代碼段寄存器CS 存放當(dāng)前執(zhí)行程序所在代碼段的段基址。 數(shù)據(jù)段寄存器DS 存放

35、程序當(dāng)前使用的數(shù)據(jù)段的段基址。 堆棧段寄存器SS 存放程序當(dāng)前使用的堆棧段的段基址，堆棧操作的數(shù)據(jù)就在這個段中。 附加段寄存器ES 存放程序當(dāng)前使用的附加段的段基址。（2）16位指令指針I(yè)P(Instruction Pointer) 16位指令指針I(yè)P用來存放將要取出的指令在現(xiàn)行代碼段中的偏移地址。它與CS組合使用，才能確定下一條指令存放單元的物理地址。 （3）指令隊(duì)列緩沖器 8086的指令隊(duì)列為6個字節(jié)，在EU執(zhí)行指令的同時(shí)，從內(nèi)存中取下面一條或幾條指令，取來的指令依次存放在指令隊(duì)列中。它們按“先進(jìn)先出”的原則存放，并按順序取到EU中執(zhí)行。 （4）總線控制電路 總線控制電路將8086的內(nèi)部總

36、線和外部總線相連，是8086與內(nèi)存單元和IO端口進(jìn)行數(shù)據(jù)交換的必經(jīng)之路。 它包括16條數(shù)據(jù)總線、20條地址總線和若干條控制總線，CPU通過這些總線與外部世界取得聯(lián)系，從而形成各種規(guī)模的8086微型計(jì)算機(jī)系統(tǒng)。 2.3 802868038680486微處理器2.3.1. 80286微處理器1. 80286的特征 第二代微處理器。是一種高性能的16位微處理器 具有高效率的任務(wù)轉(zhuǎn)換功能，適用于多用戶、多任務(wù)系統(tǒng)。 引入虛擬地址空間的概念 具有保護(hù)功能 工作時(shí)鐘為812MHz，工作時(shí)鐘多樣化，便于組成高性能價(jià)格比的系統(tǒng)。2. 80286的結(jié)構(gòu) 與8086相比，80286內(nèi)部結(jié)構(gòu)中，除了EU執(zhí)行單元外，

37、總線接口部件BIU又細(xì)分成地址部件AU、指令部件IU和總線部件BU。 這四個部件能夠并行工作，構(gòu)成了取指、指令譯碼和指令執(zhí)行重疊進(jìn)行的流水線工作方式，提高了數(shù)據(jù)的吞吐率，提高了微處理器的處理速度，從而形成了現(xiàn)代微處理器一個重要的特征。 3.80286的工作方式 80286微處理器有兩種工作方式：實(shí)地址方式和保護(hù)虛擬地址方式。 80286有24根地址線，在實(shí)地址方式下，只使用其中的低20位地址(A0 A19)，實(shí)際尋址能力和8086的一樣為1MB。 80286在保護(hù)虛擬方式下，同樣利用段選擇器和偏移量組成邏輯地址。其邏輯尋址空間達(dá)230(1 000MB)字節(jié)。但由于地址總線只有24根，因而實(shí)際的

38、物理存儲空間最大為16MB(224B)。 2.3.2 80386微處理器 80386與80286相比，其主要改進(jìn)是： 80386是一種32位微處理器； 引進(jìn)了線性地址和分頁處理的概念； 采用了流水線結(jié)構(gòu)； 引入高速緩沖存儲器。1. 80386的特征 32位結(jié)構(gòu)的微處理器。 32位的物理地址，最大可支持4GB字節(jié)的物理內(nèi)存空間。在保護(hù)方式下，其邏輯地址空間可高達(dá)64M字節(jié)。 引進(jìn)了線性地址和分頁處理的概念。 采用了流水線結(jié)構(gòu)，引入高速緩沖存儲器 具有32位的內(nèi)部和外部數(shù)據(jù)通道 通過協(xié)處理器80287或80387，支持?jǐn)?shù)據(jù)的高速處理。 2. 80386微處理器內(nèi)部結(jié)構(gòu) 80386的內(nèi)部結(jié)構(gòu)是由6個

39、能并行操作的功能部件組成：總線接口部件代碼預(yù)取部件指令譯碼部件存儲器管理部件指令執(zhí)行與控制部件。 這些部件按流水線結(jié)構(gòu)設(shè)計(jì)，指令的預(yù)取、譯碼、執(zhí)行等步驟由各自的處理部件并行處理。這樣，可同時(shí)處理多條指令，提高微處理器的處理速度。3. 80387協(xié)處理器 為提高微處理器的數(shù)據(jù)處理速度，Intel公司還陸續(xù)開發(fā)了8087、80287和80387三種數(shù)值協(xié)處理器，形成了80868087、8028680287、8038680387構(gòu)成的微計(jì)算機(jī)系統(tǒng)。協(xié)處理器的作用是專門進(jìn)行實(shí)型數(shù)據(jù)的運(yùn)算。由于引入的協(xié)處理器均為80位，使處理機(jī)的速度大大加快，處理的數(shù)據(jù)流量也大大增加。在進(jìn)行浮點(diǎn)算術(shù)運(yùn)算時(shí)，微處理機(jī)協(xié)處

40、理器系統(tǒng)比僅用微處理器組成的系統(tǒng)在進(jìn)行運(yùn)算方面，其速度要高出50 100倍。2.3.3. 80486微處理器1. 80486的特征 80486是Intel公司于1989年生產(chǎn)出80X86系列的第四代微處理器。 80486完全兼容80386系列機(jī)體結(jié)構(gòu)和軟件。 80486采用RISC技術(shù)。 將8KB的數(shù)據(jù)和指令混合型高速緩沖存儲器和浮點(diǎn)運(yùn)算部件FPU集成在芯片內(nèi)。內(nèi)部數(shù)據(jù)總線寬度為64位。2. 80486微處理器內(nèi)部結(jié)構(gòu) 80486的內(nèi)部結(jié)構(gòu)由執(zhí)行部件(EU)、總線接口部件、指令譯碼部件、指令預(yù)取部件、分段管理部件、分頁管理部件、高速緩存管理部件、浮點(diǎn)運(yùn)算部件等8部分組成。其中，執(zhí)行部件、總線接

41、口部件、指令譯碼部件、指令預(yù)取部件、分段管理部件和分頁管理部件與80386的相似，但對指令預(yù)取部件、指令譯碼部件及控制邏輯部件均進(jìn)行了調(diào)整，同時(shí)把高速緩沖存儲器Cache都集中到指令流水線中，使這些部件都達(dá)到了最佳狀態(tài)。 2.4 Pentium微處理器 2.4.1 Pentium特征 Pentium微處理器在80486的基礎(chǔ)上作了很大改進(jìn)，不僅增加了片內(nèi)集成度，而且采用了新的體系結(jié)構(gòu)。其主要特點(diǎn)是: 集成度高，片內(nèi)集成有310萬個晶體管。 時(shí)鐘頻率高。早期的Pentium為60MHz或66MHz。目前已發(fā)展到1800MHz。 采用超標(biāo)量流水線結(jié)構(gòu)，比相同頻率的486DxCPU性能提高一倍。 P

42、entium特征 數(shù)據(jù)總線帶寬增加。外部數(shù)據(jù)總線寬度為64位。 采用分立的指令Cache和數(shù)據(jù)Cache 結(jié)構(gòu)。 采用新型的分頁模式。 固化常用指令 內(nèi)部提供了一個稱之為分支目標(biāo)緩沖器，從而加快了循環(huán)操作的速度。 重新設(shè)計(jì)的浮點(diǎn)運(yùn)算部件。 在數(shù)據(jù)的完整性、容錯性和節(jié)電性等方面采用了新的設(shè)計(jì)方法。 2.4.2 Pentium的內(nèi)部結(jié)構(gòu) Pentium新技術(shù)1超標(biāo)量流水線2分立的指令Cache和數(shù)據(jù)Cache3新型的分頁模式4. 數(shù)據(jù)總線帶寬增加5. 重新設(shè)計(jì)的浮點(diǎn)運(yùn)算部件6. 固化常用指令7. 采用動態(tài)轉(zhuǎn)移預(yù)測技術(shù) 2.4.3 Pentium的工作模式 Pentium亦支持三種工作模式：實(shí)地址模

43、式、受保護(hù)的虛擬地址模式和虛擬8086(V86)模式。 1實(shí)地址模式 2保護(hù)模式 3虛擬86模式 2.4.4 Pentium 處理器的發(fā)展 1. Pentium 處理器 1997年5月Intel公司正式推出Pentium微處理器。Pentium處理器提供了整數(shù)運(yùn)算、浮點(diǎn)數(shù)運(yùn)算和多媒體等三方面的優(yōu)異計(jì)算能力。Pentium 處理器共有4檔產(chǎn)品，處理器工作時(shí)鐘頻率分別為233、266、300和333MHz。 2Pentium 處理器 Intel公司于1999年2月發(fā)布。 Pentium 最重要的技術(shù)創(chuàng)新之一是增加了71條稱為互聯(lián)網(wǎng)SSE(Streaming SIMD Extensions，直譯為數(shù)

44、據(jù)流單指令多數(shù)據(jù)擴(kuò)展)的指令和處理機(jī)序列號。SIMD意為單指令多數(shù)據(jù)操作，就是讓Pentium 用一條指令完成以往需4條指令才能完成的任務(wù)，即在相同的時(shí)間周期內(nèi)，Pentium 可以處理4倍于原來的浮點(diǎn)運(yùn)算數(shù)據(jù)。 3Pentium 微處理器 Pentium 處理器采用全新的內(nèi)核結(jié)構(gòu)，是Intel公司自1995年推出Pentium Pro處理器以來專門為桌面型電腦設(shè)計(jì)的新型處理器，是新一代32位處理器。 Pentium處理器運(yùn)用Hyper Pipellined通道技術(shù)，實(shí)現(xiàn)處理器性能和頻率的大幅提高。通過Rapid Execution Engine技術(shù)，處理器的算術(shù)邏輯單元運(yùn)行在兩倍的核心頻率上

45、，允許在1/2時(shí)鐘周期里執(zhí)行某一指令，大大降低了運(yùn)算中的延遲。400MHz系統(tǒng)總線，新的總線結(jié)構(gòu)相當(dāng)于3倍的Pentium 總線，它有128字節(jié)行，外部傳輸速率高達(dá)3.2GB/s。 Pentium采用Execution Trace Cache技術(shù)，Pentium的L1 Cache采用新的解碼結(jié)構(gòu)，可以更加有效的使用Cache的存儲區(qū)。指令集SSE2在MMX和SSE指令集的基礎(chǔ)上新增144條指令集，提高了應(yīng)用程序的處理能力。 Pentium 處理器具備更高的性能和頻率：擁有4200萬個晶體管，比Pentium 多了50%；數(shù)據(jù)傳輸率可以達(dá)到44.8GB/s，幾乎是Pentium 1G的3倍之多；

46、Pentium 管道總線頻率高達(dá)400MHz，是目前PC133總線的Pentium 的三倍，可以提供高達(dá)2.1GB/s的內(nèi)存通道，遠(yuǎn)遠(yuǎn)超過Pentium 的1.06 GB/sec。 Pentium 處理器為因特網(wǎng)、圖形處理、數(shù)據(jù)流視頻、語音、3D和多媒體等多種應(yīng)用模式提供了強(qiáng)大功能，可謂是數(shù)字時(shí)代的核芯動力，融合眾多先進(jìn)技術(shù)的Pentium 處理器，性能全面提升，可同時(shí)流暢運(yùn)行多個程序而速度不減，極大的提高了工作效率。Pentium Net Burst微架構(gòu)帶來更逼真的三維環(huán)境、更流暢的動畫，同時(shí)，極大地加速視頻編輯、處理過程，可用于自制家庭電影。2.5 64位微處理器 上個世紀(jì)90年代末，就

47、已經(jīng)有了64位處理器，例如SUN公司的UltraSparc 、IBM公司的Power5、HP公司的Alpha等產(chǎn)品。目前市場上主流的64位處理器主要是Intel的IA-64處理器和AMD的x86-64。1. Intel的IA-64 IA-64是Intel和Hp共同開發(fā)的64位CPU架構(gòu)。IA-64可以運(yùn)行在Unix、Windows等三種不同的操作系統(tǒng)上。作為64位微處理器架構(gòu)，IA64 代表了一種新的微處理器的發(fā)展方向。IA64 微處理器采用顯示并行指令計(jì)算（簡稱EPIC）技術(shù)和分支預(yù)測、動態(tài)執(zhí)行等技術(shù)，以提高指令執(zhí)行的并行性。 （1）Itaniums（安騰）處理器安騰處理器是Intel第一個

48、執(zhí)行IA-64指令的微處理器。安騰處理器具有浮點(diǎn)運(yùn)算性能好、64位尋址能力、更大的緩存和高帶寬總線等特點(diǎn)，所構(gòu)成的高性能的服務(wù)器與工作站廣泛適用于電子商務(wù)安全和交易處理、大型數(shù)據(jù)庫和數(shù)據(jù)挖掘、機(jī)械設(shè)計(jì)以及科學(xué)和技術(shù)計(jì)算應(yīng)用。Itaniums的功能包括平行執(zhí)行指令，大型內(nèi)存尋址、檢糾錯，2/4M的L3 Cache（三級內(nèi)置緩存），高帶寬，2.1GB/S的總線速度，目前最強(qiáng)大的浮點(diǎn)運(yùn)算性能等。其初期產(chǎn)品的工作頻率卻仍然較低，只有733MHZ和800MHZ。（2）Itanium2Intel的64位處理器Itanium2（McKinley/Gallatin）主要用于服務(wù)器。 Itanium2處理器主頻

49、為1GHz，三級緩存容量為3MB，需要E8870芯片組的支持。其速度達(dá)到前代Itanium處理器的兩倍，新Itanium2處理器的運(yùn)行速度比具有4MB三級緩存的Itanium 800MHz處理器快1.7-2.6倍，比Sun UltraSparc III 1050MHz快1.5倍。2AMD的x86-64為了使用戶的計(jì)算平臺實(shí)現(xiàn)從32位到64位體系結(jié)構(gòu)的平滑過渡，在當(dāng)Intel開發(fā)IA-64的同時(shí)，AMD公司開發(fā)了獨(dú)特的X86-64結(jié)構(gòu)。與目前的一些64位平臺相比，基于X86結(jié)構(gòu)的處理器可以實(shí)現(xiàn)對現(xiàn)有32位程序的完全兼容，可以在X86-64平臺上繼續(xù)使用現(xiàn)有的應(yīng)用程序，不必等待開發(fā)人員或軟件廠商對

50、程序的源代碼進(jìn)行重新編譯，這將為用戶省去大量的購買以及相關(guān)的培訓(xùn)費(fèi)用。 目前，AMD推出了三個系列的64位處理器：面向服務(wù)器和工作站的Opteron系列，這個系列的處理器集成雙通道DDR控制器，只支持帶ECC校驗(yàn)的內(nèi)存；面向高級個人電腦的Athlon FX系列（雙通道DDR控制器，支持帶或者不帶ECC校驗(yàn)的內(nèi)存）和面向高性能、低價(jià)格桌面電腦的Athlon 64系列（單通道DDR控制器，支持不帶ECC校驗(yàn)的內(nèi)存），并且正在推出面向筆記本市場的Moblie Athlon 64系列。第3章 80 x86指令系統(tǒng)3.1 指令和指令系統(tǒng)3.1.1概述1.指令 指令是計(jì)算機(jī)能夠識別和執(zhí)行的某種操作命令，每

51、條指令都嚴(yán)格規(guī)定了在機(jī)器運(yùn)行時(shí)必須完成的一種操作。 指令主要由操作碼和操作數(shù)地址兩個部分組成。操作碼是用來指出計(jì)算機(jī)應(yīng)執(zhí)行何種操作的一個二進(jìn)制代碼。操作數(shù)地址指出該指令所操作(處理)的對象(稱為操作數(shù))所在的存儲單元的地址。指定操作數(shù)所在位置的方法稱為尋址方式。 一條指令的取出和執(zhí)行所必須的時(shí)間，稱為指令周期。指令周期的大小依指令不同而異。指令周期通常用幾個機(jī)器周期來表示，一個機(jī)器周期又包含若干個時(shí)鐘周期（或時(shí)鐘節(jié)拍） 。 2指令系統(tǒng)每一種微處理器有它自己獨(dú)有的一組指令。大體上分類如下 。 (1) 數(shù)據(jù)傳送指令。 (2) 算術(shù)運(yùn)算指令。 (3) 邏輯運(yùn)算指令。 (4) 移位運(yùn)算指令。 (5)

52、位與位串操作指令。 (6) 控制轉(zhuǎn)移指令。 (7) 輸入輸出指令。 (8) 其他指令。包括各種處理器控制指令，它們往往由操作系統(tǒng)專用。 3精簡指令集(RISC)技術(shù) RISC結(jié)構(gòu)的計(jì)算機(jī)具有相對十分簡單的指令系統(tǒng)，指令長度固定，指令格式與種類簡單，尋址的方式也少，在處理器中增設(shè)大量的通用寄存器，采用硬件控制，從而使指令執(zhí)行速度提高，同時(shí)依靠編譯軟件的支持調(diào)度指令的流水線執(zhí)行，這樣RISC系統(tǒng)獲得了較高的性能價(jià)格比。 從80486開始到奔騰系列，均采用了精簡指令集(RISC)技術(shù)。4指令的特征 指令系統(tǒng)應(yīng)該具備下述特性： (1)指令的完備性。是指一個指令系統(tǒng)應(yīng)滿足給定的算法，可編出程序并實(shí)現(xiàn)之。

53、 (2)指令的有效性。指令系統(tǒng)中所包含的指令必須是有效的，從而可用相當(dāng)少的指令編出實(shí)現(xiàn)某種算法的程序。 （3）指令的簡明性。指一個指令系統(tǒng)能簡化指令處理機(jī)的操作，又能簡化編程。 （4）指令的效率。指系統(tǒng)中指令的執(zhí)行時(shí)間。3.1.2 指令格式 指令一般由操作碼和一個或多個操作數(shù)組成。 操作碼指示指令所要完成的操作，例如數(shù)據(jù)傳送、加法、減法等； 操作數(shù)指示指令執(zhí)行過程中所需要的數(shù)據(jù)，如加法指令中加數(shù)、被加數(shù)等，這些數(shù)據(jù)可以是操作數(shù)本身，也可以來自某寄存器或存儲器單元。一條指令中可以包含一個操作數(shù)，也可以包含一個以上的操作數(shù)。 80 x86微處理器機(jī)器指令編碼的一般格式 : 8086指令格式2Pen

54、tium指令的一般格式 Pentium微處理器的一條指令是由可任選的指令前綴(可以以任何的次序)、一個或兩個源操作碼字節(jié)、有可能要用的地址說明符(由Mod R/M字節(jié)和按比例變址基址SIB字節(jié)構(gòu)成)、一個位移量(根據(jù)需要)和一個立即操作數(shù)數(shù)據(jù)字段(如果需要的話)等元素組成的。 Pentium指令的一般格式 3.1.3 指令周期微處理器的工作過程，不外乎取出指令、執(zhí)行指令，再取出指令、執(zhí)行指令,.這樣一個循環(huán)過程。一條指令的取出和執(zhí)行所必需的時(shí)間，稱為指令周期。指令周期是以一條指令的取出和執(zhí)行所必須的時(shí)間而定義的，其時(shí)間的基準(zhǔn)是微處理器時(shí)鐘周期。 3.1.4 指令的流水線和并行控制 在微處理器中

55、，一條指令的執(zhí)行全過程總是分成幾步完成的。 從快存或主存取來指令， 譯碼此指令，確定指令的操作類型； 若操作需要操作數(shù)時(shí)，則確定操作數(shù)地址并從快存或主存取操作數(shù)； 執(zhí)行所需的操作； 將執(zhí)行結(jié)果寫回寄存器或主存的指定位置中。 流水線 如果令實(shí)施指令功能的每一步由流水線的相應(yīng)段來完成，則構(gòu)成一條指令流水線。例如，一條指令流水線可由如下5個功能步組成： S1 取指令(IF) S2 指令譯碼(ID) S3取操作數(shù)(OF) S4執(zhí)行(EX) S5寫回(WB) 進(jìn)入流水線的指令流，由于其后一指令的第i功能步與前一指令的第i-1功能步同時(shí)進(jìn)行，從而一串指令總的完成時(shí)間大為縮短， 如圖3-3所示，完成4條指令

56、的執(zhí)行只用了8個時(shí)鐘周期，若非流水線處理而順序執(zhí)行，則需用20個時(shí)鐘周期。 Pentium流水線結(jié)構(gòu) Pentium系列微處理器的整數(shù)部件流水線結(jié)構(gòu)也常分成五個階段，并且有兩條并行流水線，即U流水線和V流水線。這兩條流水線中有些處理部件是共用的，有些是分開的，如圖3-4所示。其流水線處理過程的五個階段分別是：指令預(yù)取階段PF、第一指令譯碼階段D1、第二指令譯碼階段D2、指令執(zhí)行階段EX和回寫階段WB。Pentium流水線結(jié)構(gòu) Pentium系列微處理器的浮點(diǎn)處理部件流水線結(jié)構(gòu)具有8個執(zhí)行階段：即指令預(yù)取階段PF、第一指令譯碼階段D1、第二指令譯碼階段D2、指令執(zhí)行階段EX、第一浮點(diǎn)指令執(zhí)行階段

57、EX1、第二浮點(diǎn)指令執(zhí)行階段EX2、結(jié)果回寫到寄存器文件階段WF、錯誤報(bào)告與狀態(tài)修改階段ER。前五個處理階段與整數(shù)處理階段共享，后面的幾個處理階段則不同。 3.2 尋址方式 1 立即尋址 立即尋址又稱立即數(shù)尋址。操作數(shù)緊跟在操作碼之后，直接放在指令中，這種操作數(shù)稱為立即數(shù)。立即數(shù)規(guī)定只能為整數(shù)。立即數(shù)可以是8位或16位，若是16位，則低字節(jié)數(shù)放在低位地址中，高字節(jié)數(shù)放在高位地址中。例如： MOV AX ，2056H MOV指令是一個數(shù)據(jù)傳送指令，它的功能是將數(shù)據(jù)2056H送AX寄存器，執(zhí)行后，AL中為56H，AH中為20H。 舉例 MOV AX ，3912H這條語句中，MOV指令是一個數(shù)據(jù)傳送

58、指令，它的功能是將數(shù)據(jù)3912H送入AX寄存器，執(zhí)行后，AL中為12H，AH中為39H。 直接尋址 在直接尋址方式下，操作數(shù)存放在存儲單元中，該存儲單元的16位段內(nèi)偏移地址（又稱有效地址EA）緊跟在操作碼之后，直接包含在指令中，存放在代碼段區(qū)域內(nèi)。如果指令中未指定段跨越前綴，即未指明操作數(shù)存放在哪一段中，則默認(rèn)操作數(shù)存放在數(shù)據(jù)段中。操作數(shù)的物理地址為：物理地址=16dDS+ 指令中16位地址偏移量（即有效地址EA） 如果操作數(shù)存放在數(shù)據(jù)段以外的段中，則應(yīng)在指令中指定段跨越前綴。 舉例 MOV AX，DS：2000H ；將數(shù)據(jù)段中偏移地址為2000H中的數(shù)送給AL，；2001H中的數(shù)送給AH 如

59、果（DS）=1000H，（12000H）=1234H，則EA=2000H，物理地址為12000H 。寄存器尋址 1特征操作數(shù)存放在指令指定的寄存器中。對于8位操作數(shù)，寄存器可以為AL，AH，BL，BH，CL，CH，DL，DH中的任一個，對于16位操作數(shù)，寄存器可為AX，BX，CX，DX，SI，DI，SP或BP之一。在寄存器尋址方式下，操作數(shù)從寄存器取得，而無需訪問存儲器來獲取操作數(shù)，因此執(zhí)行速度較快。 寄存器尋址舉例MOV DX，AX ；將AX中的內(nèi)容送入BX如果指令執(zhí)行前（AX）=5308H，（DX）=1040H則指令執(zhí)行后（DX）=5308H，（AX）保持不變，如圖4-3所示。寄存器間接尋

60、址 1特征 在寄存器間接尋址方式下，操作數(shù)存放在存儲單元中。操作數(shù)地址的16位段內(nèi)偏移地址包含在寄存器BX、BP、SI和DI之一中，這些寄存器由指令指定。 如果指令中未指定段跨越前綴，則尋址時(shí)，對于BX、SI、DI寄存器，默認(rèn)操作數(shù)在數(shù)據(jù)段中，操作數(shù)的物理地址為：物理地址=16dDS+BX/SI/DI 對于BP寄存器，默認(rèn)的段寄存器為SS，操作數(shù)的物理地址為： 物理地址=16dSS+BP。 舉例MOV AX，SI 如果（DS）=1000H，（SI）=2000H，（12000H）=1234H，則該指令操作過程如圖所示。 寄存器相對尋址 1特征操作數(shù)存放在存儲單元中，其有效地址由一個基址或變址寄存