基于MSRAM的微型化采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

1、基于MSRAM的微型化采集存儲(chǔ)系統(tǒng)設(shè)計(jì)王悅凱1,2 馬游春1,2 韓帥1,2（1.中北大學(xué)電子測(cè)試國(guó)家重點(diǎn)實(shí)驗(yàn)室；2.儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，太原030051）摘 要：針對(duì)條件惡劣、空間受限的飛行目標(biāo)測(cè)試環(huán)境中對(duì)其數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的低功耗和微型化的需求，設(shè)計(jì)了一種基于MSRAM的微型化采集存儲(chǔ)系統(tǒng)。系統(tǒng)采用MSRAM作為數(shù)據(jù)的主要存儲(chǔ)介質(zhì)；結(jié)合FPGA芯片AGL030作為主控制器；并對(duì)電路的采集存儲(chǔ)、節(jié)能、延時(shí)進(jìn)行了軟件設(shè)計(jì)；對(duì)相關(guān)功能的實(shí)現(xiàn)進(jìn)行了仿真。調(diào)試后采集存儲(chǔ)電路工作穩(wěn)定,采集存儲(chǔ)數(shù)據(jù)回讀擬合波形完整,該采集存儲(chǔ)系統(tǒng)最終被成功應(yīng)用于某型號(hào)的飛行炮彈數(shù)據(jù)記錄中。實(shí)際運(yùn)行結(jié)果表

2、明，系統(tǒng)性能可靠，實(shí)現(xiàn)了采集存儲(chǔ)系統(tǒng)的低功耗和微型化。關(guān)鍵詞：微型；采集存儲(chǔ);MSRAM;低功耗中圖分類(lèi)號(hào)：TP274 文獻(xiàn)標(biāo)識(shí)碼：A Design Of Miniaturized Acquisition And Storage Circuit Based On Serial MSRAMWang Yuekai1,2 Ma Youchun1,2 Han Shuai1,2(1.National Key laboratory for Electronic Measurement Technology, 2. Key Laboratory of Instrumentation Science & Dy

3、namic Measurement of Ministry of Education, North University of China, Taiyuan 030051,China)Abstract: In order to meet the need of low power and miniaturization of data acquisition and storage system in the harsh conditions and the flight test environment with limited space. A miniature data acquisi

4、tion and storage system based on MSRAM is designed. The system adopts MSRAM as the main storage medium data; combined with FPGA chip AGL030 as the main controller; designs a software system for the circuit data acquisition and storage, energy saving, time delay; and also realizes the related functio

5、ns of simulation. After debugging, data acquisition and storage circuit works stably, the reading back data of collection and storage fitting waveform completely. The system was eventually successfully applied to some type of fight data record. The actual operation shows that the system is reliable,

6、 performance, achieving low power consumption and miniaturization of data acquisition and storage system.Key words: Miniature; Acquisition and storage; MSRAM; Low power consumption0 引言隨著電子測(cè)試技術(shù)的不斷發(fā)展，采集存儲(chǔ)電路取得了深入廣泛的應(yīng)用。當(dāng)前，F(xiàn)lash 是最成功的高密度不揮發(fā)性存儲(chǔ)器存儲(chǔ)芯片，但是隨著器件尺寸不斷縮小,Flash 的發(fā)展受到限制, 一方面它的編程電壓不能按比例減小, 另一方面隨著器件尺寸

7、減小、隧道氧化層減薄, 電荷保持性能下降。MRAM 利用材料電阻率的可逆轉(zhuǎn)換實(shí)現(xiàn)二進(jìn)制信息的存儲(chǔ)。其存儲(chǔ)單元結(jié)構(gòu)簡(jiǎn)單、工作速度快、*基金項(xiàng)目：國(guó)家自然科學(xué)基金 （91123036） 山西省回國(guó)留學(xué)人員科研資助項(xiàng)目 （2013-077）作者簡(jiǎn)介：王悅凱，（1987），男，碩士研究生，主要研究方向：測(cè)試計(jì)量技術(shù)與儀器。馬游春，（1977 ）博士，副教授，主要研究方向：電子測(cè)試儀器與系統(tǒng)。功耗低、信息保持穩(wěn)定、具有不揮發(fā)性，是一種更為理想的存儲(chǔ)芯片1-2。本文采用EVERSPIN公司推出的MSRAM（串行MRAM）芯片MR25H40作為數(shù)據(jù)存儲(chǔ)芯片設(shè)計(jì)了一種微型化低功耗的采集存儲(chǔ)電路。1 采集存儲(chǔ)系

8、統(tǒng)總體設(shè)計(jì)方案圖1系統(tǒng)設(shè)計(jì)的主要框圖微型化采集存儲(chǔ)系統(tǒng)的主要設(shè)計(jì)框圖如圖1所示，主要由控制單元、數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元、數(shù)據(jù)存取單元、用戶(hù)接口等模塊組成3-5。整個(gè)系統(tǒng)工作過(guò)程：首先飛行炮彈測(cè)試數(shù)據(jù)經(jīng)過(guò)調(diào)理電路的調(diào)理之后，經(jīng)過(guò)A/D轉(zhuǎn)化，然后傳輸給FPGA， FPGA對(duì)測(cè)試數(shù)據(jù)進(jìn)行編幀處理后，通過(guò)控制MRAM去實(shí)現(xiàn)測(cè)試數(shù)據(jù)的存儲(chǔ)功能，并可將存儲(chǔ)的數(shù)據(jù)經(jīng)過(guò)mirco usb讀數(shù)口讀出，最后通過(guò)上位機(jī)軟件對(duì)數(shù)據(jù)進(jìn)行處理分析。2 系統(tǒng)硬件電路設(shè)計(jì)2.1 FPGA控制模塊控制單元主要由FPGA芯片AGL030配合時(shí)鐘芯片MAX7377、電路電源控制芯片及必要的觸發(fā)開(kāi)關(guān)共同構(gòu)成，實(shí)現(xiàn)了對(duì)電路采集存儲(chǔ)

9、并最大限度的降低了整個(gè)電路的功耗。MAX7377是低功耗，自帶復(fù)位功能的雙速陶瓷晶振。提供一個(gè)32.768KHz振蕩器和一個(gè)可編程高速振蕩器（通過(guò)時(shí)鐘選擇端口SPEED自由切換）；當(dāng)SPEED為高電平時(shí)，晶振處于高速模式可產(chǎn)生600Khz10Mhz的時(shí)鐘信號(hào)，其外形尺寸僅為3mmx3mm。AGL030為 Microsemi公司的FPGA芯片，可提供的邏輯門(mén)為30000個(gè)；可用的I/O口為34個(gè)（其中6個(gè)為GL I/O口）；輸入時(shí)鐘范圍為1.5MHz250Mhz，其內(nèi)部提供FPGA配置模塊節(jié)省了配置芯片所占空間；封裝形式為QN48，其外形尺寸為6mmx6mm。電源控制芯片采用電子開(kāi)關(guān)ADG841

10、作為對(duì)采集存儲(chǔ)電路非控制部分電路的供電開(kāi)關(guān)（其電路原理及功能實(shí)現(xiàn)在后文詳述）。另外，電路控制單元提供必要的觸發(fā)接口作為電路上電、采集開(kāi)始等信號(hào)輸入端口，電路延遲及采集完畢掉電功能將有軟件實(shí)現(xiàn)。2.2數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元數(shù)據(jù)的采集及AD轉(zhuǎn)換主要由相關(guān)的傳感器，信號(hào)調(diào)理放大芯片及AD轉(zhuǎn)換芯片組成。信號(hào)調(diào)理電路（圖）采用兩級(jí)放大，便于電路調(diào)試。VIN+、VIN-為來(lái)自傳感器的差分信號(hào)，OUT為調(diào)理后輸出信號(hào)（被送至AD轉(zhuǎn)換器）。圖2信號(hào)調(diào)理電路一級(jí)運(yùn)放傳遞函數(shù)為:（1）其中：是參考電壓REF2.5V經(jīng)過(guò)高精度電阻分壓后，在進(jìn)行一次運(yùn)放跟隨得到的。二級(jí)運(yùn)放的傳遞函數(shù)為： （2）其中：VIN+為V

11、REF2.5V，VIN-為一級(jí)運(yùn)放輸出。AD轉(zhuǎn)換芯片采用AD7495，AD7495為一款12位、低功耗、無(wú)流水線(xiàn)延時(shí)逐次逼近型ADCs，其最高吞吐速率可達(dá)1MSPS，其輸出信號(hào)為串行模式。在圖1中CS為片選信號(hào)、SCLK串行時(shí)鐘信號(hào)，均由FPGA提供；數(shù)據(jù)通過(guò)串行輸出口SDATA進(jìn)入FPGA；2.3數(shù)據(jù)存取單元表1半導(dǎo)體存儲(chǔ)器的特性比較SRAMDRAMFLASHMRAM讀取速度8ns50ns50ns1030ns寫(xiě)入速度8ns50ns幾十us1030ns寫(xiě)入次數(shù)無(wú)限無(wú)限106無(wú)限非易失性否否是是刷新無(wú)需需要無(wú)需無(wú)需存儲(chǔ)單元尺寸大小小小功耗中高高中低成本高低中低系統(tǒng)采用MRAM芯片作為數(shù)據(jù)存儲(chǔ)介質(zhì)

12、，與其他的半導(dǎo)體存儲(chǔ)器特性有較為明顯的優(yōu)勢(shì)（如表1）。在微型化采集存儲(chǔ)電路的設(shè)計(jì)中，可替代占用PCB空間較大的EEPROM、FERAM及Flash用于數(shù)據(jù)存儲(chǔ)。另外，其提供DFP-8封裝外形尺寸僅有5mmx6mm。為采集存儲(chǔ)電路的微型化設(shè)計(jì)提供了很大的便利。圖3 MR25H40原理框圖FPGA控制MSRAM芯片MR25H40實(shí)現(xiàn)數(shù)據(jù)的存取，其工作原理如圖3。數(shù)據(jù)存儲(chǔ)芯片為無(wú)讀寫(xiě)延遲的串行MSRAM芯片MR25H40，接口可達(dá)40MHz的時(shí)鐘頻率，存儲(chǔ)空間為8個(gè)512K的存儲(chǔ)陣列。片選端口CS，串行輸入端口SI，串行輸出端口SO和串行時(shí)鐘端口SCK構(gòu)成串行外設(shè)接口SPI總線(xiàn)；當(dāng)CS為低電平時(shí)，

13、圖4 MRAM寫(xiě)時(shí)序圖內(nèi)存?zhèn)鬏旈_(kāi)始；在每個(gè)CS活躍周期只執(zhí)行一條指令；在下一條指令執(zhí)行前，CS失效；WP為低電平有效，用于防止對(duì)狀態(tài)寄存器寫(xiě)操作；HOLD用于產(chǎn)生中斷，當(dāng)該引腳為低電平時(shí)，當(dāng)前操作中斷；SCK為串行時(shí)鐘端口，向MSRAM輸入數(shù)據(jù)須在時(shí)鐘的上升沿，從存儲(chǔ)器輸出數(shù)據(jù)須在時(shí)鐘的下降沿；FPGA控制MR25H40將接收到的數(shù)據(jù)由串行輸入端口SI存入MSRAM陣列。MRAM寫(xiě)時(shí)序如圖4所示；為防止誤操作導(dǎo)致數(shù)據(jù)被新寫(xiě)入數(shù)據(jù)覆蓋，每次對(duì)MRAM進(jìn)行寫(xiě)操作時(shí)完成時(shí)，都對(duì)MRAM執(zhí)行寫(xiě)失效命令（04h）。因而在寫(xiě)操作前，需對(duì)MRAM進(jìn)行寫(xiě)使能操作（06h），再執(zhí)行寫(xiě)命令（02h），然后寫(xiě)入24

14、位地址，然后開(kāi)始存儲(chǔ)數(shù)據(jù)，待存儲(chǔ)完畢后，執(zhí)行寫(xiě)失效操作。MRAM讀時(shí)序較為簡(jiǎn)單：在讀命令（03h）后加24位地址，然后即可執(zhí)行讀操作。2.4用戶(hù)接口用戶(hù)接口主要為讀數(shù)口。讀數(shù)口采用 mirco usb接口設(shè)計(jì)。設(shè)置REN為mirco usb識(shí)別信號(hào)，采用上拉電阻將REN置為高電平。當(dāng)讀取數(shù)據(jù)時(shí)，讀數(shù)設(shè)備接口相應(yīng)管腳輸出低電平，將REN拉低。視為讀數(shù)模式。FPGA控制MSRAM芯片從串行輸出端口SO將所存數(shù)據(jù)讀取至FPGA，并經(jīng)用戶(hù)接口模塊，發(fā)送至mirco usb，并最終進(jìn)入下級(jí)存儲(chǔ)顯示設(shè)備。2.5采集存儲(chǔ)電路節(jié)能設(shè)計(jì)為了提高采集存儲(chǔ)電路的，增大在不方便提供外接電源情況下，采集存儲(chǔ)電路的續(xù)航能

15、力，對(duì)電路的非控制部分（即數(shù)據(jù)采集、AD轉(zhuǎn)換模塊及數(shù)據(jù)存儲(chǔ)模塊）進(jìn)行節(jié)能設(shè)計(jì)。采用電子開(kāi)關(guān)ADG841作為電路非控制部分上電開(kāi)關(guān)，原理圖如圖5。圖5 電子開(kāi)關(guān)電路FPGA通過(guò)控制信號(hào)OP（高電平有效）控制電子開(kāi)關(guān)。3軟件設(shè)計(jì)采集存儲(chǔ)電路的主程序軟件設(shè)計(jì)主要實(shí)現(xiàn)以下功能：數(shù)據(jù)采集存儲(chǔ)及讀取；節(jié)能模式的實(shí)現(xiàn)。主程序流程圖如圖6所示。圖6主程序流程圖上電后，電路控制模塊開(kāi)始穩(wěn)定工作，時(shí)鐘芯片處于32.768Khz的工作頻率下，延時(shí)功能啟動(dòng)，電路處于節(jié)能模式；延時(shí)一段時(shí)間后，電路接收到采集存取電路啟動(dòng)信號(hào)，控制單元對(duì)電子開(kāi)關(guān)輸出使能信號(hào)，電子開(kāi)關(guān)導(dǎo)通，數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元、數(shù)據(jù)存取單元上電并在在

16、控制單元控制下初始化時(shí)鐘芯片處于高速模式；采集存儲(chǔ)電路開(kāi)始正常工作；采樣結(jié)束后，電子開(kāi)關(guān)斷開(kāi)，時(shí)鐘芯片處于32.768KHz。電路的延時(shí)功能用于使采集存儲(chǔ)電路在試驗(yàn)前準(zhǔn)備時(shí)間內(nèi)電路處于節(jié)能模式。電路上電后，觸發(fā)信號(hào)為人為的觸發(fā)模式，觸發(fā)后，電路僅有控制單元開(kāi)始工作，且時(shí)鐘輸出為低功耗模式（時(shí)鐘頻率32.768KHz），計(jì)數(shù)器1開(kāi)始計(jì)數(shù)，計(jì)數(shù)器計(jì)數(shù)時(shí)長(zhǎng)為便于計(jì)算的（通常取1S）；計(jì)數(shù)器1進(jìn)位，計(jì)數(shù)器2加1，計(jì)數(shù)器2計(jì)數(shù)時(shí)長(zhǎng)為設(shè)定的延時(shí)時(shí)間；檢測(cè)到延時(shí)完成后，電子開(kāi)關(guān)導(dǎo)通，電路進(jìn)入工作模式，此時(shí)時(shí)鐘處于高速模式。通過(guò)延時(shí)功能及數(shù)據(jù)采集存儲(chǔ)完成后電路進(jìn)入節(jié)能模式，將使采集存儲(chǔ)電路的能耗大大降低，在不

17、方便使用外接電源的情況下，極大的延長(zhǎng)了采集存儲(chǔ)電路的續(xù)航能力。4功能實(shí)現(xiàn)采用Modelsim SE軟件對(duì)系統(tǒng)的延時(shí)功能、AD轉(zhuǎn)換及MSRAM芯片初始化進(jìn)行仿真。延時(shí)功能AD轉(zhuǎn)換器及MSRAM芯片初始化圖8系統(tǒng)功能仿真延時(shí)功能仿真如圖7a所示。上電后，在觸發(fā)信號(hào)triger有效（高電平）時(shí)，延時(shí)一段時(shí)間（時(shí)間可調(diào)）后，電子開(kāi)關(guān)導(dǎo)通信號(hào)（高電平使能），實(shí)現(xiàn)延時(shí)功能。AD轉(zhuǎn)換器及MSRAM芯片初始化如圖7b所示。電子開(kāi)關(guān)導(dǎo)通后；時(shí)鐘進(jìn)入高速模式（speed高電平有效）；當(dāng)AD轉(zhuǎn)換器片選信號(hào)adcs為低，時(shí)鐘adsclk工作，AD轉(zhuǎn)換器工作；MSRAM片選信號(hào)msramcs為低電平，MSRAM工作。通

18、過(guò)信號(hào)發(fā)生器外加頻率為200Hz，電壓為0.82V1.73正弦仿真信號(hào)。通過(guò)示波器觀看波形，如圖8a所示，輸入波形就是仿真?zhèn)鞲衅鞯妮敵觯{(diào)理波形是通過(guò)監(jiān)測(cè)AD輸入端獲得的。經(jīng)過(guò)實(shí)際測(cè)試，測(cè)得的如圖8b所示，該圖形為使用上位機(jī)程序還原的測(cè)試數(shù)據(jù)擬合曲線(xiàn)。通過(guò)圖形對(duì)比可知：該系統(tǒng)可以很好地完成數(shù)據(jù)的采集與存儲(chǔ)。5結(jié)論本次設(shè)計(jì)的采集存儲(chǔ)電路主要利用延時(shí)功能使電路在閑時(shí)處于節(jié)能模式。延長(zhǎng)了電源的使用時(shí)間，并通過(guò)控制、AD轉(zhuǎn)換、存儲(chǔ)芯片及用戶(hù)接口的微型化選擇實(shí)現(xiàn)了電路的微型化以及低功耗的設(shè)計(jì)，其最終PCB大小為10mmx22mm?？蓱?yīng)用于常規(guī)彈藥彈道及侵徹?cái)?shù)據(jù)采集記錄。a）示波器采集信號(hào)b）回讀數(shù)據(jù)擬合波形還原