數(shù)字設計設計總結移位寄存器課件

1、利用通用寄存器74x194實現(xiàn)環(huán)形計數(shù)器Q0Q1Q2Q310CLOCKQ0Q1Q2Q3101000Q0Q1Q2Q3RESET載入Q0Q1Q2Q3CLOCK自校正的利用通用寄存器74x194實現(xiàn)扭環(huán)計數(shù)器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LS1S0接成左移形式自校正改進：（法一）D0 = Q3 + Q2Q1Q0Q1Q2Q3利用通用寄存器74x194實現(xiàn)扭環(huán)計數(shù)器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_L自校正改進：（法二）利用置數(shù)每當電路出現(xiàn)0XX0下一狀態(tài)就

2、是0001D0 = Q3+Q0Q0Q1Q2Q3順序脈沖發(fā)生器利用移位寄存器構成 注意自校正（環(huán)形計數(shù)器 P530）利用計數(shù)器和譯碼器構成 注意“毛刺”（二進制計數(shù)器的狀態(tài)譯碼 P513）CLKQ0Q1Q2Q3dddddddd最小成本自校正設計1、確定有效的狀態(tài)循環(huán)2、對無效狀態(tài)進行處理， 使其進入有效循環(huán)。Q0 Q1 Q2 Q31111000011110000Q0Q100 01 11 1000011110Q2Q3D0100001000110011101111011100110001有效無效100101001010110101101011010100101D0 = Q3 + Q2Q1= ( (Q

3、2Q1) Q3)D0 = Q3 + Q2Q14位8狀態(tài)自校正的Johnson計數(shù)器序列信號發(fā)生器 用于產(chǎn)生一組特定的串行數(shù)字信號例：設計一個 110100 序列信號發(fā)生器利用觸發(fā)器利用計數(shù)器利用移位寄存器利用D觸發(fā)器設計一個110100序列信號發(fā)生器1、畫狀態(tài)轉換圖2、狀態(tài)編碼000101 表示 S0 S5S0S1S5S2S4S3/1/1/0/1/0/03、列狀態(tài)轉換輸出表0 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0Q2Q1Q0Q2*Q1*Q0*Y1101004、得到激勵方程和輸出方程 考慮未用狀態(tài)的處理5、得到電路圖

4、000001用計數(shù)器和數(shù)據(jù)選擇器構成序列信號發(fā)生器74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCOENABCD0D1D2D3D4D5D6D7YY74x151例：產(chǎn)生一個8位的序列信號 00010111+5V+5V序列信號輸出用移位寄存器構成序列信號發(fā)生器例：產(chǎn)生一個8位的序列信號 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0Q2Q1Q00100011110D01101001D = Q2Q1Q0 + Q2Q1 + Q2Q0 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LQ0Q1Q2Q3用移位寄存器構成序列信號發(fā)生器例：產(chǎn)生一個8位的序列信號 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0D = Q2Q1Q0 + Q2Q1 + Q2Q0組合邏輯移位寄存器實現(xiàn)序列檢測功能設計一個110串行序列檢測電路，利用移位寄存器實現(xiàn) CLKCLRS1S0LIND QDC QCB QBA QARIN74x