基于單片機(jī)和CPLD的等精度頻率計(jì)論文

1、 PAGE22 / NUMPAGES29 學(xué)號(hào)*編號(hào)*研究類(lèi)型應(yīng)用研究分類(lèi)號(hào)TM935.13*學(xué)士學(xué)位論文（設(shè)計(jì)）Bachelors Thesis論文題目基于單片機(jī)和CPLD的等精度頻率計(jì)作者指導(dǎo)教師所在院系專(zhuān)業(yè)名稱(chēng)完成時(shí)間師學(xué)院學(xué)士學(xué)位論文（設(shè)計(jì)）誠(chéng)信承諾書(shū)中文題目：基于單片機(jī)和CPLD的等精度頻率計(jì)外文題目：Frequency meter for equal precision based on CPLD and MCU學(xué)生*學(xué) 號(hào)*院系專(zhuān)業(yè)*班 級(jí)0503學(xué) 生 承 諾我承諾在畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)，本人畢業(yè)論文（設(shè)計(jì)）容除特別注明和引用外，均為本人觀點(diǎn)，不存

2、在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的情況。如有違規(guī)行為，我愿承擔(dān)一切責(zé)任，接受學(xué)校的處理。 學(xué)生（簽名）：2009年5月15日指導(dǎo)教師承諾我承諾在指導(dǎo)學(xué)生畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)，經(jīng)過(guò)本人核查，該生畢業(yè)論文（設(shè)計(jì)）容除特別注明和引用外，均為該生本人觀點(diǎn)，不存在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的現(xiàn)象。 指導(dǎo)教師（簽名）：2009年5月15日畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作與取得的成果。盡我所知，除文中特別加以標(biāo)注和致的地方外，不包含其他人或組織已經(jīng)發(fā)表或公

3、布過(guò)的研究成果，也不包含我為獲得與其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說(shuō)明并表示了意。作 者 簽 名：日 期：指導(dǎo)教師簽名： 日期：使用授權(quán)說(shuō)明本人完全了解大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉咳?。作者簽名： 日 期：學(xué)位論文原創(chuàng)性聲明本人重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行

4、研究所取得的研究成果。除了文中特別加以標(biāo)注引用的容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)的成果作品。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。作者簽名： 日期： 年 月 日學(xué)位論文使用授權(quán)書(shū)本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門(mén)或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)大學(xué)可以將本學(xué)位論文的全部或部分容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。涉密論文按學(xué)校規(guī)定處理。作者簽名：日期： 年 月 日導(dǎo)師簽名： 日期： 年

5、月 日目錄 TOC o 1-3 h z u HYPERLINK l _Toc231972267摘要 PAGEREF _Toc231972267 h 1HYPERLINK l _Toc2319722681前言 PAGEREF _Toc231972268 h 2HYPERLINK l _Toc2319722692 等精度頻率測(cè)量原理分析 PAGEREF _Toc231972269 h 3HYPERLINK l _Toc2319722702.1 等精度頻率測(cè)量原理 PAGEREF _Toc231972270 h 3HYPERLINK l _Toc2319722712.2 等精度頻率測(cè)量的誤差分析 P

6、AGEREF _Toc231972271 h 4HYPERLINK l _Toc2319722723 系統(tǒng)方案 PAGEREF _Toc231972272 h 5HYPERLINK l _Toc2319722733.1 方案提出與比較 PAGEREF _Toc231972273 h 5HYPERLINK l _Toc2319722743.2系統(tǒng)整體方案 PAGEREF _Toc231972274 h 6HYPERLINK l _Toc2319722753.3單片機(jī)與CPLD連接方案 PAGEREF _Toc231972275 h 7HYPERLINK l _Toc2319722763.4 單片

7、機(jī)定時(shí)與數(shù)據(jù)處理方案 PAGEREF _Toc231972276 h 8HYPERLINK l _Toc2319722773.5 CPLD計(jì)數(shù)方案 PAGEREF _Toc231972277 h 9HYPERLINK l _Toc2319722784 方案實(shí)現(xiàn) PAGEREF _Toc231972278 h 9HYPERLINK l _Toc2319722794.1 CPLD設(shè)計(jì) PAGEREF _Toc231972279 h 9HYPERLINK l _Toc2319722804.2單片機(jī)設(shè)計(jì) PAGEREF _Toc231972280 h 12HYPERLINK l _Toc2319722

8、814.3關(guān)鍵源代碼分析 PAGEREF _Toc231972281 h 13HYPERLINK l _Toc2319722825 仿真與測(cè)試 PAGEREF _Toc231972282 h 14HYPERLINK l _Toc2319722835.1仿真分析 PAGEREF _Toc231972283 h 14HYPERLINK l _Toc2319722845.2 測(cè)試結(jié)果與分析 PAGEREF _Toc231972284 h 15HYPERLINK l _Toc2319722856 致 PAGEREF _Toc231972285 h 16HYPERLINK l _Toc231972286

9、參考文獻(xiàn) PAGEREF _Toc231972286 h 17HYPERLINK l _Toc231972287*學(xué)士學(xué)位論文（設(shè)計(jì)）評(píng)審表 PAGEREF _Toc231972287 h 18基于單片機(jī)和CPLD的等精度數(shù)字頻率計(jì)*（*物理與電子科學(xué)學(xué)院，* * *）摘 要：在現(xiàn)代信號(hào)分析和處理領(lǐng)域中，高精度的頻率測(cè)量具有非常重要的意義。本文詳細(xì)論述了一種基于CPLD和單片機(jī)的等精度數(shù)字頻率計(jì)的設(shè)計(jì)原理與過(guò)程，對(duì)CPLD和單片機(jī)的有關(guān)知識(shí)也作了簡(jiǎn)要介紹。本設(shè)計(jì)用51單片機(jī)作為數(shù)據(jù)處理和控制的核心，利用可編程邏輯器件ATF1504設(shè)計(jì)相應(yīng)的硬件電路，實(shí)現(xiàn)高精度的頻率測(cè)量。關(guān)鍵詞：等精度 CPL

10、D 單片機(jī) 定時(shí)器中圖分類(lèi)號(hào)：TM935.13FREQENCY METER FOR EQUAL PRECISI BASFD ON CPLD AND MCU*(*, *, China)Abstract:Frequency measurement is electronic measurement technology. In modern signal analysis and processing areas, high-precision measurement of frequency is very important. In this paper, we detail the desi

11、gn process on the same digital frequency accuracy, and also briefly introduce CPLD and microcontroller-related knowledge. In the design, we use mini51 boardas a development platform, using the programmable logic device ATF1504 to design the hardwarecircuit.Key words: accuracy, CPLD, microcontroller,

12、 timer基于單片機(jī)和CPLD的等精度數(shù)字頻率計(jì)1前言由于頻率計(jì)能夠快速準(zhǔn)確的捕捉到被測(cè)信號(hào)頻率的變化，頻率計(jì)擁有非常廣泛的應(yīng)用圍。在傳統(tǒng)的生產(chǎn)制造企業(yè)中，用戶可以通過(guò)使用頻率計(jì)能夠迅速的發(fā)現(xiàn)有故障的晶振產(chǎn)品，確保產(chǎn)品質(zhì)量。在計(jì)量實(shí)驗(yàn)室中，頻率計(jì)被用來(lái)對(duì)各種電子測(cè)量設(shè)備的本地振蕩器進(jìn)行校準(zhǔn)。在無(wú)線通訊測(cè)試中，頻率計(jì)既可以被用來(lái)對(duì)無(wú)線通訊基站的主時(shí)鐘進(jìn)行校準(zhǔn)，還可以被用來(lái)對(duì)無(wú)線電臺(tái)的跳頻信號(hào)和頻率調(diào)制信號(hào)進(jìn)行分析。在CMOS電路系列產(chǎn)品中，數(shù)字頻率計(jì)是用量最大、品種很多的產(chǎn)品，是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系。

13、另外，在生產(chǎn)過(guò)程中許多物理量，例如溫度、壓力、流量、液位、PH值、振動(dòng)、位移、速度、加速度，乃至各種氣體的百分比成分等均用傳感器轉(zhuǎn)換成信號(hào)頻率，然后用數(shù)字頻率計(jì)來(lái)測(cè)量，這些物理量往往需要相當(dāng)精確的數(shù)據(jù)，所以對(duì)頻率計(jì)的精確度和誤差穩(wěn)定度的要求很高。因此，高精度頻率計(jì)的設(shè)計(jì)與研究具有很大的現(xiàn)實(shí)意義。常用的直接測(cè)頻方法主要有測(cè)頻法和測(cè)周期法兩種。測(cè)頻法就是在確定的閘門(mén)時(shí)間，記錄被測(cè)信號(hào)的變化周期數(shù)。測(cè)周期法需要有標(biāo)準(zhǔn)信號(hào)的頻率，在待測(cè)信號(hào)的一個(gè)周期，記錄標(biāo)準(zhǔn)頻率的周期數(shù)得到待測(cè)頻率。這兩種方法的計(jì)數(shù)值會(huì)產(chǎn)生1個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值有關(guān)。為了保證測(cè)試精度，一般對(duì)于低頻信號(hào)采用測(cè)周期

14、法；對(duì)于高頻信號(hào)采用測(cè)頻法，因此測(cè)試時(shí)很不方便，所以人們提出等精度測(cè)頻方法。等精度測(cè)頻方法是在直接測(cè)頻方法的基礎(chǔ)上發(fā)展起來(lái)的。融合以上兩種方法的優(yōu)點(diǎn)，可兼顧低頻與高頻信號(hào)，但較以上兩種方法而言，等精度頻率測(cè)量有較高的測(cè)量精度，且誤差不會(huì)隨著被測(cè)信號(hào)頻率的改變而改變。因?yàn)樗拈l門(mén)時(shí)間不是固定的值，而是被測(cè)信號(hào)周期的整數(shù)倍，即與被測(cè)信號(hào)同步，因此，測(cè)除了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生1個(gè)字誤差，并且達(dá)到了在整個(gè)測(cè)試頻段的等精度測(cè)量。2 等精度頻率測(cè)量原理分析2.1 等精度頻率測(cè)量原理頻率測(cè)量一般原理：基準(zhǔn)定時(shí)器加計(jì)數(shù)器，關(guān)鍵是如何實(shí)現(xiàn)高精度的基準(zhǔn)定時(shí)與計(jì)數(shù)器同步控制，常規(guī)依靠軟件查詢判斷控制是很難達(dá)到精度要

15、求的，必須用硬件邏輯實(shí)現(xiàn)。等精度頻率測(cè)量原理框圖如圖1所示。圖1 等精度頻率測(cè)量原理框圖圖中計(jì)數(shù)器1和計(jì)數(shù)器2是2個(gè)可控的32Bit計(jì)數(shù)器，EN是它們的計(jì)數(shù)允許信號(hào)端，高電平有效。基準(zhǔn)定時(shí)器頻率信號(hào)從計(jì)數(shù)器1的時(shí)鐘輸入端CLK輸入，設(shè)其頻率為Fb；待測(cè)信號(hào)經(jīng)前端放大、限幅和整形后，從計(jì)數(shù)器2的CLK輸入，測(cè)量頻率為Fx。測(cè)量仿真波形圖如圖2所示。測(cè)量開(kāi)始，t0時(shí)刻單片機(jī)發(fā)出一個(gè)清零信號(hào)CLR，使2個(gè)32 b的計(jì)數(shù)器和D觸發(fā)器置0，t1時(shí)刻單片機(jī)再發(fā)出測(cè)量啟動(dòng)信號(hào)Gate，即使圖中D觸發(fā)器輸入置數(shù)D為高電平，這時(shí)D觸發(fā)器要一直等到被測(cè)信號(hào)的上升沿t2時(shí)刻，Q端才被置1，使計(jì)數(shù)器1和計(jì)數(shù)器2的EN

16、同時(shí)為1，將啟動(dòng)計(jì)數(shù)器計(jì)數(shù)，系統(tǒng)進(jìn)入計(jì)數(shù)允許周期。這時(shí)，計(jì)數(shù)器1和2分別對(duì)被測(cè)信號(hào)和基準(zhǔn)頻率信號(hào)同時(shí)計(jì)數(shù)。當(dāng)一段時(shí)間過(guò)后，t3時(shí)刻單片機(jī)發(fā)出停止信號(hào)，即D觸發(fā)器置數(shù)D為低電平，但此時(shí)2個(gè)32 b的計(jì)數(shù)器仍然沒(méi)有停止計(jì)數(shù)，一直等到隨后而至的被測(cè)信號(hào)的上升沿t4時(shí)刻到來(lái)時(shí)，才通過(guò)D觸發(fā)器將這2個(gè)計(jì)算器同時(shí)關(guān)閉。圖2 測(cè)量仿真波形圖由圖所示的測(cè)頻時(shí)序圖可見(jiàn)，Gate的寬度Tc和發(fā)生的時(shí)間都不會(huì)影響計(jì)數(shù)使能信號(hào)，允許計(jì)數(shù)的周期總是恰好等于待測(cè)信號(hào)fx的完整周期nTx，這正是確保fx在任何頻率條件下都能保持恒定測(cè)量精度的關(guān)鍵。因?yàn)?，此時(shí)Gate的寬度Tc改變以與隨機(jī)的出現(xiàn)時(shí)間造成的誤差dt最多只有基準(zhǔn)時(shí)

17、鐘fb信號(hào)的一個(gè)時(shí)鐘周期，由于fb的信號(hào)是由高穩(wěn)定度的（例如100 MHz）晶體振蕩器發(fā)出的，所以任何時(shí)刻的絕對(duì)測(cè)量誤差只有1/（10的8次方）s，這也是系統(tǒng)產(chǎn)生主要的誤差。2.2 等精度頻率測(cè)量的誤差分析設(shè)基準(zhǔn)時(shí)鐘信號(hào)頻率為，待測(cè)信號(hào)頻率的測(cè)量值為，實(shí)際值為，由于計(jì)數(shù)的起停時(shí)間都是由待測(cè)信號(hào)的上升沿觸發(fā)的，在Tpr 時(shí)間對(duì)待測(cè)信號(hào)的計(jì)數(shù)值無(wú)誤差；在此時(shí)間基準(zhǔn)時(shí)鐘信號(hào)的計(jì)數(shù)值與實(shí)際值最多相差一個(gè)脈沖，即|et |1，則下式成立：所以有：根據(jù)相對(duì)誤差公式有：代入整理得：（1）由上式（1）可以得出以下結(jié)論：等精度測(cè)頻方法測(cè)量精度與預(yù)置門(mén)寬度和基準(zhǔn)頻率有關(guān)，與被測(cè)信號(hào)的頻率無(wú)關(guān)6；增大預(yù)置門(mén)寬度Tp

18、r或提高基準(zhǔn)信號(hào)頻率fs，可以增大Ns，減少測(cè)量誤差，提高測(cè)量精度；3 系統(tǒng)方案3.1 方案提出與比較方案一：?jiǎn)纹瑱C(jī)單獨(dú)完成，在單片機(jī)部計(jì)數(shù)器以與軟件共同控制下，在設(shè)定時(shí)間，利用單片機(jī)部的兩個(gè)計(jì)數(shù)器分別對(duì)外部被測(cè)信號(hào)和部時(shí)鐘周期信號(hào)進(jìn)行同步計(jì)數(shù)，計(jì)數(shù)的結(jié)果暫存于單片機(jī)部。在測(cè)量結(jié)束后，通過(guò)單片機(jī)進(jìn)行計(jì)算得到測(cè)量結(jié)果。方案二：CLPD單獨(dú)用完成，應(yīng)用VHDL硬件描述語(yǔ)言，利用CLPD部豐富的數(shù)據(jù)類(lèi)型和層次化的結(jié)構(gòu)模型， 對(duì)整個(gè)系統(tǒng)進(jìn)行邏輯設(shè)計(jì)并用計(jì)算機(jī)仿真，生成符合要求的、在電路結(jié)構(gòu)上可實(shí)現(xiàn)的數(shù)字邏輯， 再下載到可編程邏輯器件中， 即可完成設(shè)計(jì)任務(wù)。方案三：?jiǎn)纹瑱C(jī)與CPLD共同完成，利用CPLD

19、的高速、高可靠性，完成待測(cè)信號(hào)的測(cè)量和基準(zhǔn)時(shí)鐘計(jì)數(shù)部分，利用單片機(jī)靈活的邏輯控制能力和強(qiáng)大的數(shù)據(jù)處理能力，完成整個(gè)系統(tǒng)的控制與數(shù)據(jù)處理。由等精度測(cè)頻原理知：若能精確地實(shí)現(xiàn)計(jì)數(shù)， 經(jīng)過(guò)簡(jiǎn)單的乘除運(yùn)算， 即可得到待測(cè)頻率。然而， 在兆赫茲級(jí)的計(jì)數(shù)， 一般的單片機(jī)就無(wú)能為力了， 而CPLD的時(shí)鐘頻率可達(dá)納秒級(jí)， 完全可以實(shí)現(xiàn)其計(jì)數(shù)功能。因此方案一不理想。但是，CPLD部資源本身就較少，在完成計(jì)數(shù)的同時(shí)，要CPLD完成兆級(jí)以上的乘除運(yùn)算， 需消耗更多的硬件資源， 而單片機(jī)在不受運(yùn)行速度限制時(shí)幾乎不要增加任何成本，因此方案二也不理想。所以，方案三用CPLD完成計(jì)數(shù)，用單片機(jī)完成控制、運(yùn)算和顯示最為理想。

20、3.2系統(tǒng)整體方案本系統(tǒng)主要由四部組成：控制部分、計(jì)數(shù)部分、數(shù)據(jù)處理部分與顯示部分。由于所用CPLD芯片資源較少，其部只能設(shè)置一個(gè)32位計(jì)數(shù)器，用來(lái)測(cè)量被測(cè)信號(hào)個(gè)數(shù)，另外一個(gè)計(jì)數(shù)器用單片機(jī)部定時(shí)器。所以，各個(gè)硬件分工情況為：CPLD完成對(duì)被測(cè)信號(hào)的測(cè)量計(jì)數(shù)和總線設(shè)計(jì)；單片機(jī)完成對(duì)基準(zhǔn)時(shí)鐘的計(jì)數(shù)和對(duì)整個(gè)測(cè)量系統(tǒng)的控制，包括對(duì)CPLD測(cè)量過(guò)程的控制、數(shù)據(jù)的緩存、測(cè)量結(jié)果數(shù)據(jù)的處理和LCD1602的驅(qū)動(dòng)；頻率為 22.1184MHz 的標(biāo)準(zhǔn)晶振提供系統(tǒng)的基準(zhǔn)時(shí)鐘信號(hào)和單片機(jī)的時(shí)鐘電路；LCD1602完成測(cè)量結(jié)果的顯示。系統(tǒng)設(shè)計(jì)原理圖如圖3所示。圖3 系統(tǒng)設(shè)計(jì)原理圖（1）計(jì)數(shù)器1使用單片機(jī)部定時(shí)器0作

21、為計(jì)數(shù)器，對(duì)基準(zhǔn)時(shí)鐘計(jì)數(shù)。（2）計(jì)數(shù)器2為CPLD部生成的32位計(jì)數(shù)器，對(duì)待測(cè)信號(hào)計(jì)數(shù)。（3）基準(zhǔn)時(shí)鐘fo，由單片機(jī)晶振提供，頻率為22.1184M/12。（4）預(yù)置閘門(mén)由單片機(jī)P0.1輸出，P0.0為計(jì)數(shù)器2的清零信號(hào)，高電平有效，P3.2為計(jì)數(shù)器的使能信號(hào)，控制計(jì)數(shù)器1和計(jì)數(shù)器2計(jì)數(shù)的啟動(dòng)與停止。（5）數(shù)據(jù)處理，掃描顯示都由單片機(jī)軟件程序?qū)崿F(xiàn)。（6）由LCD1602顯示測(cè)量結(jié)果。系統(tǒng)的測(cè)量流程大致如下：首先，單片機(jī)發(fā)出清零信號(hào)，對(duì)外部CPLD計(jì)數(shù)器（即圖中計(jì)數(shù)器2）清零，然后將部定時(shí)器清零（即圖中計(jì)數(shù)器1），配置成外部時(shí)鐘控制方式，然后發(fā)出計(jì)數(shù)啟動(dòng)信號(hào)當(dāng)啟動(dòng)信號(hào)置1和外部信號(hào)上升沿到來(lái)時(shí)，

22、計(jì)數(shù)器閘門(mén)打開(kāi)，CPLD計(jì)數(shù)器和單片機(jī)定時(shí)器同時(shí)計(jì)數(shù)，單片機(jī)通過(guò)查詢計(jì)數(shù)器，判斷計(jì)數(shù)時(shí)間，該計(jì)數(shù)時(shí)間必須小于外部32bit計(jì)數(shù)器溢出時(shí)間，時(shí)間一到，單片機(jī)發(fā)出停止計(jì)數(shù)信號(hào)，啟動(dòng)信號(hào)關(guān)閉，此時(shí)當(dāng)外部信號(hào)上升沿到來(lái)時(shí)，計(jì)數(shù)器閘門(mén)關(guān)閉，CPLD計(jì)數(shù)器和單片機(jī)定時(shí)器停止計(jì)數(shù)。然后，單片機(jī)讀回外部計(jì)數(shù)結(jié)果和部計(jì)數(shù)器計(jì)數(shù)結(jié)果，計(jì)算可得到被測(cè)信號(hào)的頻率，送LCD顯示。3.3單片機(jī)與CPLD連接方案單片機(jī)與CPLD之間可以根據(jù)需要，采用多種不同的接口方式，這里提出一種總線接口方案，采用三總線（數(shù)據(jù)、控制、地址）結(jié)構(gòu)，如圖4所示，雙向數(shù)據(jù)總線完成數(shù)據(jù)傳輸，單向控制總線和地址總線通過(guò)CPLD對(duì)外圍對(duì)象控制。圖4

23、單片機(jī)與CPLD總線結(jié)構(gòu)的接口原理圖單片機(jī)P0口為雙向數(shù)據(jù)總線，該P(yáng)0口同CPLD的通用IO口連接，完成數(shù)據(jù)和低8位地址傳送；控制總線包括單片機(jī)讀寫(xiě)控制總線Rd和Wr，以與地址鎖存信號(hào)Ale（Address Lock Enable），地址總線A15（P2.7）?？刂瓶偩€和地址線通過(guò)CPLD的全局輸入信號(hào)引腳輸入，包括全局時(shí)鐘Globle Clk，全局清零輸入Global Clear，全局使能輸入Global OE，特定輸入Ded.Input。這些全局信號(hào)同CPLD里面的每一個(gè)單元相連，當(dāng)用外部的時(shí)鐘來(lái)觸發(fā)時(shí)，用這些信號(hào)比用普通管腳速度快，保證信號(hào)到每個(gè)宏單元的延時(shí)一樣并且延時(shí)最短。這里就經(jīng)典5

24、1系列單片機(jī)和ATERAL公司的EPM7064接口為例，設(shè)計(jì)單片機(jī)通過(guò)CPLD實(shí)現(xiàn)地址鎖存，地址譯碼譯碼，LCD、ADC0809、DAC0832的接口設(shè)計(jì)，實(shí)現(xiàn)靈活可擴(kuò)展地址編碼。電路如圖5所示。圖5 單片機(jī)擴(kuò)展圖 3.4 單片機(jī)定時(shí)與數(shù)據(jù)處理方案51板上沒(méi)有頻率非常高的基準(zhǔn)晶振源，我們只好選擇單片機(jī)時(shí)鐘晶振做基準(zhǔn)源，同時(shí)考慮到Mini51B上CPLD資源有限，很難勝任完整的等精度控制邏輯，經(jīng)過(guò)實(shí)驗(yàn)測(cè)試，我們選擇單片機(jī)部定時(shí)器做計(jì)數(shù)器1。定時(shí)計(jì)數(shù)器硬件結(jié)構(gòu)如圖6所示，當(dāng)C/T =1時(shí)，多路開(kāi)關(guān)與引腳Tn腳相連，定時(shí)器計(jì)數(shù)脈沖由外部輸入，當(dāng)C/T =0時(shí)，定時(shí)器計(jì)數(shù)脈沖由晶振頻率經(jīng)過(guò)12分頻后做

25、為定時(shí)器計(jì)數(shù)脈沖。當(dāng)GATE=0時(shí)，封鎖“或”門(mén)，這時(shí)“或”門(mén)輸出為1，使引腳INTn輸入信號(hào)無(wú)效。打開(kāi)“與”門(mén)，此時(shí)由TRn控制定時(shí)器的開(kāi)關(guān)。若GATE=1，當(dāng)TRn為1時(shí)，外部信號(hào)電平通過(guò)INTn引腳直接開(kāi)啟或關(guān)斷定時(shí)器計(jì)數(shù)。這里將定時(shí)器設(shè)置成方式一且為外部引腳INTn做門(mén)控信號(hào)啟動(dòng)關(guān)閉計(jì)數(shù)器。單片機(jī)給CPLD提供啟動(dòng)停計(jì)數(shù)門(mén)控信號(hào)，計(jì)數(shù)器清零信號(hào)，CPLD反饋給單片機(jī)定時(shí)計(jì)時(shí)器門(mén)控信號(hào)，這樣可以保證系統(tǒng)的設(shè)計(jì)與原理一直。測(cè)量結(jié)束，單片機(jī)根據(jù)定時(shí)器計(jì)數(shù)結(jié)果和CPLD計(jì)數(shù)結(jié)果計(jì)算出信號(hào)的頻率，數(shù)據(jù)處理后送LCD顯示。圖6 單片機(jī)定時(shí)計(jì)數(shù)器硬件結(jié)構(gòu)3.5 CPLD計(jì)數(shù)方案CPLD計(jì)數(shù)原理框圖如

26、圖7所示，過(guò)程如下：當(dāng)預(yù)置閘門(mén)有效時(shí)，由于DFF觸發(fā)器為邊沿觸發(fā)器，在上升沿時(shí)才將數(shù)據(jù)輸出，所以DFF觸發(fā)器輸出端并不立即置1，只有當(dāng)外部信號(hào)上升沿到來(lái)時(shí)， DFF觸發(fā)器輸出端才有效。這樣保證了兩計(jì)數(shù)器的允許信號(hào)在被測(cè)信號(hào)的上升沿到來(lái)時(shí)同時(shí)有效。當(dāng)預(yù)置閘門(mén)關(guān)閉時(shí)，兩計(jì)數(shù)器的允許信號(hào)只有在被測(cè)信號(hào)的上升沿到來(lái)時(shí)同時(shí)關(guān)閉。被測(cè)信號(hào)通過(guò)與門(mén)直接接在計(jì)數(shù)器的輸入端，這樣就保證了被測(cè)信號(hào)的計(jì)數(shù)值絕對(duì)正確，由于基準(zhǔn)信號(hào)的計(jì)數(shù)閘門(mén)與被測(cè)信號(hào)嚴(yán)格同步，所以理論上只會(huì)有一個(gè)脈沖的誤差。CPLD計(jì)數(shù)器為32位，在預(yù)置時(shí)間，只要計(jì)數(shù)器不溢出，即可準(zhǔn)確測(cè)量被測(cè)信號(hào)個(gè)數(shù)。圖7 CPLD計(jì)數(shù)原理框圖4 方案實(shí)現(xiàn)4.1 C

27、PLD設(shè)計(jì)這部分在Max+plusII環(huán)境下完成的，可用原理圖輸入和VHDL硬件描語(yǔ)言，這里我們采用直觀的原理圖輸入。電路如圖8所示。圖8 CPLD硬件電路設(shè)計(jì)圖圖8中，硬件電路設(shè)計(jì)共包括四個(gè)部分：輸入部分、輸出部分、計(jì)數(shù)器部分和總線接口部分。mcu_ctr1模塊為總線接口模塊，frequency模塊為測(cè)量計(jì)數(shù)控制模塊。（1）信號(hào)測(cè)量部分設(shè)計(jì)，電路如圖9所示。圖9 Frequency模塊的測(cè)量控制部分設(shè)計(jì)圖圖9中：P10_En為預(yù)置閘門(mén)信號(hào)輸入端。fx為外部被測(cè)信號(hào)輸入端。P11_Clr為counter32計(jì)數(shù)器清零信號(hào)輸入端。Gate為兩計(jì)數(shù)器計(jì)數(shù)允許信號(hào)輸出端。dd31:0為counter

28、32計(jì)數(shù)器的32位數(shù)據(jù)輸出端。DFF觸發(fā)器完成兩計(jì)數(shù)器計(jì)數(shù)同步。counter32計(jì)數(shù)器對(duì)外部信號(hào)進(jìn)行計(jì)數(shù)。這部分實(shí)現(xiàn)對(duì)兩計(jì)數(shù)器計(jì)數(shù)同步的控制和對(duì)外部信號(hào)的計(jì)數(shù)功能。模塊功能的實(shí)現(xiàn)過(guò)程如下：當(dāng)P10_En預(yù)置閘門(mén)有效時(shí)，由于DFF觸發(fā)器為邊沿觸發(fā)器，在上升沿時(shí)才將數(shù)據(jù)輸出，所以計(jì)數(shù)器允許信號(hào)Gate并不立即置1，只有當(dāng)外部信號(hào)上升沿到來(lái)時(shí)，計(jì)數(shù)器允許信號(hào)Gate才有效。這樣保證了兩計(jì)數(shù)器的允許信號(hào)在被測(cè)信號(hào)的上升沿到來(lái)時(shí)同時(shí)有效。當(dāng)P10_En預(yù)置閘門(mén)關(guān)閉時(shí)，兩計(jì)數(shù)器的允許信號(hào)只有在被測(cè)信號(hào)的上升沿到來(lái)時(shí)同時(shí)關(guān)閉。被測(cè)信號(hào)通過(guò)與門(mén)直接接在計(jì)數(shù)器的輸入端，這樣就保證了被測(cè)信號(hào)的計(jì)數(shù)值絕對(duì)正確，由

29、于基準(zhǔn)信號(hào)的計(jì)數(shù)閘門(mén)與被測(cè)信號(hào)嚴(yán)格同步，所以理論上只會(huì)有一個(gè)脈沖的誤差。（2）分離部分設(shè)計(jì)，電路如圖10所示。圖10 Frequency模塊的數(shù)據(jù)分離部分設(shè)計(jì)圖圖10中：Y0-Y3為控制信號(hào)輸入端。dd7:0dd32:24 計(jì)數(shù)器32位數(shù)據(jù)中8位。P0為數(shù)據(jù)輸出端，與單片機(jī)相連。由于51系列單片機(jī)為8位單片機(jī)，不能同時(shí)讀取32位數(shù)據(jù)，所以必須將32位計(jì)數(shù)器的數(shù)據(jù)分為4組，每組8位?？刂七x通信號(hào)Y0-Y3在單片機(jī)讀信號(hào)到來(lái)且地址正確時(shí)使能，此時(shí)計(jì)數(shù)器相應(yīng)的數(shù)據(jù)位與單片機(jī)P0口接通。（3）單片機(jī)與CPLD總線接口設(shè)計(jì)，電路如圖11所示。 圖11 總線接口模塊設(shè)計(jì)圖圖11中：P0為單片機(jī)數(shù)據(jù)地址口，

30、讀寫(xiě)外部數(shù)據(jù)時(shí)，先輸出地址，后輸出數(shù)據(jù)。WR，RD為單片機(jī)讀寫(xiě)控制信號(hào)，低電平有效。P27為單片機(jī)第16位地址。ALE為單片機(jī)地址鎖存允許輸出，高電平有效。Y0-Y3為計(jì)數(shù)器32位數(shù)據(jù)選通控制信號(hào)輸出端。Led2En為液晶使能信號(hào)。74373為低八位地址鎖存器。74154為地址譯碼器。這部分完成單片機(jī)總線低8位地址的鎖存和譯碼。低位地址鎖存由74373完成，在ALE信號(hào)的配合下，總線地址在ALE高電平時(shí)鎖存，在ALE低電平時(shí)維持。地址鎖存后配合P27高位地址，送往74154進(jìn)行譯碼，譯碼后的低四位Y0-Y3作為計(jì)數(shù)器數(shù)據(jù)分離部分的控制信號(hào)，YA和YB配合讀寫(xiě)信號(hào)控制液晶顯示。4.2單片機(jī)設(shè)計(jì)單

31、片機(jī)部分的主要作用是：控制外部計(jì)數(shù)器和部定時(shí)器計(jì)數(shù)器的開(kāi)啟與關(guān)閉；外部計(jì)數(shù)器和部定時(shí)器計(jì)數(shù)器的數(shù)據(jù)的讀??；處理以與顯示讀取的數(shù)據(jù)。測(cè)量開(kāi)始，單片機(jī)首先發(fā)出清零信號(hào)，對(duì)外部的CPLD計(jì)數(shù)器清零，然后將部定時(shí)器清零，配置成外部時(shí)鐘控制方式；然后發(fā)出計(jì)數(shù)啟動(dòng)信號(hào)，進(jìn)入等精度頻率測(cè)量計(jì)數(shù)模式，單片機(jī)通過(guò)查詢計(jì)數(shù)器，判斷計(jì)數(shù)時(shí)間，該計(jì)數(shù)時(shí)間必須小于外部32bit計(jì)數(shù)器溢出時(shí)間，時(shí)間一到，單片機(jī)發(fā)出停止計(jì)數(shù)信號(hào)，查詢引腳Intn（P3.2），確認(rèn)計(jì)數(shù)停止，讀回外部計(jì)數(shù)結(jié)果和部計(jì)數(shù)器計(jì)數(shù)結(jié)果，假設(shè)分別為N1和N2，定時(shí)器計(jì)數(shù)時(shí)間間隔為T(mén)1，那么被測(cè)信號(hào)的平率F=(N1/N2)t，將計(jì)算出的數(shù)據(jù)用液晶1602

32、顯示。程序流程如圖12所示。圖12 單片機(jī)程序流程4.3關(guān)鍵源代碼分析程序先將預(yù)置閘門(mén)關(guān)掉，源代碼如下OPEN=0;temp1=0;while(GATE) if(temp1+65000) break;/超時(shí)跳出后清零CPLD計(jì)數(shù)器和單片機(jī)定時(shí)器0CLRP=1; CLRP=0;TH0=0; TL0=0;將定時(shí)器溢出寄存器清零并打開(kāi)計(jì)數(shù)器、定時(shí)器，待外部信號(hào)上升沿到來(lái)后，計(jì)數(shù)器、定時(shí)器開(kāi)始計(jì)數(shù)counter=0;TR0=1;OPEN=1;待定時(shí)器溢出后關(guān)閉預(yù)置閘門(mén)while(counter65000) break;/超時(shí)跳出TR0=0;讀回計(jì)數(shù)器和定時(shí)器的值，并計(jì)算出被測(cè)信號(hào)頻率temp=coun

33、ter*65536+TH0*256+TL0;fx=1843200/temp;/(22118400/12=1843200)fx=fx*(REG2*65536+REG1*256+REG0);將信號(hào)頻率值轉(zhuǎn)換為ASIC嗎，并調(diào)用lcd顯示函數(shù)顯示頻率值sprintf(str_buff,%-8.3fHz,fx);lcd_put_xys(1,2, );/清屏lcd_put_xys(1,2,f=);lcd_put_xys(3,2,str_buff);5 仿真與測(cè)試5.1仿真分析使用EDA工具的一個(gè)最大好處是可以驗(yàn)證硬件設(shè)計(jì)是否正確，幾乎每個(gè)公司的EDA產(chǎn)品都有仿真工具7。MAX+plus2也不例外，由于此

34、硬件電路速度不高，我們主要進(jìn)行前仿真，看電路邏輯是否出錯(cuò)。（1）對(duì)Frequency模塊結(jié)構(gòu)的測(cè)量控制部分進(jìn)行仿真，結(jié)果如圖13。圖13 Frequency測(cè)量控制部分仿真圖從圖10中可以看到，單片機(jī)首先將P10_En清零，隨后清零計(jì)數(shù)器，間隔一個(gè)被測(cè)信號(hào)周期后，單片機(jī)將P10_En置1，之后計(jì)數(shù)器開(kāi)始計(jì)數(shù)并將Gate置1，計(jì)滿后，P10_En置0，在下一個(gè)被測(cè)信號(hào)上升沿到來(lái)時(shí)，Gate信號(hào)清零通知單片機(jī)計(jì)數(shù)完畢。（2）單片機(jī)總線接口與整體模塊進(jìn)行仿真，結(jié)果如圖11所示。圖14單片機(jī)總線接口仿真圖從圖11中可以看出，單片機(jī)執(zhí)行總線讀操作后，P0口和P2口先輸出地址數(shù)據(jù)，在下一個(gè)ALE高電平到來(lái)

35、時(shí)，將P0口地址鎖存，之后ALE信號(hào)一直為0，P2口地址數(shù)據(jù)一致保持不變。接著RD讀信號(hào)拉低，這時(shí)讀信和地址信號(hào)同時(shí)具備，P0口輸出數(shù)據(jù)0 x0a。5.2 測(cè)試結(jié)果與分析使用自制的等精度頻率計(jì)來(lái)測(cè)量信號(hào)發(fā)生器輸出的信號(hào)，所用基準(zhǔn)頻率信號(hào)頻率為1.843MHz（由單片機(jī)晶振提供，頻率為22.1184M/12），設(shè)在此時(shí)間標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值Ns誤差一個(gè)脈沖，即|et |=1/1.843MHz，根據(jù)誤差公式，在預(yù)置閘門(mén)時(shí)間為0.1s時(shí)，算出誤差大約為1010-8，系統(tǒng)實(shí)際測(cè)試結(jié)果與誤差如表1所示。表1 測(cè)量結(jié)果與誤差實(shí)際頻率測(cè)量頻率誤差絕對(duì)誤差實(shí)際頻率測(cè)量頻率誤差絕對(duì)誤差20Hz19.9999951H

36、z0.0000049Hz2.4210-5 %20kHz19.99999376kHz0.00624Hz3.1210-5%200Hz199.9999528Hz0.0000472Hz2.3610-5%200kHz199.9999396kHz0.0604Hz3.0210-5%2kHz1999.999572Hz0.000428Hz2.1410-5%15MHz14.99999619MHz3.81Hz2.5410-5%通過(guò)對(duì)比測(cè)試和結(jié)果分析，輸入信號(hào)在該等精度頻率計(jì)上均可精確顯示頻率誤差較小，達(dá)到了10-7，與理論值較接近。由于系統(tǒng)采用8位的51單片機(jī)定時(shí)器作為基準(zhǔn)信號(hào)計(jì)數(shù)器，基準(zhǔn)信號(hào)頻率較低，對(duì)精度有一定

37、影響，采用高頻率基準(zhǔn)信號(hào)可提高精度。6 致本論文是在導(dǎo)師田開(kāi)坤老師的指導(dǎo)下完成的，導(dǎo)師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、精益求精的工作作風(fēng)、科學(xué)的工作方法以與平易近人的人格魅力給了我極大的幫助和影響，使我在這段時(shí)間受益匪淺，也使我在順利完成本課題的研究的同時(shí)讓我在科研能力與專(zhuān)業(yè)知識(shí)方面都有了長(zhǎng)足的進(jìn)步。另外，也感給予我?guī)椭钠渌蠋熀屯瑢W(xué)們。參考文獻(xiàn)1周立功,夏宇文.單片機(jī)與CPLD綜合應(yīng)用技術(shù)M.:航空航天大學(xué), 2003:45-49.2何立民. 單片機(jī)高級(jí)教程M.: 航空航天大學(xué), 2000:87-91.3小東,良超.基于FPGA的等精度數(shù)字頻率計(jì)J.實(shí)驗(yàn)科學(xué)與技術(shù), 2005,24(2):177-179.

38、4松. 基于Quartus 的FPGA-CPLD數(shù)字系統(tǒng)設(shè)計(jì)M.:航空航天大學(xué), 2005:146-152.5侯媛彬,袁益民,霍漢平.凌陽(yáng)單片機(jī)原理與其畢業(yè)設(shè)計(jì)精選M. : 科學(xué),2006:93-101.6徐成,彥,仁發(fā). 一種全同步數(shù)字頻率測(cè)量方法的研究J.電子技術(shù)應(yīng)用,2004,38 (12) : 43-46.7 譚會(huì)生. 昌凡.EDA技術(shù)與應(yīng)用M.:電子科技大學(xué), 2001:153-167.8高遠(yuǎn).信號(hào)數(shù)字處理技術(shù)與其應(yīng)用M . :科學(xué)技術(shù), 1983:83-86.9 馬炫. 等精度頻率脈沖信號(hào)采集測(cè)試系統(tǒng)D. 理工大學(xué), 1997,11(3):50-52.10王鳳銀.基于FPGA 的數(shù)

39、字頻率計(jì)設(shè)計(jì)與仿真J,信息技術(shù), 2008,10(33):153-156.11 焦陽(yáng).頻率測(cè)量方法的改進(jìn)J.儀器儀表學(xué)報(bào),2004(S1):11-12.*學(xué)士學(xué)位論文（設(shè)計(jì)）評(píng)審表系部名稱(chēng)*學(xué)生*班級(jí)名稱(chēng)*評(píng)閱人*專(zhuān)業(yè)方向*學(xué)生學(xué)號(hào)*提交時(shí)間2009年5月15日評(píng)閱人職稱(chēng)實(shí)驗(yàn)師論文題目基于單片機(jī)和CPLD的等精度數(shù)字頻率計(jì)論文或設(shè)計(jì)的主要容本文詳細(xì)介紹了CPLD和單片機(jī)的有關(guān)知識(shí)；傳統(tǒng)頻率測(cè)量原理以與等精度測(cè)頻原理；基于CPLD和單片機(jī)的等精度數(shù)字頻率計(jì)的設(shè)計(jì)過(guò)程；相應(yīng)開(kāi)發(fā)軟件的使用；測(cè)試的結(jié)果與分析。本設(shè)計(jì)用mini51板作為開(kāi)發(fā)平臺(tái)，利用可編程邏輯器件ATF1504設(shè)計(jì)相應(yīng)的硬件電路。實(shí)物

40、電路已經(jīng)搭建并測(cè)試成功，論文初稿已定，現(xiàn)在懇請(qǐng)導(dǎo)師幫忙修改論文，并申請(qǐng)論文答辯。評(píng)閱人評(píng)語(yǔ)評(píng)閱人（簽名）： 2009年5月15日學(xué)院評(píng)審意見(jiàn)院學(xué)術(shù)委員會(huì)主席（簽章）： 2009年5月29日備注學(xué)位論文原創(chuàng)性聲明本人重聲明：所呈交的學(xué)位論文，是本人在導(dǎo)師的指導(dǎo)下進(jìn)行的研究工作所取得的成果。盡我所知，除文中已經(jīng)特別注明引用的容和致的地方外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式注明并表示感。本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。學(xué)位論文作者（本人簽名）： 年 月 日學(xué)位論文出版授權(quán)書(shū)本人與導(dǎo)師完全同意中國(guó)博士學(xué)位論文

41、全文數(shù)據(jù)庫(kù)出版章程、中國(guó)優(yōu)秀碩士學(xué)位論文全文數(shù)據(jù)庫(kù)出版章程(以下簡(jiǎn)稱(chēng)“章程”)，愿意將本人的學(xué)位論文提交“中國(guó)學(xué)術(shù)期刊（光盤(pán)版）電子雜志社”在中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù)、中國(guó)優(yōu)秀碩士學(xué)位論文全文數(shù)據(jù)庫(kù)中全文發(fā)表和以電子、網(wǎng)絡(luò)形式公開(kāi)出版，并同意編入CNKI中國(guó)知識(shí)資源總庫(kù)，在中國(guó)博碩士學(xué)位論文評(píng)價(jià)數(shù)據(jù)庫(kù)中使用和在互聯(lián)網(wǎng)上傳播，同意按“章程”規(guī)定享受相關(guān)權(quán)益。論文密級(jí)：公開(kāi)（_年_月至_年_月）(的學(xué)位論文在解密后應(yīng)遵守此協(xié)議)作者簽名：_ 導(dǎo)師簽名：_年_月_日 _年_月_日獨(dú)創(chuàng)聲明本人重聲明：所呈交的畢業(yè)設(shè)計(jì)(論文)，是本人在指導(dǎo)老師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果，成果不存在知識(shí)產(chǎn)權(quán)爭(zhēng)議。盡我所知，除文中已經(jīng)注明引用的容外，本設(shè)計(jì)（論文）不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的作品成果