CPU技術(shù)基礎(chǔ)知識(shí)解析

1、CPU技術(shù)基礎(chǔ)知識(shí)解析技術(shù)創(chuàng)新，變革未來(lái)IT1CPU概念和分類(lèi)2CPU發(fā)展趨勢(shì)和特性目錄content3X86 CPU選型18CPU(Central Processing Unit，中央處理器)是一塊超大規(guī)模的集成電路，通常被稱(chēng)為計(jì)算機(jī)的大腦，是一臺(tái)計(jì)算機(jī)的運(yùn)算核心（Core）和控制核心（ Control Unit），也是整個(gè)計(jì)算機(jī)系統(tǒng)中最重要的組成部件。中央處理器主要包括運(yùn)算器（算術(shù)邏輯運(yùn)算單元，ALU，Arithmetic Logic Unit）和高速緩沖存儲(chǔ)器（Cache）及實(shí)現(xiàn)它們之間聯(lián)系的數(shù)據(jù)（Data）、控制及狀態(tài)的總線（Bus）。它與存儲(chǔ)器（Memory）和輸入/輸出（I/O）設(shè)

2、備合稱(chēng)為電子計(jì)算機(jī)三大核心部件。CPU概念寄存器運(yùn)算器控制器輸入設(shè)備輸出設(shè)備數(shù)據(jù)信號(hào) 控制信號(hào)CPU功能解釋計(jì)算機(jī)指令處理計(jì)算機(jī)軟件 中的數(shù)據(jù)CPU組成控制單元運(yùn)算單元存儲(chǔ)單元19CPU分類(lèi)-按指令集MIPSX86ARMDSPPowerPCCISCRISCCISC(complex instruction set computer)，復(fù)雜指令集。早期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語(yǔ)言指令來(lái)完成所需的計(jì)算任務(wù)。這種架構(gòu)會(huì)增加CPU結(jié)構(gòu)的復(fù)雜性和對(duì)CPU工藝的要求，但對(duì)于編譯器的開(kāi)發(fā)十分有利。RISC(Reduced Instruction Set Computer)，精簡(jiǎn)

3、指令集。RISC架構(gòu)要求軟件來(lái)指定各個(gè)操作步驟。這種架構(gòu)可以降低CPU的復(fù)雜性以及允許在同樣的工藝水平下生產(chǎn)出功能更強(qiáng)大的CPU，但對(duì)于編譯器的設(shè)計(jì)有更高的要求。201CPU概念和分類(lèi)2CPU發(fā)展趨勢(shì)和特性目錄content3X86 CPU選型21X86處理器發(fā)展簡(jiǎn)史第二代： 中 高檔8位微處 理器時(shí)代19731978年第三代：16位微處理器 時(shí)代1978-1980年第四代：32位微處理器 時(shí)代1983-1993年第五代： Pentium微處 理器的時(shí)代1993-1996年第六代： 加強(qiáng)型 Pentium時(shí)代1997年開(kāi)始第七代：64位微處理器 時(shí)代2001年開(kāi)始2005年開(kāi)始第八代：多核微處

4、理器 時(shí)代X86處理器發(fā)展經(jīng)歷50年的歷史：字長(zhǎng)從4位到64位；時(shí)鐘頻率逐步提升；晶體管集成規(guī)模逐漸增大；性能逐漸提高的過(guò)程。22第一代：4位和低檔8位 微處理器時(shí)代1971-1973年Intel X86 CPU路標(biāo)Haswell22nm New Mico-architectureBroadwell14nmSkylake14nmNew Mico- architectureCascade Lake14nmCopperIce LakeLake14nm10nmNew Mico-architecture20142016Grantley PlatformMicroarchitecture Haswell

5、20172019Purley PlatformMicroarchitecture Skylake20202021Whitley Platform Microarchitecture CopperRomley Platform Microarchitecture Sandy BridgeSandy Bridge32nm New Mico-architectureIvy Bridge22nmTick-Tock：Tick年（工藝年）更新制作工藝，Tock年（架構(gòu)年）更新微架構(gòu)。20122013TockTickTockTickTockTickTockTick23Intel CPU命名規(guī)則Intel X

6、eon processor E#Processor SKU(i.e. 10, 20, 30, etc)Prod Line(E3, E5, E7)Version(v2, v3, v4, etc)v#BrandWayness, maximum number of CPUs in a node (1, 2, 4, 8)Socket type (2, 4, 6, 8)Alph a SuffixDescriptionLLow PowerLow Power SKUs(after 4 digit numeric set):Prod Family# #DesignatorActual Socket8LS (W

7、estmere EX)6R (Sandy Bridge)4B2 (Sandy Bridge)2H2 (Sandy Bridge)Intel Xeon 系列CPU命名規(guī)則mesh interconnectring interconnectGrantley平臺(tái)到Purley平臺(tái) CPU 架 構(gòu) 從 ring interconnect變更到mesh interconnect；Intel從Purley平臺(tái)開(kāi)始改變 以往CPU命名方式，最大的 改變是E5、E7合并了，只分 Platinum、Gold、Silver、 Bronze四個(gè)級(jí)別；Brone為31xx系列，是入門(mén) 級(jí)CPU（最多8核）；Silve

8、r 為41xx系列（最多12核）適 用于中度負(fù)載；Gold為51xx（最多14核）與61xx(最多 22核)適用于通用計(jì)算； Platinum為81xx（最多28 核）適用于關(guān)鍵業(yè)務(wù)及高性 能需求。就實(shí)際性能測(cè)試結(jié)果及Intel 的商務(wù)策略看，Gold級(jí)別的 CPU具有最佳的性價(jià)比。24緩存(Cache)緩存(Cache Memory)是位于CPU與內(nèi)存之間的臨時(shí)存儲(chǔ)器，目前的CPU擁有一級(jí)、二級(jí)和三級(jí)緩存(L1 L2 L3 Cache)。緩存策略從共享分布式結(jié)構(gòu)（Haswell Server架構(gòu)）變更為私有本地式結(jié)構(gòu)(Skylake Server架構(gòu))：共享分布式結(jié)構(gòu)（ Haswell Se

9、rver架構(gòu)）: 共享分布式結(jié)構(gòu)L3是主緩存私有本地結(jié)構(gòu)（Skylake Server架構(gòu)）: 私有緩存L2成為主緩存，共享L3緩存作為溢出緩存共享緩存L3從Inclusive更改為Non-inclusive：Inclusive （ Haswell Server架構(gòu)）: L3具有L2中所有數(shù)據(jù)的副本Non-inclusive （Skylake行Server架構(gòu)）: L2中的數(shù)據(jù)可能不存在于L3中1、內(nèi)存讀取直接填充到MLC，不再是 MLC和LLC；2、當(dāng)需要移除MLC數(shù)據(jù)時(shí)，將寫(xiě)回修 改的和未修改的數(shù)據(jù)；3、跨核心共享的數(shù)據(jù)被復(fù)制到LLC中， 以便為將來(lái)的MLC未命中提供服務(wù)。25超線程技術(shù)多

10、核心技術(shù)多核和超線程技術(shù)多核處理器把多個(gè)CPU（核心）集成到單個(gè)集成電路芯片（integrated circuit chip）中。超線程(hyper-threading)其實(shí)就是同時(shí)多線程(simultaneous multi-theading),是一項(xiàng)允許一個(gè)CPU執(zhí)行多個(gè)控制流的技術(shù)。27Skylake CPU PCIE擴(kuò)展特性每個(gè)CPU有4個(gè)IO模塊，IOU0用于連接PCH，IOU1IOU3用于連接PCIE設(shè)備，每個(gè)IOU下有16個(gè)PCIE通道，可 根據(jù)需要組合成為X4，X8和X16。CPU IO模塊281CPU概念和分類(lèi)2CPU發(fā)展趨勢(shì)和特性目錄content3X86 CPU選型293

11、0CPU性能查詢SPEC CPU是SPEC組織推出的CPU子系統(tǒng)評(píng)估軟件軟件。測(cè)試結(jié)果包括：SPECint_rate_base2006、SPECfp_rate_base2006、 SPECint_rate2006、 SPECfp_rate2006。tpmC值在國(guó)內(nèi)外被廣泛用于衡量計(jì)算機(jī)系統(tǒng)的事務(wù)處理能力，為每分鐘內(nèi)系統(tǒng)處理的新訂單個(gè)數(shù)的英文縮寫(xiě)。TPMC測(cè)試及發(fā)布的成本極高（百萬(wàn)美元級(jí)），只有少數(shù)廠商的少數(shù)設(shè)備會(huì)在TPC官網(wǎng)上發(fā)布測(cè)試數(shù)據(jù)。未在官網(wǎng)上發(fā)布的數(shù)據(jù)都是評(píng)估出來(lái)的。tpmC值評(píng)估原則評(píng)估原則1：同等配置下，不同廠家設(shè)備的TPMC性能是相當(dāng)?shù)?。評(píng)估原則2：tpmC值與SPECint_r

12、ate_base值呈正比。評(píng)估原值3：tpmC值與CPU個(gè)數(shù)呈正比具體評(píng)估方法1、在tpmC官網(wǎng)上查詢一款CPU對(duì)應(yīng)的tpmC值；2、查詢這款CPU的SPECint_rate_base，用tpmC/SPECint_rate_base得到一個(gè)比例系數(shù)；3、根據(jù)需要求得tpmC值的CPU的SPECint_rate_base值乘以步驟2的系數(shù)可得tpmC值。tpmC值評(píng)估方法查詢鏈接：/#Pro ce ssorsSPEC cpu測(cè)試報(bào)告SPEC cpu和tpmC值查詢鏈接：http:/3/mm/docMaintain/mmMaintain.do?f_id=SV170802065716430&method=showMMDetail SPEC cpu官網(wǎng)查詢鏈接：/cgi-bin/osgresults?conf=cpu2006&op=formCPU參數(shù)查詢CPU的詳細(xì)參數(shù)可以在intel官方網(wǎng)站上查詢查詢鏈接：/#ProcessorsCPU信息簡(jiǎn)表31CPU詳細(xì)參數(shù)表CPU跨代替換Intel 開(kāi)發(fā)的TRANSITION GUIDE小工具解決用哪個(gè)新一代CPU型號(hào)可以替代上一代CPU型號(hào)的問(wèn)題。查詢鏈接：/exodus/page?eventType=1&ta