基于FPGA的四位電子密碼鎖設(shè)計實現(xiàn)分析專業(yè)綜合實訓(xùn)報告_第1頁
基于FPGA的四位電子密碼鎖設(shè)計實現(xiàn)分析專業(yè)綜合實訓(xùn)報告_第2頁
基于FPGA的四位電子密碼鎖設(shè)計實現(xiàn)分析專業(yè)綜合實訓(xùn)報告_第3頁
基于FPGA的四位電子密碼鎖設(shè)計實現(xiàn)分析專業(yè)綜合實訓(xùn)報告_第4頁
基于FPGA的四位電子密碼鎖設(shè)計實現(xiàn)分析專業(yè)綜合實訓(xùn)報告_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、-. z.基于FPGA的四位電子密碼鎖設(shè)計與實現(xiàn)摘要:針對于傳統(tǒng)密碼鎖平安性能低及可靠性差等問題,立足于芯片中數(shù)據(jù)存儲的性,運用EDA技術(shù)自頂向下的設(shè)計方法,提出了基于FPGA的四位電子密碼鎖的設(shè)計與實現(xiàn)方法,所設(shè)計的四位電子密碼鎖具有解鎖、密碼修改、報警提示及液晶顯示功能。設(shè)計分析與仿真結(jié)果說明,基于FPGA所設(shè)計的四位電子密碼鎖性更高、靈活性更好,使得數(shù)據(jù)存儲的整體可靠性增強,為提高數(shù)據(jù)的性提供了新的解決方案。關(guān)鍵詞:密碼鎖;FPGA;性;EDA技術(shù);Design and Implementation of 4-Bit Electronic Cipher Lock Based on FPG

2、AWANG Guo-qiangLI Shang-fuWANG Fei*IE Li-liWANG QinSUN BaiSchool of Electronic Engineering,Heilongjiang University;Abstract:Traditional lock faces safety problem of low performance and poor reliability. Based on the data stored in the chip of confidentiality,and using EDA technology top-down design

3、approach,we proposed the design and implementation of a 4-bit FPGA-based electronic lock,which provides unlock,password change,alarm and LCD functions.Design analysis and simulation results show that the designed FPGA-based electronic lock provides better confidentiality,fle*ibility and reliability

4、for data storage.This approach provides a novel solution for improving data confidentiality.Keyword:Coded lock;FPGA;Confidentiality;EDA technology;0 引言隨著時代的開展,人們生活水平逐步提高,同時平安意識也日益增強,如何實現(xiàn)家庭防盜這一問題就尤其突出。傳統(tǒng)的機械鎖由于其構(gòu)造簡單,鎖芯直接外露,導(dǎo)致被撬的事情比比皆是。因此,隨著電子技術(shù)工業(yè)的開展,數(shù)字電子技術(shù)已經(jīng)深入到人們的日常生活中,層出不窮的電子產(chǎn)品也向著高端方向開展,電子密碼鎖也就應(yīng)運而生,在

5、生活平安領(lǐng)域,具有防盜、報警功能的電子密碼鎖完全打破了機械密碼鎖的密碼量少和平安性差的缺點1。電子密碼鎖的復(fù)雜性,需要設(shè)計專門的電子電路和技術(shù),許多相關(guān)研究機構(gòu)和組織的科研人員進展了大量研究。目前該領(lǐng)域的研究主要集中在如何使電子密碼鎖體積縮小、可靠性提高、本錢降低、續(xù)航能力增強以及應(yīng)用圍提升等方面,所以設(shè)計一款平安、可靠和廉價的電子鎖有著重大的意義2。1 電子密碼鎖的系統(tǒng)框圖本設(shè)計系統(tǒng)由主控芯片(FPGA)、顯示電路、報警電路和開/關(guān)門電路組成,而主控芯片又可分為按鍵處理局部、控制局部和譯碼顯示局部。系統(tǒng)原理圖如圖1所示。圖1 系統(tǒng)原理圖下載原圖2 設(shè)計原理及流程設(shè)計采用傳統(tǒng)的硬件電路設(shè)計方法

6、來設(shè)計系統(tǒng)的硬件。基于FPGA電子密碼鎖3,將開鎖電路、執(zhí)行電路、報警電路4和鍵盤輸入次數(shù)鎖定電路等完整地集成在一個電路板;包括輸入電路模塊、密碼識別電路模塊、密碼錯誤報警模塊和顯示模塊。通過鍵盤輸入密碼,用FPGA作為中控芯片,配以硬件的電路,接收代碼,跟存儲中的密碼進展比對,如果密碼正確則驅(qū)動電磁執(zhí)行器進展開鎖5,密碼不正確,允許再次輸入密碼,假設(shè)連續(xù)3次輸入錯誤,則通過通信線路引導(dǎo)智能報警系統(tǒng)進展報警。其中,中控芯片又可分為按鍵處理局部、控制局部和譯碼顯示局部6,用電磁繼電器代替?zhèn)鹘y(tǒng)的機械式密碼鎖,用數(shù)碼管顯示輸入的數(shù)字,由于采用的是可編程邏輯器件FPGA,使得系統(tǒng)有相當(dāng)大的靈活性,隨時

7、可以進展硬件升級、擴展。而且系統(tǒng)設(shè)計完善以后還可以將主控的FPGA固化成一片ASIC7-8,則這塊ASIC就可以作為專用的數(shù)字密碼鎖芯片。該電子密碼鎖通過各個模塊間的相互配合,利用密碼識別模塊檢驗其準確性,根據(jù)準確性來激發(fā)報警模塊。最終將會顯示其是否成功,然后執(zhí)行解開鎖功能來完成既定的平安任務(wù)。3 四位電子密碼鎖的設(shè)計與實現(xiàn)3.1 輸入電路模塊本密碼鎖采用四位二進制編碼作為密碼進展輸入,輸入電路模塊即借助DE2開發(fā)板這個平臺,利用四個去抖按鍵鍵入密碼,一個撥動開關(guān)作為復(fù)位鍵。由于按鍵上面沒有確切的數(shù)字,本設(shè)計通過程序設(shè)定:K0、K1、K2和K3分別對應(yīng)二進制數(shù)字0、1。所以密碼共有2=16種組

8、合方式,相比照擬繁瑣,不易破解。輸入電路模塊作為人機交互的模塊,其作用就是傳遞人與機器間的信息,即通過對按鍵的識別進展采集,并傳遞給中控芯片。3.2 密碼識別電路模塊密碼識別電路模塊是接收中控芯片傳遞給它的密碼信息進展識別。首先通過對程序編程預(yù)置初始密碼,然后隨著中控芯片收到輸入電路模塊的密碼信息后9,發(fā)送命令給密碼識別電路模塊,讓與預(yù)置的初始密碼進展比對,不管正確與否,該模塊都會將比對后的信息反應(yīng)回中控芯片。3.3 密碼錯誤報警模塊當(dāng)中控芯片收到密碼識別電路模塊反應(yīng)的信息后,判斷該密碼是否正確;如假設(shè)錯誤,中控芯片則會發(fā)送信息給密碼錯誤報警模塊,該模塊會觸發(fā)導(dǎo)致響鈴報警,并使報警燈LED D

9、0燈熄滅。3.4 顯示模塊顯示模塊包括字符液晶顯示屏和LED燈兩個局部。字符液晶顯示屏能清晰地顯示輸入的密碼,以防止由于失誤鍵入錯誤密碼,而LED燈能直觀地表示出密碼輸入的正誤,二者相輔相成,使本設(shè)計更人性化,更加利于操作。3.5 各個模塊具體實現(xiàn)3.5.1 FPGA有限狀態(tài)機本設(shè)計是通過FPGA有限狀態(tài)機來實現(xiàn)8,設(shè)計有限狀態(tài)機最開場的工作時要確定電路,包括哪些狀態(tài),比方*個電路包括4個狀態(tài),S0、Sl、S2和S3。然后對所有狀態(tài)給出一個狀態(tài)編碼,比方為狀態(tài)S0賦予編碼00,為狀態(tài)Sl賦予編碼01,為狀態(tài)S2賦予編碼10,為狀態(tài)S3賦予編碼11。狀態(tài)編碼是狀態(tài)的標識,保存在存放器當(dāng)中,對于此

10、編碼形式,只需一個2位的存放器就可以了。如圖2所示,有限狀態(tài)機應(yīng)該包括以下狀態(tài):密碼為輸入前的等待狀態(tài)、輸入密碼時的等待狀態(tài)、輸入密碼正確時的通過狀態(tài)、輸入密碼錯誤時的警報狀態(tài)。圖2 有限狀態(tài)機的狀態(tài)下載原圖其中當(dāng)密碼輸入時又可包括以下狀態(tài):正常輸入狀態(tài)、異常輸入狀態(tài)(包括命令狀態(tài))。圖3(該圖是在程序編譯后,tools-Netiist_Vewers-RTL Vewer得到的)表示了密碼輸入時候的次狀態(tài)機,表示了4個密碼輸入的順序狀態(tài),以及輸入完成后的等待確認狀態(tài)。圖3 密碼輸入的次狀態(tài)機下載原圖3.5.2 密碼的輸入本次密碼鎖的密碼輸入采用FPGA芯片上的4位單個按鍵K0、K1、K2和K3,

11、在前面的輸入電路模塊中已提到:每個按鍵都有0和1兩種表現(xiàn)形式,通過程序,按下按鍵表示密碼1,沒有按鍵表示密碼0。假設(shè)要更改輸入的數(shù)字,可以按復(fù)位鍵,重新按鍵。密碼輸入4位按鍵后可以自動檢驗密碼的正誤。3.5.3 密碼的顯示密碼顯示采用數(shù)碼管動態(tài)掃描顯示9,初始時顯示4位密碼,當(dāng)輸入密碼后數(shù)碼管的第1位、第2位、第3位、第4位會依次顯示輸入的密碼,錯誤后復(fù)位可以重新輸入。密碼顯示采用的是記錄密碼的存放器的數(shù)據(jù),顯示掃描的掃描時間設(shè)置為1ms左右,這樣顯示不會出現(xiàn)閃爍或者殘影10。3.5.4 電路的識別當(dāng)輸入密碼正確時,中控芯片會進展判斷識別,通過LED燈來顯示輸入的密碼正確與否。當(dāng)密碼輸入正確時

12、,LED D3燈亮。3.5.5 警報識別電路當(dāng)密碼輸入錯誤時,系統(tǒng)會進展報警,使LED燈顯示為1110,即LED D0亮。并且反應(yīng)給中控芯片觸發(fā)報警模塊,當(dāng)警報過一段時間之后,系統(tǒng)會進入Waits狀態(tài),然后恢復(fù)初始狀態(tài)。3.5.6 密碼鎖控制電路密碼鎖的控制電路是實現(xiàn)鎖的功能11,當(dāng)密碼輸入正確后,輸入信號通過中控芯片向密碼鎖控制電路發(fā)出命令進展解鎖。密碼鎖控制電路的主要局部便是電磁繼電器。這里的電磁繼電器就相當(dāng)于鎖,之前已提出當(dāng)信號正確便會通過中控芯片,密碼鎖控制電路實現(xiàn)既定功能。使用電子密碼鎖的時候,只會用到兩種工作模式12,一種是密碼輸入正確后自動開鎖,另一種是密碼錯誤向中控芯片反應(yīng)信息

13、并報警。4 仿真結(jié)果與性能分析本文設(shè)計對于密碼鎖模塊功能的仿真將采用Quarters軟件來實現(xiàn)。4.1 仿真流程在完成編寫、編譯VHDL程序后,則進展仿真驗證VHDL程序。仿真流程圖如圖4所示。圖4 仿真流程圖下載原圖4.2 密碼識別電路仿真當(dāng)密碼輸入1111正確之后,LED燈對應(yīng)數(shù)值變成0111,此時表示解鎖通過。同時,在經(jīng)過一段時間之后,LED燈又變成了初始值0010,如圖5所示。圖5 密碼識別電路仿真結(jié)果下載原圖本設(shè)計全局時鐘設(shè)置為50 MHz、zero1、one1、yes、three1即為鍵入密碼的輸入信號,復(fù)位鍵resetb一直處于高電平狀態(tài),即沒有復(fù)位、0、1、2、3作為輸出信號分

14、別對應(yīng)燈LED D0、LED D1、LED D2、LED D3,高電平時LED燈滅,低電平LED燈亮。當(dāng)輸入信號都為高電平時,即輸入密碼為1111,輸出信號3為低電平,即LED D3燈亮。4.3 警報識別電路仿真當(dāng)密碼輸入1110錯誤之后,LED燈變成1110,此時表示報警。同時,在經(jīng)過一段時間之后,LED燈又變成了初始值0010。如圖6所示。圖6 警報識別電路仿真結(jié)果下載原圖5 完畢語數(shù)據(jù)平安是衡量系統(tǒng)性的重要指標,因此,對于密碼鎖的研究十分重要。本文基于ALTERA公司的DE2開發(fā)板,所有算法完全由硬件電路來實現(xiàn),使得系統(tǒng)的工作可靠性大為提高;同時由于FPGA具有在系統(tǒng)可編程功能,當(dāng)設(shè)計需

15、要更改時,只需更改FPGA中的控制和接口電路,利用EDA工具將更新后的設(shè)計下載到FPGA中即可,無需更改外部電路的設(shè)計,大大提高了設(shè)計的效率,充分發(fā)揮了該芯片的作用。該密碼鎖采用四位按鍵輸入密碼,操作簡單。并且借助FPGA這個工作平臺,將密碼輸入模塊、密碼識別模塊、錯誤報警模塊和顯示模塊有機地結(jié)合在一起,使之構(gòu)成一個完善的系統(tǒng),完成了數(shù)字電子密碼鎖的密碼錄入、密碼識別功能,并通過LED燈的顯示能清晰地判斷輸入密碼是否正確。研究及仿真結(jié)果說明,四位密碼鎖平安性更高,可靠性更強。未來的研究將進一步總結(jié)各種平安技術(shù)的特點,為后續(xù)設(shè)計平安系數(shù)更高的密碼鎖提供新的思路。參考文獻1瀟婷.基于FPGA的紅外

16、遙控電子密碼鎖的實現(xiàn)D.:大學(xué),2008.2曉慧,永健.基于FPGA的EDA/SOPC技術(shù)與VHDLM.:國防工業(yè),2007:35-36.3王衛(wèi)兵,克剛,朱秋萍.用FPGA的電子密碼鎖J.電子技術(shù),2010(01):26-28.4曾繁泰.EDA工程方法學(xué)M.:清華大學(xué),2011:30-47.5松,王國棟.VHDL實用教程M.:電子科技大學(xué),2010:13-17.6簡弘倫.精通Verilog HDL IC設(shè)計核心技術(shù)實例詳解M.:電子工業(yè),2005:80-82.7世霞,豐,揭生.VI固與微機接口設(shè)計J.電子技術(shù),2009(02):16-18.8康寧.FPGA設(shè)計與應(yīng)用M.:清華大學(xué),2003:13-14.9王道憲.CPLD/FPGA可編程邏輯器件應(yīng)用與開發(fā)D.:交通大學(xué),2004:24-27.10Garrod S A R,Borns R J.The Application

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論