知識(shí)點(diǎn)整理計(jì)算機(jī)組成原理

1、一、系統(tǒng)概述一計(jì)算機(jī)開展歷程二計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)1.計(jì)算機(jī)硬件的根本組成2.計(jì)算機(jī)軟件的分類3.計(jì)算機(jī)的工作過程三性能指標(biāo)吞吐量對(duì)網(wǎng)絡(luò)、設(shè)備、端口、虛電路或其他設(shè)施，單位時(shí)間內(nèi)成功地傳送數(shù)據(jù)的數(shù)量(以比特、字節(jié)、分組等測(cè)量)。響應(yīng)時(shí)間CPU時(shí)鐘周期Clock Cycle：又稱節(jié)拍沒沖或T周期，是處理操作的最根本單位，是計(jì)算機(jī)中最根本的、最小的時(shí)間單位。主頻的倒數(shù)主頻: 即CPU內(nèi)核工作的時(shí)鐘頻率CPU Clock Speed。CPU的主頻表示在CPU內(nèi)數(shù)字脈沖信號(hào)震蕩的速度，與CPU實(shí)際的運(yùn)算能力并沒有直接關(guān)系。CPI Clock cycle Per Instruction表示每條計(jì)算機(jī)指令執(zhí)

2、行所需的時(shí)鐘周期。CPU執(zhí)行時(shí)間MIPS(Million Instruction per second)每秒執(zhí)行百萬條指令某機(jī)器每秒執(zhí)行300萬條指令，那么記作3 MIPSMFLOPS (Million Floationg-point Operations per Second，每秒百萬個(gè)浮點(diǎn)操作)衡量計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)之一。 對(duì)于一給定的程序，MFLOPS的定義為：MFLOPS=操作浮點(diǎn)數(shù)/執(zhí)行時(shí)間*10E610E6位10的6次方。指令周期：執(zhí)行一條指令所需要的時(shí)間，一般由假設(shè)干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間。機(jī)器周期：又稱cpu周期在計(jì)算機(jī)中，為了便于管理

3、，常把一條指令的執(zhí)行過程劃分為假設(shè)干個(gè)階段，每一階段完成一項(xiàng)工作。例如，取指令、存儲(chǔ)器讀、存儲(chǔ)器寫等，這每一項(xiàng)工作稱為一個(gè)根本操作。完成一個(gè)根本操作所需要的時(shí)間稱為機(jī)器周期。通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定因而又稱總線周期在電子技術(shù)中，脈沖信號(hào)是一個(gè)按一定電壓幅度，一定時(shí)間間隔連續(xù)發(fā)出的脈沖信號(hào)。脈沖信號(hào)之間的時(shí)間間隔稱為周期；而將在單位時(shí)間如1秒內(nèi)所產(chǎn)生的脈沖個(gè)數(shù)稱為頻率。頻率是描述周期性循環(huán)信號(hào)包括脈沖信號(hào)在單位時(shí)間內(nèi)所出現(xiàn)的脈沖數(shù)量多少的計(jì)量名稱；頻率的標(biāo)準(zhǔn)計(jì)量單位是Hz赫。二、數(shù)據(jù)的表示和運(yùn)算一數(shù)制與編碼1.進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換2.真值和機(jī)器數(shù)真值: 帶+-符號(hào)的數(shù)機(jī)器數(shù):

4、 符號(hào)數(shù)字化的數(shù)編碼方式正數(shù)表示負(fù)數(shù)表示原碼同原同補(bǔ)碼同原逐位求反加一反碼同逐位求反移碼根補(bǔ)碼差一個(gè)符號(hào)位補(bǔ)碼比原碼反碼多表示一個(gè)負(fù)數(shù)碼4.字符與字符串5.校驗(yàn)碼二定點(diǎn)數(shù)的表示和運(yùn)算1.表示定點(diǎn)數(shù)的表示定點(diǎn)小數(shù)表示范圍: 定點(diǎn)小數(shù)運(yùn)算的過程中存在著上溢和下溢.定點(diǎn)整數(shù)表示范圍定點(diǎn)整數(shù)運(yùn)算的過程中存在著上溢而不存在下溢.無符號(hào)數(shù)的表示有符號(hào)數(shù)的表示2.運(yùn)算定點(diǎn)數(shù)的位移運(yùn)算無符號(hào)數(shù)的移位邏輯移位左移:高位移出,低位填零右移:低位移出高位填零有符號(hào)數(shù)的移位算術(shù)移位碼制填補(bǔ)代碼正數(shù)原碼、補(bǔ)碼、反碼0負(fù)數(shù)原碼0補(bǔ)碼左移添0右移填1反碼都填1加減乘除運(yùn)算原碼定點(diǎn)數(shù)的加/減運(yùn)算補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算定點(diǎn)數(shù)的

5、乘/除運(yùn)算原碼定點(diǎn)數(shù)的乘法運(yùn)算補(bǔ)碼定點(diǎn)數(shù)的乘法運(yùn)算每次根據(jù)乘數(shù)最后兩位的差值來判斷如何運(yùn)算原碼定點(diǎn)數(shù)的除法運(yùn)算商符另計(jì)算恢復(fù)余數(shù)法第一次進(jìn)行減除數(shù)操作如果余數(shù)小于0,那么商上0,加除數(shù)(恢復(fù)余數(shù))進(jìn)行左移一位.如果余數(shù)大于0,那么商上1,并尾數(shù)直接進(jìn)行左移.下次減除數(shù).最后根據(jù)計(jì)算中的左移位數(shù),判斷出余數(shù)的右移位數(shù).不恢復(fù)余數(shù)法(加減交替法)補(bǔ)碼定點(diǎn)數(shù)的除法運(yùn)算加減交替法(符號(hào)位和數(shù)值局部一起參加運(yùn)算)溢出概念和判別方法三浮點(diǎn)數(shù)的表示和運(yùn)算1.浮點(diǎn)數(shù)的表示；浮點(diǎn)數(shù)的表示范圍；IEEE754標(biāo)準(zhǔn)float大小為4字節(jié)，即32位，內(nèi)存中的存儲(chǔ)方式如下： 符號(hào)位1 bit 指數(shù)8 bit 尾數(shù)23

6、bit float 有效數(shù)字是6-7位 取值范圍 -3.4*10(-38)3.4*10(38) double大小為8字節(jié)，即64位，內(nèi)存布局如下： 符號(hào)位1 bit 指數(shù)11 bit 尾數(shù)52 bit double有效數(shù)字是15-16位 取值范圍 -1.7*10(-308)1.7*10(308)2.浮點(diǎn)數(shù)的加/減運(yùn)算有關(guān)概念:/*s0時(shí)補(bǔ)碼規(guī)格化形式為s補(bǔ)。*/*s0為補(bǔ)碼且s=-0.5時(shí)規(guī)定-0.5不是規(guī)格化數(shù)*/補(bǔ)碼的規(guī)格化數(shù) 是首位非符號(hào)位與符號(hào)位 相異 那么為規(guī)格化數(shù)。因?yàn)檠a(bǔ)碼負(fù)數(shù)，0為有效位，1為無效位，而原碼負(fù)數(shù)，1為有效位，0為無效位，故補(bǔ)碼負(fù)數(shù)跟原碼負(fù)數(shù)規(guī)格化形式不同。注：有效

7、位即為代表數(shù)值的位。左右規(guī)時(shí)，需要左規(guī)，左規(guī)一位，階碼減一*/*右規(guī)：當(dāng)尾數(shù)出現(xiàn)01.或10.時(shí)，表示尾數(shù)溢出，可通過右規(guī)處理，右移一位，階碼加一*/定點(diǎn)運(yùn)算中溢出不允許但浮點(diǎn)運(yùn)算中溢出允許。可通過右規(guī)處理，只是影響精度左右規(guī)移位與算數(shù)移位不一樣浮點(diǎn)數(shù)階碼真值加127不加128的原因因?yàn)楫?dāng)階碼e為全0且尾數(shù)M也為全0時(shí)，表示的真值x為零，結(jié)合符號(hào)位S為0或1，有正零和負(fù)零之分。當(dāng)階碼e為全1且尾數(shù)M為全0時(shí)，表示的真值x為無窮大，結(jié)合符號(hào)位S為0或1，也有正無窮和負(fù)無窮之分。這樣的32位浮點(diǎn)數(shù)表示中，要除去e用全0和全1255表示零和無窮大的特殊情況，指數(shù)的偏移值不選12810000000，而

8、選12701111111。對(duì)于規(guī)格化浮點(diǎn)數(shù)，e的范圍變?yōu)?到254，真正的指數(shù)值E那么為-126到+127。四算術(shù)邏輯單元ALU硬件結(jié)構(gòu):一位全加器:xi yi 為相加數(shù)第i位。Ci-1表示低位進(jìn)位信號(hào)Si第i位的和。Ci為i位產(chǎn)生的進(jìn)位。1.串行加法器和并行加法器串行加法器只用一位全加器來實(shí)現(xiàn)兩個(gè)數(shù)的相加運(yùn)算。從低位到高位逐位運(yùn)算優(yōu)點(diǎn)：本錢低缺點(diǎn)：速度慢并行加法器串行進(jìn)位、并行加法原理:并行進(jìn)位、并行加法組內(nèi)并行、組間串行雙重分組快速進(jìn)位鏈：組內(nèi)與組間并行，大組間串行2.算術(shù)邏輯單元ALU的功能和機(jī)構(gòu)三、存儲(chǔ)器層次機(jī)構(gòu)一存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)分半導(dǎo)體存儲(chǔ)器 (雙極型: 耗電量大,低集成 Mo

9、s) 優(yōu)點(diǎn): 體積小、功能低、存取時(shí)間短缺點(diǎn): 電源消失時(shí)所存儲(chǔ)信息也喪失磁外表存儲(chǔ)器優(yōu)點(diǎn): 非易失性磁芯存儲(chǔ)器優(yōu)點(diǎn): 非易失性缺點(diǎn): 體積大、工藝復(fù)雜、功耗大光盤存儲(chǔ)器優(yōu)點(diǎn): 記錄密度高,耐用、可靠性高、可互換性強(qiáng)按存取方式分1) 隨機(jī)存儲(chǔ)器RAM(可讀寫)任何一個(gè)存儲(chǔ)單元可隨機(jī)存取,存取時(shí)間與存儲(chǔ)單元物理位置無關(guān).SRAM、DRAM2) 只讀存儲(chǔ)器ROM(可讀寫)存固定不變的程序 3) 串行訪問存儲(chǔ)器按在計(jì)算機(jī)中的作用分主存儲(chǔ)器(與cpu直接交換信息)RAM: SRAM觸發(fā)器 DRAM 電容ROM: MROM不可編程 PROM一次編程屢次編成: EPROM紫外線擦洗 EEPROM電擦洗快擦

10、型存儲(chǔ)器Flash Memory 輔助存儲(chǔ)器: 磁盤、磁帶、光盤緩沖存儲(chǔ)器緩沖存儲(chǔ)器二存儲(chǔ)器的層次化結(jié)構(gòu) CPU緩存 主存輔存這種層次化結(jié)構(gòu)設(shè)計(jì)的依據(jù)為程序訪問的局部性緩存-主存層次的速度接近于緩存,高于主存,容量和位價(jià)接近于主存.主存-輔存層次的速度接近于主存,容量接近于輔存三半導(dǎo)體隨機(jī)存取存儲(chǔ)器存儲(chǔ)器的工作原理存儲(chǔ)器的工作原理四只讀存儲(chǔ)器五主存儲(chǔ)器與CPU的連接步驟:首先分析系統(tǒng)區(qū)和用戶區(qū)范圍如果對(duì)系統(tǒng)程序區(qū)或用戶程序區(qū)進(jìn)行分解時(shí)尋址范圍小的靠前.這樣,設(shè)計(jì)片選邏輯時(shí)方便設(shè)計(jì)片選邏輯沒給出譯碼器的首先找出各片中最小容量的,以它為標(biāo)準(zhǔn)找出片選位/*ROM的線接地*/*CPU的地址線不能空*/

11、給出譯碼器. 特別注意CPU地址線高位值與譯碼器配對(duì). 為低電平.六雙口RAM和多模塊存儲(chǔ)器七高速緩沖存儲(chǔ)器Cache1.程序訪問的局部的根本工作原理一些性能指標(biāo)：Cache命中率：Cache主存系統(tǒng)的平均訪問時(shí)間 訪問效率 和主存之間的映射方式全相連映射方式主要特點(diǎn)可使主存的一個(gè)塊拷貝到cache中的任意一行上.地址形式:主存字塊標(biāo)記 m=t+c位主存塊內(nèi)地址 b位m為主存字塊標(biāo)記m=主存位數(shù)-b將主存中一個(gè)塊的地址(塊號(hào))與塊的內(nèi)容(字)一起存于cache的行中,其中塊地址存于cache行的標(biāo)記局部中.硬件實(shí)現(xiàn):全部標(biāo)記用一個(gè)相連存儲(chǔ)器來實(shí)現(xiàn),全部數(shù)據(jù)用普通RAM來實(shí)現(xiàn).缺點(diǎn)是比擬器電路多

12、,難于實(shí)現(xiàn).檢索過程: = 1 * GB3 CPU訪存指令指定一個(gè)內(nèi)存地址 = 2 * GB3 指令中的塊號(hào)與cache中所有行的標(biāo)記同時(shí)在比擬器中進(jìn)行比擬.如果塊號(hào)命中:那么按主存塊內(nèi)地址從cache中讀取一個(gè)字.如果塊號(hào)未命中:那么按內(nèi)存地址從主存中讀取這個(gè)字.直接映射方式主要特點(diǎn):一個(gè)主存塊只能拷貝到cache的一個(gè)特定行位置上去.地址形式:Cache的行號(hào)i和主存的塊號(hào)j有如下函數(shù)關(guān)系.i=j mod m m為cache中的總行數(shù)主存字塊標(biāo)記 t位Cache字塊地址 行號(hào)c位字塊(行)內(nèi)地址 b位t為字塊標(biāo)記,t=m-cb為塊內(nèi)地址位數(shù) 由塊大小得知m為主存地址,m=主存地址位數(shù)b m

13、=t+cc為catch字塊地址,由cache塊數(shù)決定檢索過程: = 1 * GB3 CPU訪存指令指定一個(gè)內(nèi)存地址 = 2 * GB3 用c位行號(hào)找到cache中的此一行. = 3 * GB3 內(nèi)存地址中的t位標(biāo)記與此行的標(biāo)記在比擬器中比擬如果相符即命中,用主存地址中最后b位(塊內(nèi)地址) 讀取所需求的字. 如果不符,那么未命中,由主存讀取所的要求字.缺點(diǎn): 每個(gè)主存塊只有一個(gè)固定的行位置可存放產(chǎn)生沖突頻繁換入換出效率下降優(yōu)點(diǎn):硬件簡(jiǎn)單組相連映射方式主要特點(diǎn):主存塊存放到哪個(gè)組是固定的,至于存到該組哪一行是靈活的.地址形式:Cache分成u組,每組v行。m=u*v m為cache中的總行數(shù)組號(hào)q

14、=j mod u j為主存塊號(hào)S位塊號(hào)分成兩局部：低序的d位用于表示cache組號(hào)。高序的s-d位作為標(biāo)記。主存字塊標(biāo)記(tag) s-d位組號(hào) d位字號(hào)(由塊大小決定)注:唐朔飛老師書里的組內(nèi)塊號(hào)位并入tag里了可由塊大小行大小和編址方法字還是字節(jié)找出字號(hào)位數(shù)由cache容量和塊大小確定cache共有幾行及行號(hào)位數(shù)。根據(jù)組內(nèi)塊數(shù)或幾路相連來確定組內(nèi)塊號(hào)位數(shù)。組號(hào)位數(shù)=行號(hào)位數(shù)組內(nèi)塊號(hào)位數(shù)組內(nèi)塊號(hào)位數(shù)并入tag里Tag=主存地址位數(shù)cache地址位數(shù)+組內(nèi)塊號(hào)位數(shù)。檢索過程: = 1 * GB3 CPU訪存指令指定一個(gè)內(nèi)存地址 = 2 * GB3 用內(nèi)存地址中塊號(hào)位的低d位(即組號(hào))找到相應(yīng)組

15、 = 3 * GB3 內(nèi)存地址中塊號(hào)域的高s-d位(即tag)與該組所有行的標(biāo)記同 時(shí)進(jìn)行比擬. = 4 * GB3 如果某一行命中(相符),那么用w位字號(hào)(塊內(nèi)地址)找到具體字. 如果未命中,此時(shí)按內(nèi)存地址訪問主存.中主存塊的替換算法寫策略八虛擬存儲(chǔ)器1.虛擬存儲(chǔ)器的根本概念2.頁式虛擬存儲(chǔ)器3.段式虛擬存儲(chǔ)器4.段頁式虛擬存儲(chǔ)器快表四、指令系統(tǒng)一指令格式1.指令的根本格式2.定長(zhǎng)操作碼指令格式3.擴(kuò)展操作碼指令格式二指令的尋址方式1.有效地址的概念2.數(shù)據(jù)尋址和指令尋址3.常見尋址方式三CISC和RISC的根本概念五、中央處理器CPU一CPU的功能和根本結(jié)構(gòu)cpu的功能取指令分析指令分析指

16、令完成什么操作,即控制器需要發(fā)出什么命令分析參與這次操作的操作數(shù)地址(有效地址)執(zhí)行指令根據(jù)分析指令產(chǎn)生的操作命令和操作數(shù)的地址的要求,發(fā)出各種微操作命令序列控制程序輸入和運(yùn)算結(jié)果輸出總線管理中斷處理即:(1)指令控制(2)操作控制(3)時(shí)間控制數(shù)據(jù)加工(4)數(shù)據(jù)加工(5)中斷處理cpu結(jié)構(gòu)ALU: (1)存放操作數(shù)(2)實(shí)現(xiàn)算數(shù)、邏輯運(yùn)算CU: 發(fā)出各種操作命令序列中斷系統(tǒng):處理異常情況存放器: cpu的存放器(1).用戶可見存放器通用存放器功能:存放操作數(shù)尋址方式所用存放器基址、變址,也可用專用存放器代替存地址(間接尋址)數(shù)據(jù)存放器: 存操作數(shù)地址存放器: 存放地址條件代碼存放器: (2)

17、.控制和狀態(tài)存放器 MAR、MDR、PC、IR二指令執(zhí)行過程指令周期取值周期執(zhí)行周期取值令、分析指令執(zhí)行指令各種指令操作功能不同,從而指令周期也不同如:無條件轉(zhuǎn)移:指令周期取值周期加法指令指令周期取值周期執(zhí)行周期(包括兩個(gè)存取周期)四個(gè)指令周期都有cpu訪存操作訪存目的:取值:為取值間值:取有效地址執(zhí)行:取操作數(shù)中斷:保存程序斷點(diǎn)/不是在存放器里存嗎?每一個(gè)程序的程序斷點(diǎn)存儲(chǔ)位置在哪里?取值周期中斷周期取值周期執(zhí)行周期有間值?有中斷?為了區(qū)別各個(gè)指令周期,在cpu內(nèi)設(shè)置四個(gè)標(biāo)志觸發(fā)器.三數(shù)據(jù)通路的功能和根本結(jié)構(gòu)四控制器的功能和工作原理1.硬布線控制器2.微程序控制器微程序、微指令和微命令；微指

18、令的編碼方式；微地址的形式方式。五指令流水線1.指令流水線的根本概念2.超標(biāo)量和動(dòng)態(tài)流水線的根本概念這一局部大書講的好因只有一條指令流水線,所以稱為標(biāo)量流水計(jì)算機(jī).所謂超標(biāo)量流水,是指它有兩條以上的指令流水線.六、總線一總線概述1.總線的根本概念總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu),是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送 的公共通路.借助于總線連接,計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù) 和控制信息的交換,并在征用資源的根底上進(jìn)行工作.2.總線的分類在單處理機(jī)系統(tǒng)中大致分三類:內(nèi)部總線:CPU內(nèi)部連接各存放器及運(yùn)算部件之間的總線.系統(tǒng)總線CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件.如存儲(chǔ)器、通道等.I/O總

19、線中、低速I/O設(shè)備之間互相連接的總線.3.總線的組成及性能指標(biāo)二總線仲裁1.集中仲裁方式每個(gè)功能模塊有兩條線連到中央仲裁器: = 1 * GB3 總線請(qǐng)求線BR, 功能模塊仲裁器. = 2 * GB3 總線授權(quán)信號(hào)線BG 仲裁器功能模塊集中式仲裁的分類: 1)鏈?zhǔn)讲樵兎绞?2)計(jì)數(shù)器定時(shí)查詢方式 3)獨(dú)立請(qǐng)求方式2.分布仲裁方式三總線操作和定時(shí)1.同步定時(shí)方式2.異步定時(shí)方式四總線標(biāo)準(zhǔn)七、輸入輸出I/O系統(tǒng)一I/O系統(tǒng)根本概念二外部設(shè)備1.輸入設(shè)備：鍵盤鼠標(biāo)坐標(biāo)定位部件.有機(jī)械式和光電式.2.輸出設(shè)備：顯示器打印機(jī)3.外存儲(chǔ)器：硬盤存儲(chǔ)器磁盤陣列光盤存儲(chǔ)器 三I/O接口I/O控制器接口的功能

20、和根本結(jié)構(gòu)端口及其編址四I/O方式1.程序查詢方式(主要用于單片機(jī))2.程序中斷方式中斷的根本概念/*引起中斷的各種因素：人為設(shè)置、程序性事故、硬件故障、I/O設(shè)備、外部事件。*/某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后,它主動(dòng)向cpu發(fā)出請(qǐng)求中斷的信號(hào),當(dāng)cpu響應(yīng)這個(gè)中斷請(qǐng)求時(shí),便暫停運(yùn)行主程序,并自動(dòng)轉(zhuǎn)移到該設(shè)備的中斷效勞程序.當(dāng)中斷效勞程序結(jié)束以后cpu回到原來的主程序.中斷響應(yīng)過程中斷處理過程多重中斷和中斷屏蔽的概念。方式DMA控制器的組成DMA傳送過程。 DMA的數(shù)據(jù)塊傳送分為三個(gè)階段：傳送前預(yù)處理、正式傳送、傳送后處理預(yù)處理階段: CPU給DMA下達(dá)輸入輸出任務(wù),即測(cè)試設(shè)備狀態(tài),向DMA控制器的

21、設(shè)備地址存放器中送入設(shè)備號(hào)并啟動(dòng)設(shè)備如：讀磁盤時(shí)把將要從中讀取數(shù)據(jù)的磁盤源地址送入等,向內(nèi)存地址存放器中送入起始地址,向字計(jì)數(shù)器中送入交換的數(shù)據(jù)字個(gè)數(shù).這些工作完成后,cpu繼續(xù)執(zhí)行原來的主程序。正式傳送當(dāng)外設(shè)準(zhǔn)備好發(fā)送數(shù)據(jù)或接受數(shù)據(jù)時(shí),它發(fā)出DMA請(qǐng)求,由DMA控制器向CPU發(fā)出總線使用權(quán)的請(qǐng)求(HOLD).CPU在本機(jī)器周期執(zhí)行結(jié)束后響應(yīng)該請(qǐng)求,并使CPU的總線驅(qū)動(dòng)器處于第三態(tài)(高阻狀態(tài)).之后CPU與系統(tǒng)總線相脫離,而DMA控制器接管數(shù)據(jù)總線與地址總線的控制,并向內(nèi)存提供地址,于是,在內(nèi)存和外存設(shè)備之間進(jìn)行數(shù)據(jù)交換.每交換一個(gè)字,那么地址計(jì)數(shù)器和字計(jì)數(shù)器加1CPU提出中斷報(bào)告.傳送后處理

22、:一旦DMA的中斷請(qǐng)求得到響應(yīng),CPU停止主程序的執(zhí)行,轉(zhuǎn)去執(zhí)行中斷效勞程序做一些DMA的結(jié)束處理工作.這些工作包括校驗(yàn)送入內(nèi)存的數(shù)據(jù)是否正確;決定繼續(xù)用DMA方式傳送下去,還是結(jié)束傳送.4.通道方式寫節(jié)拍安排時(shí)不能再一個(gè)節(jié)拍里有總線應(yīng)用沖突.直接映像組相連映像: (兩種答法)(1) r由組內(nèi)包含塊數(shù)決定,即r路塊字為組內(nèi)包含塊數(shù).其中q機(jī)器語言 翻譯程序匯編語言程序-機(jī)器語言程序 需要匯編程序(源)高級(jí)語言程序-匯編語言程序-機(jī)器語言程序(目標(biāo)) (中間語言)也可以直接變?yōu)闄C(jī)器語言程序這些過程需要虛擬機(jī)來完成MIPS:第一代:電子管計(jì)算機(jī)-ENIAC微型計(jì)算機(jī)-個(gè)人計(jì)算機(jī)位擴(kuò)展(增加存儲(chǔ)字長(zhǎng))2片1k*4位,可組成1k*8位.字?jǐn)U展(增加存儲(chǔ)字的數(shù)量)2片1k*8位可組成2k*8位的存儲(chǔ)器連接2. 主存與cpu的連接1)cpu地址線數(shù)存儲(chǔ)芯片地址線數(shù)Cpu地址線低位與存儲(chǔ)芯片地址線地位開始相連cpu數(shù)據(jù)線與存儲(chǔ)芯片數(shù)據(jù)線不等時(shí)進(jìn)行擴(kuò)位.讀(高)寫(低)讀/寫命令線的連接. (片選控制端)與 cpu的地點(diǎn)平