單片機(jī)技術(shù)及工程實(shí)踐第4章課件

1、第4章 并行總線擴(kuò)展技術(shù)4.1 并行總線擴(kuò)展4.1.1 并行總線擴(kuò)展方法 (采用三總線結(jié)構(gòu))P0口通過地址鎖存器作地址/數(shù)據(jù)總線復(fù)用.14.1.2 單片機(jī)的最小系統(tǒng)片內(nèi)無ROM的單片機(jī),通過地址鎖存器和程序存儲(chǔ)器組構(gòu)最小系統(tǒng),由EA接地訪問外配ROM.P0口和P2口不能再作I/O口使用.2內(nèi)帶程序存儲(chǔ)器的51單片機(jī)最小系統(tǒng)由EA接正訪問內(nèi)部ROM,4組并行口均作I/O口.要對(duì)程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、I/O口擴(kuò)展,仍需用三總線方法且EA接正,訪問ROM先內(nèi)后外.34.1.3 并行總線的地址譯碼 (選通所擴(kuò)芯片)1. 線譯碼法 (又稱線選法)由P2口剩余的高端地址線控制所選芯片的片選端,片選信號(hào)低

2、電平有效.4圖例中的線譯碼法地址范圍* P2口余下的P2.3、P2.5、P2.6作芯片的片選線,未用到的口線取1和取0均可選中芯片,建議未用到的P2口線懸空或置為1狀態(tài),以避免地址重疊.* 此法適用于被選芯片數(shù)目不超過P2口線所供片選數(shù)目的場合,硬件電路簡單,但地址空間沒充分利用. 52. 全譯碼法 (適于芯片數(shù)多于P2片選線)由P2口剩余的高端地址線通過譯碼器后作片選線,常用有3-8譯碼器(3線入8線出),4-16譯碼器(4線入16線出)等.6圖例中的全譯碼法地址范圍* 擴(kuò)展芯片的地址連續(xù),可最大限度利用該地址空間. 片選數(shù)目不受P2剩余口線限制,但需附加譯碼電路.* P2口除了提供芯片內(nèi)部

3、單元尋址的口線之外,剩余 的P2口線應(yīng)全部參與譯碼.應(yīng)用中不參與譯碼的口 線接高電平,使其狀態(tài)固定,可避免地址重疊現(xiàn)象. 74.2 常用擴(kuò)展器件 (74HC系列為例)4.2.1 8位D鎖存器(74HC373)* LE為高電平,輸出/輸入直通;LE變低電平,數(shù)據(jù)鎖存.* OE低電平時(shí),三態(tài)門開通;高電平時(shí),三態(tài)門關(guān)閉.* 并行總線擴(kuò)展時(shí)74HC373作地址鎖存,輸入端1D8D 連接P0口, 輸出端1Q8Q提供低8位地址A0A7,控 制端LE接地址鎖存允許信號(hào)ALE,輸出允許端OE接地. 84.2.2 8位單向總線驅(qū)動(dòng)(74HC244)* 8個(gè)輸入端為1A11A4 和2A12A4,8個(gè)輸出端為 1

4、Y11Y4 和 2Y12Y4. 三態(tài)門控制端為1G和2G. * 使用時(shí)1G和2G同時(shí)接地,使8個(gè)三態(tài)門呈開通狀態(tài).* 常用來增加單向總線或器件輸出線的驅(qū)動(dòng)能力. 94.2.3 8位雙向總線驅(qū)動(dòng)(74HC245)* 8位端口A1A8和B1B8可作輸入又可作輸出端,取 決于方向控制端DIR和三態(tài)門使能端G的聯(lián)合控制.G 接高電平呈高阻;接低電平傳輸方由DIR電平控制. * P0口屬雙向傳輸口,需采用74HC245雙向總線驅(qū)動(dòng)器 來增加P0口驅(qū)動(dòng)能力.10總線雙向驅(qū)動(dòng)的連接 ( P0口雙向驅(qū)動(dòng)例)* 使能端G接地,驅(qū)動(dòng)器有效,片外取指控制線PSEN和 RD片外讀數(shù)控制線,經(jīng)與門連接到方向控制端DIR

5、. * PSEN或RD變低時(shí),與門輸出呈DIR=0,讀入外部數(shù)據(jù).* 其它時(shí)間PSEN和RD均高,呈DIR=1,數(shù)據(jù)向外部送出.114.2.4 3-8譯碼器(74HC138)三個(gè)控制端G1、G2A、G2B連接為“高、低、低”的電平關(guān)系時(shí),才能有譯碼輸出,否則輸出端全部呈高阻狀態(tài).具體應(yīng)用時(shí)G1接正電源,G2A、G2B接地. (輸入輸出邏輯關(guān)系圖) 123-8譯碼器邏輯功能(74HC138)注：輸入端C為高位,A為低位.134.2.5 4-16譯碼器(74HC154)(輸入輸出邏輯關(guān)系圖) 兩個(gè)控制端G1,G2接低電平才有譯碼輸出,其余狀態(tài)輸出端呈高阻狀態(tài),邏輯功能見表4-4(略).全譯碼法中當(dāng)

6、所需片選線數(shù)目大于8時(shí),采用此芯片. 144.3 存儲(chǔ)器的擴(kuò)展 4.3.1 程序存儲(chǔ)器的擴(kuò)展1. 常用的程序存儲(chǔ)器擴(kuò)展芯片15有兩類芯片,一類為EPROM,如a)和b), 數(shù)據(jù)用紫外光擦除.一類為E2PROM,如c),數(shù)據(jù)電擦寫. 2. EPROM程序存儲(chǔ)器的擴(kuò)展 配備有三總線接口. * 地址總線數(shù)N和芯片字節(jié)量M有關(guān)系:2N=M. * 數(shù)據(jù)總線為D0D7共8條. * 控制總線含片選線CE,輸出允許線OE.注:圖中正電源VCC和地GND通常隱含,不標(biāo)出. 程序存儲(chǔ)器的擴(kuò)展遵循4.1節(jié)并行總線擴(kuò) 展原則,可采用線譯碼法或全譯碼法.16程序存儲(chǔ)器擴(kuò)展電路實(shí)例 (三片27C64)P2高端口線接片選C

7、E,PSEN取址允許線接輸出允許OE,EA接+5V,適于內(nèi)帶ROM單片機(jī),地址范圍:0000H1FFFH、2000H3FFFH、6000H7FFFH 173. 并行E2PROM程序存儲(chǔ)器的擴(kuò)展 (28C17A)在線電擦寫,斷電數(shù)據(jù)保留.可用作ROM,OE端由PSEN控制;或用作RAM,寫WE端由WR控制.寫入時(shí)間16MS,由P1.0判斷RDY/BUSY腳從低變高完成.18寫2817A(1)的匯編參考程序例：P2.3為0時(shí)片選有效,首地址為F000H,連續(xù)寫入10個(gè)單元的“6”. MOV DPTR，#0F000H ；設(shè)定數(shù)據(jù)指針 MOV R0，#10 ；單元計(jì)數(shù)初值 MOV A，6 ；裝入數(shù)據(jù)L

8、OOP： MOVX DPTR，A ；對(duì)28C17A寫操作LOOP1：JNB P1.0，LOOP1 ；查RDY/BUSY低等待 INC DPTR ；增加數(shù)據(jù)指針 DJNZ R0，LOOP ；數(shù)據(jù)未寫完,循環(huán) RET ；子程序返回194.3.2 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展1. 常用數(shù)據(jù)存儲(chǔ)器擴(kuò)展芯片 (2KB,8KB例)數(shù)據(jù)存儲(chǔ)器RAM與ROM差別是多了寫允許線WE.202. 靜態(tài)數(shù)據(jù)存儲(chǔ)器的擴(kuò)展(2KB,8KB例)遵循三總線擴(kuò)展原則,芯片寫允許WE、讀允許OE線分別接單片機(jī)的寫控制WR、讀控制RD線.21a)讀操作時(shí)序 (2機(jī)器周期指令, S態(tài)含2相) * 地址鎖存允許信號(hào)ALE從低電平變?yōu)楦唠娖? 開始

9、讀周期. ALE高電平時(shí),低8位地址有效.* 圖中(1)表示機(jī)器周期1的S2狀態(tài),由ALE下降 沿鎖存低8位地址后,P0口浮空.* 圖中(2)(3)表示機(jī)器周期1的S4S6狀態(tài),讀 信號(hào)RD低電平有效時(shí),P0口轉(zhuǎn)為輸入方式,同 時(shí)外部數(shù)據(jù)存儲(chǔ)器被選通. * 上升沿時(shí)存儲(chǔ)單元的數(shù)據(jù)輸入P0口,并由CPU 讀入累加器,然后P0口浮空.* 讀周期取指控制線PSEN不起作用,呈高電平.22b)寫操作時(shí)序 (2機(jī)器周期指令, S態(tài)含2相) * 地址鎖存允許信號(hào)ALE從低電平變?yōu)楦唠娖? 開始寫周期.ALE高電平時(shí),低8位地址有效.23* 圖中(1)表示機(jī)器周期1的S2狀態(tài),由ALE下降 沿鎖存低8位地址

10、后,P0口釋放作為數(shù)據(jù)線. * 圖中(2)(3)表示機(jī)器周期1的S4S6狀態(tài),寫 信號(hào)WR低電平有效時(shí),累加器A的數(shù)據(jù)從P0口 輸出.* 在WR的上升沿把數(shù)據(jù)寫入外部數(shù)據(jù)存儲(chǔ)器. * 寫周期取指控制線PSEN不起作用, 呈高電平 狀態(tài).注:可見取指令操作和讀/寫操作不會(huì)發(fā)生沖突. 24數(shù)據(jù)存儲(chǔ)器擴(kuò)展電路實(shí)例 (四片62C64)芯片有兩種極性片選,常取CE1作低有效片選,CE2接高電平.74HC138作譯碼器,地址范圍: 0000H1FFFH,2000H3FFFH, 4000H5FFFH, 6000H7FFFH.254.3.3 混合存儲(chǔ)器的擴(kuò)展 (含ROM和RAM)把一片ROM和一片RAM的片選

11、線連在一起,共同由單片機(jī)一根地址線來控制,使兩芯片同時(shí)被選通, 由于取指和讀/寫指令不同,不會(huì)混亂,節(jié)省一半地址控制線.264.4 I/O口擴(kuò)展 * I/O口擴(kuò)展占用了RAM地址范圍,需統(tǒng)一編址.* 常用TTL或CMOS鎖存器、三態(tài)緩沖器作 I/O 口擴(kuò)展芯片,由P0口分時(shí)使用.* 芯片選擇和電路的擴(kuò)展遵循“輸入經(jīng)三態(tài)緩 沖,輸出需端口鎖存”的原則. * 數(shù)據(jù)的輸入、輸出由單片機(jī)的讀(RD) 和寫 (WR)信號(hào)線進(jìn)行控制.* 多芯片需用P2口進(jìn)行片選控制, 把讀/寫線 和片選線由簡單的門電路聯(lián)合控制,使芯片 在地址選通的同時(shí)也完成輸入、輸出操作. 274.4.1 鎖存器擴(kuò)展輸出口* 芯片帶有輸

12、出允許控制功能, 輸入端1D8D, 輸出端1Q8Q,時(shí)鐘控制端CLK,鎖存允許端G.* 片選線G=0選中芯片,輸入數(shù)據(jù)在CLK上升沿 被鎖存,輸出端Q保持輸入端D數(shù)據(jù). 28用P2.0連接片選線G,P2.0=0的任何地址均可選中芯片(現(xiàn)取口地址FEFFH).由寫控制線WR提供CLK控制脈沖,寫操作一次輸出一次數(shù)據(jù).擴(kuò)展電路的考慮依據(jù) (見圖b)參考程序：MOV DPTR，#0FEFFH ；數(shù)據(jù)指針指向芯片出口MOV A，#data ；數(shù)據(jù)送入累加器MOVX DPTR，A ；向輸出口芯片送出數(shù)據(jù) P0口可同時(shí)擴(kuò)展更多的輸出口芯片,但需考慮芯片的片選控制線數(shù)目以及P0口的負(fù)載能力. 294.4.2

13、 鎖存器擴(kuò)展輸入口* 芯片帶有輸出三態(tài)門,鎖存外部快速設(shè)備的 輸出數(shù)據(jù),以免丟失.輸出端1Q8Q接P0口. * 鎖存脈沖由外部提供給鎖存控制端LE.用讀 操作線RD控制芯片的輸出允許端OE. 30擴(kuò)展電路的考慮依據(jù) (見圖b)* 因P0口還可與其他芯片共用,74HC373無數(shù)據(jù)輸出時(shí)應(yīng)呈高阻隔離態(tài), 所以O(shè)E接讀控制線RD,不讀操作時(shí)RD為高電平, 輸出允許端OE無作用.* 用P2.70 作芯片地址(如7FFFH),可用邏輯“或”門電路實(shí)現(xiàn)RD與芯片輸出允許端OE的聯(lián)合控制,當(dāng)RD和P2.7同為低電平時(shí),可對(duì)芯片尋址和讀操作. 讀操作參考程序：MOV DPTR，#7FFFH ；數(shù)據(jù)指針指向芯片

14、入口MOVX A，DPTR ；從輸入口芯片輸入數(shù)據(jù)314.4.3 三態(tài)門擴(kuò)展輸入口* 雙四路單向三態(tài)緩沖器,接收外部慢速設(shè)備的輸出數(shù)據(jù).用P2.70作芯片地址(如7FFFH),用讀控制線RD通過“或”門聯(lián)合控制1G和2G,可同時(shí)對(duì)芯片尋址和讀操作,其余情況呈高阻. 32讀操作參考語句：MOV DPTR，#7FFFH ；數(shù)據(jù)指針指向芯片入口MOVX A，DPTR ；從輸入口芯片輸入數(shù)據(jù)4.4.4 I/O口的混合擴(kuò)展1. 多片輸入口的擴(kuò)展 (16個(gè)74HC244例)* 用4-16譯碼器的輸出,控制各芯片的1G 和2G, 4位輸入端由鎖存器的輸出來控制,用單片機(jī) 的ALE把P0信號(hào)鎖存后取低4位來譯

15、碼.* 用8或16位數(shù)據(jù)指針執(zhí)行外部讀指令,被選通 的芯片便把外部信號(hào)經(jīng)P0口送入累加器A.33* 用8位指針外部讀指令：MOVX A, Ri 芯片片選地址：00H0FH至F0HFFH * 用16位指針外部讀指令：MOVX A, DPTR 片選地址：0000H000FH、FFF0HFFFFH 342. 片外RAM與輸入口的混合擴(kuò)展 * P1.7和讀操作RD聯(lián)合或門1,控制62C256的片選CE.* P1.7經(jīng)反相器3和RD聯(lián)合或門2,控制373的輸出OE.35* 用位指令使P1.70,選通62C256；P1.71 時(shí),經(jīng)反相器選通擴(kuò)展的74HC373. * 芯片62C256占用15條地址線,

16、若把未用到的 P2.7懸空為1,則尋址范圍為 8000HFFFFH, 而擴(kuò)展的74HC373 可用該范圍中的任一地址.* 需從外部輸入信號(hào)中把一路選通信號(hào)連接到 74HC373的鎖存允許端LE,在低電平時(shí)鎖存外 部輸入信號(hào).* 因芯片無查詢口線, 把鎖存端LE接單片機(jī)外 中斷INT1,以中斷方式由P0口讀輸入口數(shù)據(jù). 363. 輸入口和輸出口同時(shí)擴(kuò)展 P0口擴(kuò)展輸入口(74HC373)和輸出口(74HC573)* 擴(kuò)展輸入口LE接高電平不鎖存, P2.7和RD經(jīng) 或門1聯(lián)合控制輸出端OE,實(shí)現(xiàn)片選和讀操作. 37* 擴(kuò)展輸出口OE接地允許輸出,P2.7和WR經(jīng)或 門2聯(lián)合控制鎖存端LE,實(shí)現(xiàn)片選和寫操作.* 寫操作期LE端為高電平,允許芯片的輸出數(shù) 據(jù)變換;其余時(shí)間低電平,輸出數(shù)據(jù)被鎖存. 注: 74HC573的8位