《微型計算機原理與接口技術(shù)》第2章

1、第2章 80X86微處理器 2.1 32位微處理器內(nèi)部結(jié)構(gòu)2.2 32位微處理器的工作模式和地址空間 1. 字長(數(shù)據(jù)寬度) 字長是微處理器一次可以直接處理的二進制數(shù)碼的位數(shù)，它通常取 決于微處理器內(nèi)部通用寄存器的位數(shù)和數(shù)據(jù)總線的寬度。微處理 器的字長有4位、8位、16位、32位和64位等等。2. 尋址能力 指CPU能直接存取數(shù)據(jù)的內(nèi)存地址的范圍，它由CPU的地址總線的數(shù) 目決定。 一.微型計算機的常用術(shù)語3. 主頻主頻也叫時鐘頻率，用來表示微處理器的運行速度，主頻越高 表明微處理器運行越快，主頻的單位是MHz。4. MIPS MIPS是Millions of Instruction Per

2、Second的縮寫，用來表示微處理器的性能-運算速度，每秒鐘能執(zhí)行多少百萬條指令. 5.微處理器的集成度 指微處理器芯片上集成的晶體管的密度。 一.微型計算機的常用術(shù)語型號發(fā)布年分字長(位)晶體管(萬個)數(shù)據(jù)總線寬度外部總線寬度主頻尋址空間高速緩存80861978162.916164.771M無80881979162.91684.771M無28619821613.4161662016M無38619863227.5323212334G有4861989321203232251004G8K奔騰1993323106464601664G8K奔騰Pro199532550646415020064G8K256

3、K奔2199732750646423333364G32K512KItanium2000642.2億64641G以上64G6M集成三級酷睿2 2006642.91億 64643.60G64G6M集成三級 二.微處理器的發(fā)展 二.微處理器的發(fā)展型號步進核心線程主頻加速頻率二級緩存三級緩存TDP插槽DMI內(nèi)存支持圖形核心Core i7-2620MJ1雙核心四線程2.7GHz3.4GHz2256KB4MB35WSocket G25GT/sDDR3-1333雙通道HD Graphics 3000Core i7-2640MJ1雙核心四線程2.8GHz3.5GHz2256KB4MB35WSocket G25

4、GT/sDDR3-1333雙通道HD Graphics3000Core i7-2629MJ1雙核心四線程2.1GHz3GHz2256KB4MB25WSocketG25GT/sDDR3-1333雙通道HD Graphics 3000Core i7-2649MJ1雙核心四線程2.3GHz3.2GHz2256KB4MB25WSocketG25GT/sDDR3-1333雙通道HD Graphics 3000 二.微處理器的發(fā)展 二.微處理器的發(fā)展 二.微處理器的發(fā)展 二.微處理器的發(fā)展微處理器的基本功能模塊:總線接口單元 BIU（寄存器組）執(zhí)行單元 EU（運算器和控制器、寄存器組）2.1 32位微處理

5、器內(nèi)部結(jié)構(gòu) 一.微處理器的內(nèi)部結(jié)構(gòu)8086/8088內(nèi)部結(jié)構(gòu) 一.微處理器的內(nèi)部結(jié)構(gòu)內(nèi)部暫存器 IP ES SS DS CS輸入/輸出控制電路外部總線執(zhí)行部分控制電路1 2 3 4 5 6ALU標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令隊列緩沖器執(zhí)行部件 （EU)總線接口部件 （BIU)16位20位16位8位 AX BX CX DX 物理 地址加法器地址鎖存器和驅(qū)動器預(yù)取協(xié)處理器 接口總線控制數(shù)據(jù)收發(fā)6字節(jié)預(yù)取隊列3 譯碼指令指令隊列 指令譯碼器寄存器控制器ALU偏移量加法器段界檢查段基址段容量NMIINTRERRORBUSY地址部

6、件AU 執(zhí)行部件EU 總線部件BU 指令部件IU 80286內(nèi)部結(jié)構(gòu) 一.微處理器的內(nèi)部結(jié)構(gòu)存儲管理(分段和分頁部件)指令和數(shù)據(jù)流水線指令和數(shù)據(jù)CACHE指令預(yù)取浮點處理分支預(yù)測并行計算微處理器的功能擴展模塊: 一.微處理器的內(nèi)部結(jié)構(gòu)分段部件 分頁部件 總線接口部件 3 輸入 加法器 描述符 寄存器邊界和 屬 性 PLA 加法器 頁高速 緩存器 控制和 屬性 高速 緩存器 請求優(yōu)先權(quán) 地 址 驅(qū)動器 流水線/ 總線寬度 控制器 多 路 收發(fā)器 保護測試 部件 桶形移位器 加法器 乘 / 除 寄存器集 譯碼和 定序器 控制 ROM 指令譯碼 已譯碼 指令隊列 預(yù)取器/ 邊界 檢測器 16字節(jié)指令

7、 隊列 32位有效地址總線 32位ALU總線指令預(yù)取部件 指令譯碼部件 執(zhí)行部件 32位有效地址總線 內(nèi)部控制總線 80386內(nèi)部結(jié)構(gòu) 一.微處理器的內(nèi)部結(jié)構(gòu)桶形移位器寄存器文件 ALU 段管理部件 描述符 寄存器 界限和屬 性PLA 頁管理 部 件 轉(zhuǎn)換后援 緩沖器 Cache 管理部件 8KB Cache 地址驅(qū)動器 寫緩沖器4 80 數(shù)據(jù)總線收發(fā)器 總 線 控 制 請求序列發(fā)生器 成組總線控制 總線寬度控制 Cache 控制 奇偶校驗 生成和控制 浮點運算 部件 浮點寄存 器文件 控制部件 控 制 ROM 指令 譯碼 器 指令預(yù) 取 部件 2 16B 指令隊列 128 232 位數(shù)據(jù)總線

8、32 位線性地址32 總線接口部件80486內(nèi)部結(jié)構(gòu) 一.微處理器的內(nèi)部結(jié)構(gòu)Pentium 采用了多項先進技術(shù)： CISC和RISC相結(jié)合的技術(shù) 超標(biāo)量流水線技術(shù) 分支預(yù)測技術(shù) 一.微處理器的內(nèi)部結(jié)構(gòu) RISC和CISC：RISC（Reduced Instruction Set Computer），精簡指令系統(tǒng)的計算機 提供數(shù)目較少、格式與功能簡單、運行高效的指令 追求的是計算機控制器實現(xiàn)簡單，運行高速，更容易在單塊超大規(guī)模集成電路的芯片內(nèi)制做出來CISC（Complex Instruction Set Computer），復(fù)雜指令系統(tǒng)的計算機 相對于RISC一詞而提出來的一種說法 特點：指令

9、條數(shù)多，格式多樣，尋址方式復(fù)雜，每條指令的功能強。匯編程序設(shè)計容易些，但計算機控制器的實現(xiàn)困難多，很多指令被使用的機會并不多 一.微處理器的內(nèi)部結(jié)構(gòu)超標(biāo)量流水線： 標(biāo)量指單個量，一般的流水計算機因只有一條指令流水線，所以 稱為標(biāo)量流水計算機，所謂超標(biāo)量是指其具有兩條以上的指令流水線. Pentium 有U、V兩條整型流水線，一條浮點流水線。流水線： 是一種使多條指令重疊操作的技術(shù), 是當(dāng)代微處理器設(shè)計中的關(guān)鍵技術(shù)之一。 把一條指令分解成若干個步驟來完成，在流水線上稱為級，每級 都在一個時鐘周期內(nèi)完成各自的操作。這樣每個時鐘周期都可以啟動 一條指令，m級的流水線上就會有m條指令在同時執(zhí)行。 流水

10、線的性能比非流水線作業(yè)幾乎提高了m倍。 一.微處理器的內(nèi)部結(jié)構(gòu) PF(預(yù)取)：處理器從代碼cache中預(yù)取指令 D1(譯碼階段1)：處理器對指令譯碼確定操作碼和尋 址信息。在這個階段還進行指令的成 對性檢查和分支預(yù)測 D2(譯碼階段2)：產(chǎn)生訪問存儲器的地址 EX(執(zhí)行)：處理器或者訪問數(shù)據(jù)cache，或者利用ALU、 筒型移位器或其他功能單元計算結(jié)果 WB(寫回)：利用指令運行結(jié)果更新寄存器和標(biāo)志寄存器 Pentium微處理器的五級超標(biāo)量整數(shù)流水線 一.微處理器的內(nèi)部結(jié)構(gòu) 分支預(yù)測： 所謂分支預(yù)測是指當(dāng)遇到轉(zhuǎn)移指令、CALL調(diào)用指令、RET返回指 令、INT n中斷指令等跳轉(zhuǎn)指令時，指令預(yù)取

11、單元能夠較準(zhǔn)確地判 定 是否轉(zhuǎn)移取指。 一.微處理器的內(nèi)部結(jié)構(gòu)預(yù)取緩沖存儲器指令譯碼256控制ROM控制部件地址生成(U流水線)地址生成(V流水線)整數(shù)寄存器組ALU(U流水線)ALU(V流水線)筒型移位器8KB數(shù)據(jù)Cache浮點部件控制寄存器組加法器除法器乘法器80808KB代碼Cache分支目標(biāo)緩沖器預(yù)取地址指令指針轉(zhuǎn)移校驗和目標(biāo)地址分頁部件323232323232總線部件6464位讀總線64位數(shù)據(jù)總線32位地址總線控制TLBTLB32位地址總線 一.微處理器的內(nèi)部結(jié)構(gòu)Pentium內(nèi)部結(jié)構(gòu)預(yù)取緩沖存儲器指令譯碼256控制ROM控制部件地址生成(U流水線)地址生成(V流水線)整數(shù)寄存器組A

12、LU(U流水線)ALU(V流水線)筒型移位器8KB數(shù)據(jù)Cache浮點部件控制寄存器組加法器除法器乘法器80808KB代碼Cache分支目標(biāo)緩沖器預(yù)取地址指令指針轉(zhuǎn)移校驗和目標(biāo)地址分段分頁部件323232323232總線部件6464位讀總線64位數(shù)據(jù)總線32位地址總線控制TLBTLB32位地址總線 一.微處理器的內(nèi)部結(jié)構(gòu)Pentium內(nèi)部結(jié)構(gòu) 486內(nèi)部寄存器分為4類:基本結(jié)構(gòu)寄存器浮點寄存器系統(tǒng)級寄存器調(diào)試測試寄存器應(yīng)用程序只能訪問基本結(jié)構(gòu)寄存器和浮點寄存器。(我們只介紹基本結(jié)構(gòu)寄存器)二.微處理器的基本結(jié)構(gòu)寄存器AH AX ALBH BX BLCH CX CLDH DX DLSPBPDISI

13、IPFLAGSCSDSESSSFSGS32位名稱EAXEBXECXEDXESPEBPEDIESI8位名稱16位名稱EIPEFLAGS 名稱累加器基址變址計數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址指令指針標(biāo)志代碼數(shù)據(jù)附加堆棧32位16位注意： 286以下藍色區(qū)域不可用； FS、GS 無專用名稱；二.微處理器的基本結(jié)構(gòu)寄存器 AX (accumulater)-累加器 BX (Base)-基址寄存器 CX (Count)-計數(shù)器 DX (Data)-數(shù)據(jù)寄存器AH AX ALBH BX BLCH CX CLDH DX DLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名

14、稱 名稱累加器基址變址計數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱1.通用寄存器二.微處理器的基本結(jié)構(gòu)寄存器AX、BX、CX、DX 共同特點：既可作為16位寄存器來用又可作為兩個8位寄存器（高、低位）來用；都是用于暫存操作數(shù)，或是運算的中間結(jié)果或其它一些信息。 指令操作碼操作數(shù)AH AX ALBH BX BLCH CX CLDH DX DLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名稱 名稱累加器基址變址計數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱二.微處理器的基本結(jié)構(gòu)寄存器 IP、SP、BP、SI、DI：為尋址存貯單元提供偏移地址。其中：IP (In

15、struction Pointer)-指令指針AH AX ALBH BX BLCH CX CLDH DX DLSPBPDISI32位名稱EAXEBXECXEDXESPEBPEDIESI16位名稱 名稱累加器基址變址計數(shù)數(shù)據(jù)堆棧指針基址指針目的變址源變址8位名稱IPSP (Stack Pointer)-堆棧指針BP (Base Pointer)-基址指針SI (Source Index)-源變址寄存器DI (Destination Index)-目的變址寄存器二.微處理器的基本結(jié)構(gòu)寄存器 CS、DS、ES、SS-4個段寄存器，和偏移地址寄存器一起形成20位存儲器物理地址，對存儲器中存放的程序、數(shù)

16、據(jù)、堆棧區(qū)域加以區(qū)別、尋址。尋址程序(指令)：CSIP；尋址數(shù)據(jù)：(DS或ES)(SI或DI、BX、BP)；尋址堆棧：SS(SP或BP) 具體用法在尋址方式中介紹CSDSESSSFSGS代碼數(shù)據(jù)附加堆棧二.微處理器的基本結(jié)構(gòu)寄存器 標(biāo)志寄存器FLAGS又稱為程序狀態(tài)字PSW，為16位寄存器，該寄存器主要有兩個作用：記錄CPU運行結(jié)果狀態(tài)標(biāo)志；提供控制標(biāo)志。 FLAGS各位含義如下：15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF AF PF CFFLAGSEFLAGS標(biāo)志寄存器二.微處理器的基本結(jié)構(gòu)寄存器 根據(jù)功能，8086的標(biāo)志可

17、以分為兩類： 狀態(tài)標(biāo)志：表示前面的操作執(zhí)行后，算術(shù)邏輯部件處在怎樣一種狀態(tài)，這種狀態(tài)會像某種先決條件一樣影響后面的操作。有SF、ZF、PF、CF、AF和OF 控制標(biāo)志：每個控制標(biāo)志都對某一種特定的功能起控制作用。指令系統(tǒng)中有專門的指令用于控制標(biāo)志的設(shè)置和清除。有DF、 IF、 TF。 二.微處理器的基本結(jié)構(gòu)寄存器一. 32位微處理器工作模式 1.實模式的特點加電、復(fù)位之后，486自動工作在實模式，系統(tǒng)在DOS管理下在實模式下，486只能訪問第一個1M內(nèi)存(00000HFFFFFH) 實地址模式(實模式) 保護虛擬地址模式(保護模式) 虛擬86模式2.2 32位微處理器的工作模式和地址空間 存儲

18、管理部件對存儲器只進行分段管理，沒有分頁功能，每一邏輯段的最大容量為64K。在實模式下，段寄存器中存放段基址。2.保護模式的特點:(僅作了解） 486工作在保護模式下，才能真正發(fā)揮它的設(shè)計能力。在保護模式下，486支持多任務(wù)操作系統(tǒng)在保護模式下，486可以訪問4G物理存儲空間存儲管理部件中，對存儲器采用分段和分頁管理一.X86微處理器的工作模式操作系統(tǒng)核心系統(tǒng)服務(wù)及接口應(yīng)用程序0級1級2級3級關(guān)于保護機制： 高級別的程序可以訪問同級或低級的數(shù)據(jù)段，反之則不行一.X86微處理器的工作模式3.虛擬86模式（僅作了解）: 虛擬86模式是保護模式下的一種特殊工作模式,可運行實模式程序。 在操作系統(tǒng)管理

19、下,486可以分時地運行多個實模式程序。 例如：有3個任務(wù),操作系統(tǒng)為每一個任務(wù)分配1ms,每通過1ms就發(fā)生一次任務(wù)切換,從宏觀上看系統(tǒng)是在執(zhí)行多個任務(wù)。 一.X86微處理器的工作模式1.存儲空間： 物理空間(物理存儲器地址空間）： 程序的運行空間,即主存空間 232=4G 物理 地址： 物 理 空 間 486有32條地址線，內(nèi)存最大容量4G。這4G字節(jié)稱為物理存儲器，每一單元的地址稱為物理地址，其地址范圍：0000,0000HFFFF,FFFFH為物理存儲空間。二. 32位微處理器的地址空間 虛擬空間(虛擬存儲器地址空間):編程空間 虛擬存儲器是一項硬件和軟件結(jié)合的技術(shù)。 存儲管理部件把主

20、存(物理存儲器)和輔存(磁盤)看作是一個整體，即虛擬存儲器。允許編程空間為246=64T，程序員可在此地址范圍內(nèi)編程，程序可大大超過物理空間。該空間對應(yīng)的地址稱為虛擬地址或邏輯地址。運行時，操作系統(tǒng)從虛擬空間取一部分程序載入物理存儲器運行。當(dāng)程序運行需要調(diào)用的程序和要訪問的數(shù)據(jù)不在物理存儲器時，操作系統(tǒng)再把那一部分調(diào)入物理存儲器.數(shù)據(jù)的交換極快，程序察覺不到。二.X86微處理器的地址空間線性地址實模式：存儲空間僅分段，而不分頁；保護模式：存儲空間先分段，再分頁。分頁部件 線性空間：當(dāng)程序從虛擬空間調(diào)入物理空間時，要進行地址轉(zhuǎn)換。 分段部件首先把虛擬地址(編程地址)轉(zhuǎn)換為線性地址,如果不分頁的話

21、，線性地址就是物理地址；如果分頁的話，則由分頁部件把線性地址轉(zhuǎn)換為物理地址。虛擬地址不分頁物理地址分段部件二.X86微處理器的地址空間I/O地址空間與存儲空間不重疊 CPU有一條控制線M/IO，在硬件設(shè)計上用M/IO=1，參與存儲器尋址，用M/IO=0參與I/O尋址。 從PC/XTPentium，基于Intel微處理器的系統(tǒng)機，實際上只使用低10位地址線，尋址210=1024個I/O端口。2. I/O空間: 486利用低16位地址線訪問I/O端口，所以I/O端口最多有216=64K，I/O地址空間為0000HFFFFH。注意：I/O地址空間不分段二.X86微處理器的地址空間三. 實模式下,物理

22、地址的形成（重要）1.存儲器的分段管理: 486對存儲器采用分段管理,一個單元的地址由兩部分組成,寫成: 段基址偏移地址 設(shè)某單元物理地址為12345H, 則: 12345H= 1000H *24+ 2345H 段基址 偏移地址邏輯地址 在一個邏輯段中,各單元的段基址是相同的,通過段寄存器給出 偏移地址是該單元相對于段首的地址偏移量一個邏輯段 10000H12345H 一般情況下，CS、DS、ES、SS等各段在存儲器中的分配由操作系統(tǒng)負(fù)責(zé)，每個段可以獨立占用64K存儲區(qū)，各段也允許重疊。如圖所示為段分配方式之一: 各段獨立占用64K存儲區(qū).0150H4200HB000H1CD0H64K代碼64

23、K堆棧64K數(shù)據(jù)64K附加數(shù)據(jù)01500H42000H1CD00HCSB0000HDSESSS存儲器段寄存器三.X86實模式下20位物理地址的形成 16位段地址 16位段內(nèi)偏移量16位段地址 0000 20位物理地址地址加法器段寄存器偏移地址寄存器左移4位15 016位段寄存器000020位物理地址19 0+15 016位偏移地址三.X86實模式下20位物理地址的形成內(nèi)部暫存器 IP ES SS DS CS輸入/輸出控制電路外部總線執(zhí)行部分控制電路1 2 3 4 5 6ALU標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令隊列緩沖器執(zhí)行部件 （EU)總線接口部件 （BIU)16位20位16位8位 AX BX CX DX三.X86實模式下20位物理地址的形成邏輯地址需由程序員在編程時給出段