PCB的電磁兼容性課件

1、第11章 PCB的電磁兼容性11.1 印制電路板的EMC特性11.2 印制電路板 EMC設(shè)計(jì)技術(shù)11.3 印制電路板的 EMC實(shí)現(xiàn)11.4 印制電路板 EMC仿真分析習(xí)題11.1 印制電路板的EMC特性11.1.1 PCB元器件 PCB上的元器件數(shù)量繁多、種類各異,包括各種分離元件和集成電路,但是從端口電 壓/電流(U/I)特性上來看,總是可以將它們直接或等效地區(qū)分為以下五種基本類型:(1)導(dǎo)線PCB上所有的金屬導(dǎo)體、導(dǎo)線,元器件管腳等。 (2)電阻PCB上的電阻元件或可以等效為電阻的元器件端口。 (3)電容PCB上的電容元件或可以等效為電容的元器件端口。 (4)電感PCB上的電感元件或可以等

2、效為電感的元器件端口。 (5)變壓器PCB上的變壓器元件或具有電磁耦合關(guān)系的元器件端口。1.PCB元器件的 EMC特性 在不同的工作頻率下,PCB上的基本的元器件會(huì)表現(xiàn)出不同的特性。實(shí)際上,任何導(dǎo) 線都具有天線效應(yīng),尤其是當(dāng)導(dǎo)線某一維度的幾何尺寸與四分之一波長相當(dāng)時(shí),導(dǎo)線就會(huì) 成為一個(gè)高效的電磁輻射器,接收或輻射無意電磁能量,造成電磁干擾,從而導(dǎo)致比較嚴(yán) 重的 EMC問題,因而在 PCB設(shè)計(jì)中要特別注意避免此類情況的發(fā)生。8.2.1 生產(chǎn)線的總體設(shè)計(jì)表面貼裝技術(shù)/ 5 /任務(wù)2 SMT生產(chǎn)線的設(shè)計(jì)1元器件（含基板）選擇元器件選擇過程中必須建立元器件數(shù)據(jù)庫和元器件工藝要求，并注意以下幾點(diǎn)。（1）

3、要保證元器件品種齊全，否則將使生產(chǎn)線不能投產(chǎn)，為此，應(yīng)有后備供應(yīng)商。（2）元器件的質(zhì)量和尺寸精度應(yīng)有保證，否則將導(dǎo)致產(chǎn)品合格率低，返修率增加。（3）不可忽視SMC/SMD的組裝工藝要求。注意元器件可承受的貼裝壓力和沖擊力及其焊接要求等。如J形引腳PLCC，一般只適宜采用回流焊。（4）確定元器件的類型和數(shù)量、元器件最小引腳間距、最小尺寸等，并注意其與組裝工藝的關(guān)系，如0.3mm引腳間距的QFP須選用高精度貼片機(jī)和絲網(wǎng)印刷機(jī)，而1.27mm引腳間距的QFP則只需選擇中等精度貼片機(jī)便能完成。2組裝方式及工藝流程的確定組裝方式是決定生產(chǎn)工藝復(fù)雜性、生產(chǎn)線規(guī)模和投資強(qiáng)度的決定性因素。同一產(chǎn)品的組裝生產(chǎn)可

4、以用不同的組裝方式來實(shí)現(xiàn)。確定組裝方式時(shí)既要考慮產(chǎn)品組裝的實(shí)際需要，又應(yīng)考慮發(fā)展適應(yīng)性需要。在適應(yīng)產(chǎn)品組裝要求的前提下，一般優(yōu)選單面混合組裝或單面全表面組裝方式。8.2.2 生產(chǎn)線自動(dòng)化程度設(shè)計(jì)表面貼裝技術(shù)/ 6 /1高速SMT生產(chǎn)線高速SMT生產(chǎn)線一般由貼片速度大于800011000片/h的高速貼片機(jī)組成，主要用于彩電調(diào)諧器等大批量單一產(chǎn)品的組裝生產(chǎn)。2中速高精度SMT生產(chǎn)線細(xì)間距器件的發(fā)展很快，在計(jì)算機(jī)、通信、數(shù)碼攝像機(jī)、儀器儀表等產(chǎn)品中已被廣泛應(yīng)用。組裝該類產(chǎn)品較適宜采用中速高精度SMT生產(chǎn)線，它不僅適用于多品種中小批量生產(chǎn)，而且多臺(tái)聯(lián)機(jī)也適用于大批量生產(chǎn)，能滿足生產(chǎn)擴(kuò)展需要。在投資力度

5、足夠的情況下，應(yīng)優(yōu)選中速高精度SMT生產(chǎn)線，而不選普通中速線。一般認(rèn)為中速貼片機(jī)的貼片速度為（30008000）片/h。 3低速半自動(dòng)SMT生產(chǎn)線低速半自動(dòng)SMT生產(chǎn)線一般只用于研究開發(fā)和試驗(yàn)。因其產(chǎn)量規(guī)模、精度和適應(yīng)性難以滿足發(fā)展所需，產(chǎn)品生產(chǎn)企業(yè)不宜選用。低速貼片機(jī)的貼片速度一般小于3000片/h。4手動(dòng)生產(chǎn)手動(dòng)生產(chǎn)成本較低、應(yīng)用靈活，可用于幫助了解熟悉SMT技術(shù)，也可用于研究開發(fā)或小批量多品種生產(chǎn)，并可用作返修工具。為此，這種形式的生產(chǎn)也有一定的應(yīng)用面。值得一提的是，上述分類并不是絕對(duì)的，同一生產(chǎn)線中既有高速機(jī)又有中速機(jī)的也很常見，主要還是要根據(jù)組裝產(chǎn)品、組裝工藝和產(chǎn)量規(guī)模的實(shí)際需要來確

6、定設(shè)備的選型和配套。8.2.3 設(shè)備選型表面貼裝技術(shù)/ 7 /SMT生產(chǎn)線的建立主要工作是設(shè)備選型。建立生產(chǎn)線的目的是要以最快的速度生產(chǎn)出優(yōu)質(zhì)、富有競爭力的產(chǎn)品，要以效率最高、投資最小、回收年限最短為目標(biāo)。因貼片機(jī)是生產(chǎn)線的關(guān)鍵設(shè)備，其價(jià)格占全線投資的比重較大，為此，應(yīng)以貼片機(jī)的選型為重點(diǎn)，但切不可忽視印刷、焊接、測試等設(shè)備。要以實(shí)際技術(shù)指標(biāo)、產(chǎn)量、投資額及回收期等為依據(jù)進(jìn)行綜合經(jīng)濟(jì)技術(shù)判斷，確定最終方案。設(shè)備選型應(yīng)注意以下幾個(gè)問題。 1性能、功能及可靠性設(shè)備選型首先要看設(shè)備性能是否滿足技術(shù)要求，如果要貼焊0.3mm間距QFP，則需采用高精度貼片機(jī)；其次是可靠性，有些設(shè)備新用時(shí)技術(shù)指標(biāo)很高，但

7、使用時(shí)間不長性能就降低了，這就是可靠性不良。應(yīng)優(yōu)選知名企業(yè)的成熟機(jī)型，或參考其他單位同類機(jī)型使用情況進(jìn)行選型；第三才是功能，如果說性能主要由機(jī)械結(jié)構(gòu)保證，那么功能則主要由計(jì)算機(jī)控制系統(tǒng)來保證。2可擴(kuò)展性和靈活性設(shè)備組線擴(kuò)展性和靈活性主要指功能的擴(kuò)展、指標(biāo)提高、生產(chǎn)能力的擴(kuò)大，以及良好的組線接口等。如一臺(tái)能貼0.65mm引腳間距 QFP的貼片機(jī)，能否通過增加視覺系統(tǒng)等配件后用于貼0.3mm QFP或貼球形柵格陣列（BGA）器件；能否與不同型號(hào)的設(shè)備共同組線等。3可操作性和可維護(hù)性設(shè)備要便于操作，計(jì)算機(jī)控制軟件最好采用中文界面；對(duì)中高精度貼片機(jī)，一定要有自動(dòng)生成貼片程序功能。設(shè)備要便于維護(hù)、調(diào)試和

8、維修，應(yīng)把維修服務(wù)作為設(shè)備選型的重要標(biāo)準(zhǔn)之一。PCB上基本的無源器件包含許多引起 EMC 問題的變量,在高頻情況下,電阻器阻抗 等效于電阻與引腳電感串聯(lián)、再與跨接在引腳間的電容相并聯(lián)構(gòu)成電路的阻抗,電容器則 等效為一個(gè)電感和電阻串聯(lián)后串接在電容的兩側(cè)形成的電路,電感器等效為一個(gè)電容跨接 在電感上同時(shí)在引腳兩端又串接了電阻,各元器件的特性如表111所示。電容器位于兩個(gè)引線之間,可以抽象地看成是由絕緣材料分隔的兩個(gè)平行極板構(gòu)成 的。電阻器和電感器的絕緣材料通常是空氣,終端部位總存留有電荷,這與兩個(gè)平行極板的情況相同。所以,任何金屬結(jié)構(gòu)(例如元件兩端的引線、元件與金屬結(jié)構(gòu)機(jī)架)、PCB和 金屬殼體之

9、間,或者某電氣結(jié)構(gòu)與另一電氣結(jié)構(gòu)之間都存在著分布電容。在考察 EMC 問 題時(shí),往往會(huì)忽視空氣也是絕緣材料的事實(shí),然而射頻(RF)電磁波常常在自由空間或空氣 中傳播。當(dāng) PCB上采用無源器件時(shí),則由表11 1可知,“為什么一只電容器不僅僅是電容?” 的答案顯而易見。從頻域來看,電容器的特性會(huì)發(fā)生改變,在自諧振頻率以上范圍內(nèi),由 于引線有電感,電容器整體就會(huì)變?yōu)殡姼衅?引線電感就成為PCB設(shè)計(jì)中主要關(guān)心的影響 EMC特性的問題之一。同理,“為什么電感器不是電感?”亦可以迎刃而解。所以,在 PCB 設(shè)計(jì)時(shí)必須清楚無源器件的工作限值,除了按市場標(biāo)準(zhǔn)設(shè)計(jì)產(chǎn)品之外,采用一定的 EMC 設(shè)計(jì)技術(shù)處理這些隱

10、蔽的特性是另一項(xiàng)重點(diǎn)工作。值得強(qiáng)調(diào)的是,EMC 設(shè)計(jì)的復(fù)雜性在 于所要處理的 EMC問題都是不能在圖紙上或無法在裝配圖上標(biāo)識(shí)的“隱藏”器件問題;一 旦理解了元器件的“隱藏”特性(如表111所示),就能方便地設(shè)計(jì)出滿足 EMC設(shè)計(jì)和信 號(hào)完整性要求的產(chǎn)品。在實(shí)際電路尤其是數(shù)字電路中,電感器件多被直接用于抑制電磁干擾。例如,解決高 頻PCB中電磁干擾問題的鐵氧體,即可等效為一個(gè)純電感和一個(gè)電阻的串聯(lián),這樣它除了 具有電感的阻尼作用外,還可以吸收消耗掉一部分高頻能量,所以具有比其他電感元器件 更好的干擾抑制效果。距離較近的導(dǎo)體回路之間不可避免地會(huì)存在電磁耦合,這種回路耦 合通常都可等效為變壓器;而P

11、CB中實(shí)際使用的變壓器元件則一般可能等效為由電阻、電 容和互感線圈組合構(gòu)成的電路。2.IBIS模型在分析 PCB上集成芯片 EMC特性時(shí),除了可以直接采用由上述五種基本類型的元件 構(gòu)成等效電路以外,更為通用的是采用芯片管腳的IBIS模型。這是一種基于U/I 曲線的芯片管腳輸入/輸出緩沖電路(I/OBuffer) 快速建模的通用方法,現(xiàn)已成為反映芯片驅(qū)動(dòng)和接收電氣特性的一種國際標(biāo)準(zhǔn)。IBIS采用 一種標(biāo)準(zhǔn)文件格式來記錄驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù),非常適合 做電路信號(hào)振蕩、串?dāng)_、過沖等高頻效應(yīng)的 EMC或信號(hào)完整性計(jì)算與仿真。IBIS規(guī)范最 初由IBIS開放論壇的工業(yè)組織編寫,

12、這個(gè)組織由一些 EDA 廠商、計(jì)算機(jī)制造商、半導(dǎo)體 廠商和大學(xué)組成,從1993年發(fā)布第一個(gè)版本以來,至今還在不斷修訂完善之中。由于IBIS提供的兩條完整U/I 特 性 曲 線 包 含 了I/O 端 口 的 高 低 電 平 狀 態(tài) 以 及 在 某一轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的動(dòng)態(tài)特性,具有建模元器件端口非線性效應(yīng)的能力,因而 在 PCB設(shè)計(jì)的 EMC或信號(hào)完整性分析中具有明顯的優(yōu)勢。不 過,IBIS本 身 只 是 一 種 文件格式,它在一個(gè)標(biāo)準(zhǔn) 的IBIS文 件 中 說 明 如 何 記 錄 一 個(gè) 芯 片 的 驅(qū) 動(dòng) 器 和 接 收 器 的 不同參數(shù),但并不規(guī)定這些被記錄的參數(shù)如何使用,這些參數(shù)需要由使

13、用IBIS模型的 仿真工具來讀取。因此,要使 用IBIS進(jìn) 行 實(shí) 際 EMC 設(shè) 計(jì) 或 信 號(hào) 完 整 性 仿 真 分 析,還 需要進(jìn)行以下工作:(1)獲取 PCB上所有集成芯片I/O 緩沖器的原始信息源,即端口U/I 特性數(shù)據(jù)。 (2)將原始U/I 特性數(shù)據(jù)按IBIS要求的格式存儲(chǔ)為數(shù)據(jù)文件。 (3)提取 PCB走線的布局信息。 (4)利用IBIS模型和 PCB走線布局信息進(jìn)行 EMC或信號(hào)完整性分析計(jì)算。 (5)根據(jù)分析計(jì)算結(jié)果掌握元器件的 EMC特性并以此為基礎(chǔ)進(jìn)行 PCB設(shè)計(jì)。綜上所述,不論是分離元件還是集成電路元件,PCB實(shí)際使用的元器件都可以看成是 理想電阻、電容、電感、變壓器

14、等元件的混合電路,且需要根據(jù)不同的頻率或開關(guān)速度選 擇不同的電路模型。顯然,在 PCB設(shè)計(jì)時(shí)要提前預(yù)想到這些混合電路的作用和影響,以利 于從源頭上避免重大 EMC問題的發(fā)生。11.1.2 PCB走線帶 PCB走線帶的基本拓?fù)浣Y(jié)構(gòu)大致分為微帶線和帶狀線兩種,如圖111所示,圖中 W 為線寬,H 為線距地平面的高度,T 為線的厚度,B 為電介質(zhì)厚度,D 為兩個(gè)帶狀線間距。由微帶線和帶狀線構(gòu)成的 PCB典型疊層結(jié)構(gòu)如圖112所示。圖111 PCB微帶線和帶狀線基本結(jié)構(gòu)圖112 PCB典型疊層結(jié)構(gòu)1.微帶線 微帶線是一種由 PCB外層跡線經(jīng)由一層電介質(zhì)鄰接一個(gè)參考地平面而形成的高頻電 磁結(jié)構(gòu),通常位于

15、 PCB的頂層、底層或其他外層上的印制線條,抑制 PCB射頻(RF)干擾 的能力比較弱,可容許比帶狀線頻率更高的時(shí)鐘及邏輯信號(hào),存在著向周圍環(huán)境產(chǎn)生較大 RF輻射干擾的缺陷?？焖傩盘?hào)要求小電容耦合和較低的“源-負(fù)載”傳輸延遲時(shí)間電 容對(duì)減緩數(shù)字時(shí)鐘信號(hào)邊沿的過渡過程。當(dāng)兩個(gè)微帶線金屬平面間的耦合電容較小時(shí),信 號(hào)就傳播得快一些。2.帶狀線 帶狀線是一種將信號(hào)層置于兩參考地平面(電源或地)之間的電磁結(jié)構(gòu),能夠抑制 輻射干擾,比較適用于較低傳輸速度的場合,常位于兩個(gè)金屬平面層(地層或電源層)R中F 間。信號(hào)線帶狀線加強(qiáng)了抗射頻(RF)輻射發(fā)射的特性,但相應(yīng)的代價(jià)是減緩了傳播速度, 即存在比較大的電

16、容耦合。3.PCB通孔(跳線) PCB由有機(jī)或無機(jī)材料與多個(gè)布線層裝配在一起,層間通孔(即跳線)互連。這些跳線可 以電鍍連接,也可以金屬填充,以實(shí)現(xiàn)層間電氣連接。金屬導(dǎo)體平面(地層或電源層)結(jié)構(gòu)向 元件提供了電源和接地連接,信號(hào)走線帶則分布在許多不同的層上。在設(shè)計(jì)PCB時(shí),既要考 慮信號(hào)的傳輸延遲,又要考慮電路、印制走線帶和互連導(dǎo)體之間的串?dāng)_(Cross-Talk)。4.PCB基質(zhì)板材 印制板基質(zhì)板材不僅可為走線帶和元器件提供機(jī)械支撐,它也是組成 PCB 電路的一 部分,其電磁參數(shù)(介電常數(shù)、磁導(dǎo)率等)決定著印制走線帶的長度、寬度和間距。11.1.3 走線帶的阻抗 就 PCB的電磁兼容性(EM

17、C)設(shè)計(jì)而言,了解 PCB走線帶不同結(jié)構(gòu)的阻抗特性至關(guān)重 要。當(dāng)頻率超過千赫茲(kHz)量級(jí)時(shí),走線帶的阻抗主要由導(dǎo)體的電感決定,細(xì)而長的回 路導(dǎo)體即呈現(xiàn)高電感特性(典型值為10nH/cm),且其阻抗隨頻率增加而增大。表112 給出了典型 PCB走線帶阻抗與頻率的關(guān)系以及 PCB整板的阻抗特性。1.電感阻抗特性 一般地,在地平面之上單根圓直導(dǎo)體的電感(Lo)可表示為式中,h 為導(dǎo)體距離地面的高度(單位為 m),S 為導(dǎo)體的長度(單位為 m),d 為導(dǎo)體的直 徑(單位為 m)。由以上經(jīng)驗(yàn)公式可以看出,當(dāng) PCB走線帶相距1cm 以上時(shí),互感可以忽略不計(jì)。如 果將細(xì)長的走線帶逐漸加寬為箔板狀而成為

18、準(zhǔn)無限大金屬平面,將無外部電感而僅有電阻 和內(nèi)部電感。通常,PCB走線帶的電感平均分布在布線中,典型值大約為1nH/m。對(duì)于質(zhì) 量為31g(約1盎司)的銅線,在0.25mm(10mil)厚的 FR4碾壓情況下,位于地線層上方 的0.5mm(20mil)寬、20mm(800mil)長的走線帶能產(chǎn)生9.8m 的阻抗、20nH 的電感 以及與地平面之間1.66pF的耦合電容。2.電容阻抗特性 走線帶的電容主要是由絕緣體介電常數(shù)(0r)、電流到達(dá)的面積范圍(A)以及走線帶 之間的間距(h)所決定的,通?？梢员硎緸槭街?0 是自由空間的介電常數(shù)(8.854pF/m),r 是PCB基板的相對(duì)介電常數(shù)(在F

19、R4中約為4.7)。一般地,對(duì)于單獨(dú)的PCB走線,由以上近似公式計(jì)算得到阻抗值與元器件的寄生效應(yīng) 相比,基本上都可以忽略不計(jì)。但是,所有走線的阻抗總和可能會(huì)超出寄生效應(yīng)。因此, PCB設(shè)計(jì)者在 EMC設(shè)計(jì)中必須細(xì)致考慮走線帶的阻抗問題。11.2 印制電路板EMC設(shè)計(jì)技術(shù)11.2.1 印制電路板通用 EMC設(shè)計(jì)技術(shù) 1.集成電路(IC)封裝技術(shù) 在高速電路中,IC的封裝設(shè)計(jì)已成為影響 EMC性能的重要因素之一。新的封裝設(shè)計(jì) 在于減小IC的寄生參數(shù),進(jìn)而削弱寄生效應(yīng)。IC的寄生效應(yīng)包括接地反彈和噪聲、傳播 延遲、邊緣速率、頻率響應(yīng)、輸出引線時(shí)滯、天線效應(yīng)等。新的封裝設(shè)計(jì)主要包括多重接地和電源引腳、

20、短引線以及使引腳之間電容耦合最小的 布局。隨著技術(shù)的發(fā)展,IC設(shè)計(jì)、IC封裝及 PCB設(shè)計(jì)之間的關(guān)系已越來越密切。IC 設(shè)計(jì) 與PCB設(shè)計(jì)變得越來越密不可分(因?yàn)镮C焊接于 PCB上)。對(duì)于硅片上的設(shè)計(jì)流程,則需 要考慮采用一個(gè)合適的封裝與 PCB匹配,IC設(shè)計(jì)的總體布局不僅受到工藝的限制,同時(shí) 也要兼顧 PCB板級(jí)的許多制約因素。2.PCB設(shè)計(jì)技術(shù) PCB設(shè)計(jì)技術(shù)本身主要表現(xiàn)在三個(gè)方面: 考慮到噪聲和延遲的 PCB 圖形設(shè)計(jì)技 術(shù); 在 PCB 生產(chǎn)制造過程中,關(guān)鍵在于阻抗控制技術(shù)和傳播延遲時(shí)間的控制技術(shù); 以PCB的阻抗參數(shù)為代表的電性能評(píng)價(jià)技術(shù)。3.EMC預(yù)測技術(shù)與 EDA技術(shù) EMC預(yù)

21、測是指在設(shè)計(jì)階段通過計(jì)算的方法對(duì)電氣、電子元件、設(shè)備乃至整個(gè)系統(tǒng)的 EMC特性進(jìn)行分析。它是伴隨著計(jì)算機(jī)技術(shù)、電磁場計(jì)算方法、電路分析方法的發(fā)展而發(fā) 展的。它的主要優(yōu)點(diǎn)在于能在產(chǎn)品設(shè)計(jì)階段發(fā)現(xiàn)并解決 EMC 問題,從而避免研制時(shí)間和 經(jīng)費(fèi)的雙重浪費(fèi)。目前,EMC預(yù)測已受到 EMC科研、工程技術(shù)人員越來越多的重視。4.時(shí)鐘展頻技術(shù) 時(shí)鐘展頻就是將原本固定不變的頻率,以一定的周期規(guī)律小幅度地調(diào)變,使系統(tǒng)產(chǎn)生 的電磁波輻射能量平均散布于一段頻率范圍內(nèi),以免超過標(biāo)準(zhǔn)。在原時(shí)鐘頻率0.5%5% 的范圍內(nèi),小幅度調(diào)變時(shí)鐘,使用者幾乎察覺不到展頻前后有何不同。若以原時(shí)鐘頻率為 中心進(jìn)行展頻,系統(tǒng)平均運(yùn)行效率

22、完全不受展頻的影響。時(shí)鐘展頻降低了 EMI的效果,且 受調(diào)變方式、頻率變動(dòng)比率和調(diào)變速率的影響。5.過孔設(shè)計(jì)技術(shù) 在高速電路中,一般都采用多層 PCB,PCB上的過孔本身存在寄生電容和寄生電感。 過孔的寄生電容會(huì)延長信號(hào)的上升時(shí)間,降低電路的速度;過孔的寄生電感會(huì)削弱旁路電 容的作用,削弱整個(gè)電源系統(tǒng)的濾波效果。在高速電路中,過孔的寄生電感一般較寄生電 容帶來的危害大?？梢?在高速電路中,過孔的寄生電容和寄生電感是影響 PCB的 EMC 性能的另一重要因素。如何在 PCB設(shè)計(jì)時(shí)盡量減小過孔的寄生效應(yīng)帶來的危害是 PCB設(shè) 計(jì)時(shí)要考慮的另一問題。6.ESD防護(hù)技術(shù) 在高速混合電路中,ESD問題更

23、加突出。然而,一些抑制 ESD噪聲的傳統(tǒng)做法對(duì)高速 混合電路效果很差,有的甚至?xí)韲?yán)重的問題。例如,ESD 抑制器件都有固有電容,一 般情況下該電容能起濾波作用(如濾除耦合到數(shù)據(jù)傳輸線路中的高頻噪聲)。然而,在高速 數(shù)字電路中,該電容會(huì)引起數(shù)字信號(hào)的上升沿和下降沿畸變,這種上升時(shí)間和下降時(shí)間的 延長可能引起時(shí)序問題,電路有可能檢測不到完整的過渡期,從而產(chǎn)生數(shù)據(jù)誤差。電路的 速度越高,這種問題越嚴(yán)重。因此,在高速電路中,必須兼顧 ESD 保護(hù)和信號(hào)完整性,并 選擇合適的 ESD保護(hù)器件的種類并正確安裝(包括安裝部位的選擇)。11.2.2 印制電路板 EMC設(shè)計(jì)的一般原則 1.PCB板層布局原則

24、 一般情況下,印制電路板 EMC設(shè)計(jì)應(yīng)根據(jù) PCB的電源和地的種類、信號(hào)線的密集程 度、信號(hào)頻率、特殊布線要求的信號(hào)數(shù)量、周邊要素、成本價(jià)格等因素來確定板的層數(shù)及 布局,如表113所示。一是要確定合適的 PCB 尺寸。尺寸過大電路走線長,抗干擾能力下降;尺寸過小散熱 不好,線路密集,鄰近的走線易相互干擾。 二是要對(duì)高速高性能系統(tǒng)在目標(biāo)成本允許的情況下采用疊層設(shè)計(jì),所遵循的基本原則 包括:(1)關(guān)鍵電源平面與其對(duì)應(yīng)的地平面相鄰。(2)參考面的選擇應(yīng)優(yōu)選地平面。(3)相鄰層的關(guān)鍵信號(hào)不跨分割區(qū)。(4)元件面下有相對(duì)完整的地平面。(5)合理布局各種信號(hào)線。(6)高頻、高速、時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平

25、面。(7)在高速電路設(shè)計(jì)中,避免電源平面層向自由空間輻射能量。(8)避免電源層平面向自由空間輻射能量。2.PCB元器件布局原則 1)PCB板的空間分割 在PCB進(jìn)行功能分割時(shí),可將不同的功能區(qū)域進(jìn)行物理分割,既防止了不同頻帶區(qū)域 之間信號(hào)相互耦合,又使射頻環(huán)路面積更小,優(yōu)化信號(hào)質(zhì)量?？臻g分割的實(shí)施方法就是對(duì) 元器件進(jìn)行分組,可以根據(jù)電源電壓高低、數(shù)字器件或模擬器件、高速器件或低速器件以 及電流大小等特點(diǎn),對(duì)電路板上的不同電氣單元進(jìn)行功能分組,每個(gè)功能組的元器件彼此 被緊湊地放置在一起,以便得到最短的線路長度和最佳的功能特性。采用高壓、大功率器 件時(shí),應(yīng)與低壓、小功率器件保持一定間距,盡量分開布

26、線。一般建議首先以不同的直流 電源電壓來分組,因?yàn)楫?dāng)高、低電源電壓器件緊挨在一起時(shí),由于電位差會(huì)產(chǎn)生電場輻射 干擾。如果使用同種電壓的元器件中仍有數(shù)字和模擬元件之分,則可以再進(jìn)行分組。按電 源電壓、數(shù)字及模擬電路分組后可進(jìn)一步按照速度快慢、電流大小進(jìn)行分組。2)敏感器件的處理 某些敏感器件例如鎖相環(huán),對(duì)噪音干擾特別敏感,則需要更高層次的隔離。解決的方 法是在敏感器件周圍的電源銅箔上蝕刻出馬蹄形絕緣溝槽。信號(hào)進(jìn)出都通過狹窄的馬蹄形 根部的開口。噪音電流必然在開口周圍經(jīng)過而不會(huì)接近敏感部分。使用這種方法時(shí),應(yīng)確 保所有其他信號(hào)都遠(yuǎn)離被隔離的部分。3)元器件布局時(shí)的其他基本原則 (1)連接器及其引腳

27、應(yīng)根據(jù)元器件在板上的位置確定。所有連接器最好放在印制板的 一側(cè),盡量避免從兩側(cè)引出電纜,以便減小共模電流輻射。因?yàn)?PCB板上有高速數(shù)字信號(hào) 時(shí),如果產(chǎn)生共模輻射,電纜則是很好的共模輻射天線(振子天線會(huì)比單極天線產(chǎn)生更大 的共模干擾輻射)。(2)I/O 驅(qū)動(dòng)器應(yīng)緊靠連接器,避免I/O 信號(hào)在板上長距離走線,耦合不必要的干擾 信號(hào)。當(dāng)高速數(shù)字集成芯片與連接器之間沒有直接的信號(hào)交換時(shí),高速數(shù)字集成芯片應(yīng)置 于遠(yuǎn)離連接器處。否則,高速數(shù)字信號(hào)有可能通過電場或磁場耦合對(duì)輸入/輸出環(huán)路產(chǎn)生 差模干擾,并通過接口電纜向外輻射。如果高速器件必須與連接器相連,則應(yīng)把高速器件 放在連接器處,盡量縮短走線,然后在

28、稍遠(yuǎn)處安放中速器件,最遠(yuǎn)處安放低速器件。否則, 高速信號(hào)將穿過整個(gè)印制板才能到達(dá)連接器,可能對(duì)沿途的中、低速電路產(chǎn)生干擾。(3)高速器件(頻率大于10 MHz或上升時(shí)間小于2ns)在印制電路板上的走線盡可能短。(4)發(fā)熱元件(如 ROM、RAM、功率輸出器件和電源等)應(yīng)遠(yuǎn)離關(guān)鍵集成電路,最好 放在邊緣或偏上方部位,以利于散熱。(5)電感布局時(shí),不要并行靠在一起,因?yàn)檫@樣會(huì)形成空芯變壓器并相互感應(yīng)產(chǎn)生干 擾信號(hào)。因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度,或者成直角排列以將其 互感減到最小。 (6)許多電磁干擾都來自電源,因此集成電路的去耦電容盡量靠近IC的電源引腳,且 去耦電容的引線盡量

29、短。建議使用表貼封裝電容。3.地線、電源線和信號(hào)線布置原則 1)地線的布置 PCB設(shè)計(jì)中,通?？梢圆捎枚喾N接地方式。在電路設(shè)計(jì)中,地有多種含義,比如“數(shù)字 地”、“模擬地”、“信號(hào)地”、“噪聲地”、“電源地”等。常用的接地方式有“單點(diǎn)接地”、“多點(diǎn) 接地”、“混合接地”。處理接地問題應(yīng)注意以下幾個(gè)方面:(1)在小信號(hào)與大電流電路集成在一起時(shí),必須將地(GND)明顯地區(qū)分開來。(2)正確選擇單點(diǎn)接地與多點(diǎn)接地。(3)數(shù)字地與模擬地分開。(4)接地線應(yīng)盡量加粗。(5)接地線構(gòu)成閉環(huán)路。2)電源線的布置 供電環(huán)路面積應(yīng)減小到最低程度,不同電源的供電環(huán)路不要相互重疊。印制電路板上 的供電線路應(yīng)加上濾波

30、器和去耦電容。在板的電源引入端使用較大容量的電解電容作低頻濾波,再并聯(lián)一只容量較小(0.01F)的瓷片電容作高頻濾波。去耦電容應(yīng)貼近集成塊安 裝,必要時(shí)還可以把去耦電容安裝在集成塊的背面,即位于集成塊的正下方,使去耦電容 的回路面積盡可能減小,達(dá)到良好的濾波效果。3)信號(hào)線的布置 (1)不相容的信號(hào)線應(yīng)相互隔離。這樣做的目的是避免相互之間產(chǎn)生耦合干擾。高頻 與低頻、大電流與小電流、數(shù)字與模擬信號(hào)線是不相容的,元件布置中我們已經(jīng)考慮了把 不相容元件放在印制板的不同位置,在布置信號(hào)線時(shí)仍應(yīng)該注意將其隔離。一般可采取下 面的措施:不相容信號(hào)線應(yīng)相互遠(yuǎn)離,不應(yīng)平行布置;分布在不同層上的信號(hào)線走向應(yīng)互

31、相垂直,這樣可以減少線間的電場和磁場耦合干擾;高速信號(hào)線特別是時(shí)鐘線要盡可能地 短,必要時(shí)可在高速信號(hào)線兩邊加隔離地線,隔離地線兩端應(yīng)與地層相連接;信號(hào)線的布 置最好根據(jù)信號(hào)的流向安排,一個(gè)電路的輸出信號(hào)線不要再折回輸入信號(hào)線區(qū)域,因?yàn)檩?入線與輸出線通常是不相容的。(2)盡量減小信號(hào)環(huán)路的面積。減小信號(hào)環(huán)路的面積是為了減小環(huán)路的差模電流輻 射。環(huán)路輻射與電流強(qiáng)度和環(huán)路面積成正比,在電流強(qiáng)度確定的情況下,為了減小環(huán)路輻 射,只有設(shè)法減小環(huán)路面積。信號(hào)環(huán)路不應(yīng)重疊,這對(duì)于高速度、大電流的信號(hào)環(huán)路尤為 重要,實(shí)際上減小面積比縮短信號(hào)線長度更為有效。 (3)考慮阻抗匹配問題。當(dāng)高速數(shù)字信號(hào)的傳輸延遲

32、時(shí)間大于脈沖上升時(shí)間的1/4時(shí), 應(yīng)考慮阻抗匹配問題。信號(hào)傳輸線的阻抗不匹配將引起傳輸信號(hào)的反射,使數(shù)字波形產(chǎn)生 振蕩,造成邏輯混亂。當(dāng)負(fù)載阻抗等于傳輸線的特征阻抗時(shí),信號(hào)反射就可以消除。(4)輸入、輸出線在連接器端口處應(yīng)加高頻去耦電容。通常I/O 信號(hào)的頻率要低于時(shí) 鐘頻率,所以高頻去耦電容的選擇應(yīng)能保證I/O 信號(hào)正常傳輸,且可濾除高頻時(shí)鐘頻率及 其諧波。該高頻去耦電容是為了抑制差模干擾,包括沿I/O 線進(jìn)入印制板和從印制板出去 的干擾,所以該電容應(yīng)接在I/O 線的信號(hào)線與地線之間。 (5)印制電路板的外接電纜。合理安排系統(tǒng)內(nèi)部各模塊的銜接(包括各I/O 口在電路 板上的位置、方向),盡量

33、縮短模塊間印制電路板的外接電纜,可以防止信號(hào)串?dāng)_、減少電 纜的共模輻射。4.布線設(shè)計(jì)原則 1)走線長度盡可能短 信號(hào)被傳輸后,它會(huì)在走線的整個(gè)長度上進(jìn)行傳輸,相應(yīng)的放射也會(huì)是傳輸線的長 度。所有這些必須在信號(hào)的上升期間發(fā)生,否則走線就會(huì)作為傳輸線而影響信號(hào)品質(zhì),甚 至造成信號(hào)失真無效。之間的距離應(yīng)盡可能大。2)避免 PCB導(dǎo)線的不連續(xù)性 跡線寬度不要突變,避免90拐角走線。90拐角走線會(huì)增加走線的長度,并增加走線 的寄生電容。有非?？斓倪呇刈兓俣葧r(shí),這些不連續(xù)會(huì)造成信號(hào)發(fā)射,產(chǎn)生嚴(yán)重的信號(hào) 完整性問題,建議使用45走線。如要使用90走線,建議將拐角處圓整,以減小拐角處寬 度的變化。3)PCB

34、走線中應(yīng)遵循3W 法則 所有走線分隔距離應(yīng)滿足:走線邊沿間的距離大于或等于2倍的走線寬度,即中心線 之間的距離為走線寬度W 的3倍。在 PCB跡線間會(huì)發(fā)生串?dāng)_現(xiàn)象,使用3W 法則可有效解決這一問題。3W 法則代表了邏輯電流約70%的通量邊界,若要求98%的通量邊界則需 用10W(如圖1 3所示)。圖113 3W 設(shè)計(jì)原則4)短截線 短截線會(huì)產(chǎn)生反射,同時(shí)也會(huì)潛在增加波長可分的天線到電路的可能。雖然短截線長 度可能不是任何在系統(tǒng)的已知信號(hào)的波長的1/4,但是附帶的輻射可能在短截線上產(chǎn)生共 鳴。因此,應(yīng)避免在傳送高頻率和敏感的信號(hào)路徑上使用短截線。 5)最小化環(huán)面積 保持信號(hào)路徑和其地返回線緊靠在

35、一起將有助于最小化地環(huán),避免出現(xiàn)潛在的天線 環(huán)。對(duì)于高速單端信號(hào),有時(shí)如果信號(hào)路徑?jīng)]有沿著低阻地位面走,地線回路可能必須沿 著信號(hào)路徑布置。6)過孔 過孔一般被廣泛使用在多層印制電路板中。但是過孔的運(yùn)用同時(shí)也帶來了很多問題, 如輻射、地彈噪聲耦合,這些影響信號(hào)的完整性,降低 EMC性能。特別在鋪設(shè)高速信號(hào)通 道時(shí),應(yīng)該對(duì)過孔設(shè)計(jì)給予足夠的考慮。對(duì)于高速的并行線(例如地址和數(shù)據(jù)線),如果層 的改變是不可避免的,則應(yīng)該確保每根信號(hào)線的過孔數(shù)一樣。11.2.3 印制電路板的疊層設(shè)計(jì) 在設(shè)計(jì)印制電路板(PCB)時(shí),首先需要確定布線層和電源(地)平面的層數(shù),即疊層設(shè) 計(jì),這取決于 PCB的功能要求、噪聲

36、和 EMC 指標(biāo)以及價(jià)格限制等。1.單面PCB設(shè)計(jì) 單面 PCB通常用于不含時(shí)鐘(周期)信號(hào)的產(chǎn)品,或者用于模擬信號(hào)的儀器或控制系 統(tǒng)中。在單面PCB上,走線帶的布局會(huì)受到空間的很大限制,因而必須精心設(shè)計(jì)PCB的走 線方式。單面 PCB的工作頻率不會(huì)超過 MHz量級(jí),因?yàn)楦哳l電路所需要的工作條件在單 層板上很難得到滿足,一些典型的情形包括:(1)單面 PCB走線帶的集膚效應(yīng)會(huì)使走線帶在高頻條件下具有很大的電感。 (2)單面 PCB的完整閉合回路通常不能滿足射頻(RF)電流回流路徑的要求。 (3)單面 PCB的回路控制難度大,很難避免產(chǎn)生磁場和環(huán)路天線效應(yīng)。 (4)單面 PCB對(duì)外界電磁環(huán)境干擾

37、比較敏感,如靜電放電(ESD)、快脈沖、輻射和傳 導(dǎo)射頻(RF)干擾等。設(shè)計(jì)單面 PCB一般應(yīng)從電源線和接地線開始,然后再設(shè)計(jì)高風(fēng)險(xiǎn)信號(hào)線(比如振蕩信 號(hào)),信號(hào)線應(yīng)盡可能地靠近接地線,只要物理空間允許,越近越好。這兩步設(shè)計(jì)完成以 后,再進(jìn)行其他走線帶的設(shè)計(jì),重點(diǎn)考慮以下幾方面的設(shè)計(jì)要素:(1)確定關(guān)鍵電路走線的電源和接地點(diǎn)。 (2)劃分子功能區(qū)后分別走線,走線時(shí)重點(diǎn)考慮避免或減少元件及其相關(guān)的I/O 口和 連接器的電磁輻射問題。(3)將最關(guān)鍵的電路走線的所有元件鄰近放置。(4)如果需要在多個(gè)點(diǎn)位接地,則要確定這些接地點(diǎn)是否需要連接在一起;如果需要, 則要考慮如何連接在一起(走線一定要短,但也

38、要注意工藝美觀問題)。 (5)在設(shè)計(jì)其他走線帶時(shí),必須對(duì) RF信號(hào)線采取通量對(duì)消措施,同時(shí)還要注意確保 RF回流路徑始終是有效和完整的。要特別注意,單面PCB設(shè)計(jì)必須避免電源線和地線存在多余的回路面積,因?yàn)檫@些回 路相當(dāng)于很好的環(huán)天線;同時(shí),關(guān)鍵走線帶的 RF回流路徑一定要完整,否則會(huì)使走線帶 成為很好的線天線(共模電流輻射)。標(biāo)準(zhǔn)做法是:非對(duì)稱放置不同封閉尺寸的元件;若采 用相同電源要求的元件時(shí),電源線與地線相鄰布置以避免形成環(huán)路?？傊?當(dāng)頻率比較高 時(shí),要同時(shí)考慮走線帶的阻抗和對(duì)應(yīng)的回流路徑;當(dāng)頻率比較低時(shí),則可以忽略走線帶的 阻抗,但是必須精確設(shè)計(jì)直線帶的拓?fù)浣Y(jié)構(gòu),最關(guān)鍵的就是不能形成電

39、源線與地線之間的 環(huán)路。2.雙面PCB設(shè)計(jì) 雙面PCB的電源和地線走線帶一般分別置于頂層和底層上,因有兩層可以利用,即可 盡量減小回路面積。在頂層地線布線時(shí),可以用接地線填充布線剩余的空間,使之成為回 流路徑,在減小回路面積的同時(shí)還可以減小射頻(RF)回流的阻抗。在進(jìn)行地線填充時(shí),須 盡可能地在多個(gè)位置與零電位參考點(diǎn)連接。需要指出的是,切勿將雙面 PCB與雙層PCB混淆,實(shí)際上并不存在所謂的雙層PCB, 這一點(diǎn)對(duì)于 EMC標(biāo)準(zhǔn)化設(shè)計(jì)特別重要。當(dāng)分析雙面 PCB的 EMC設(shè)計(jì)時(shí),若 PCB整板的 標(biāo)準(zhǔn)厚度為1.6mm(0.062in),雖然存在頂層(裝有元件的一層)和底層(接地或零電位)但仍然認(rèn)

40、為 RF回流路徑處在頂層之中(如圖114所示),其原因主要有兩個(gè)方面:一是 雙面 PCB頂層到參考平面層的距離與8倍走線帶寬度(8W)相當(dāng),在這個(gè)距離上能量對(duì)消 的作用就不大了;二是在頂層上的信號(hào)線靠近接地線(零電位走線帶),兩走線帶之間的距 離遠(yuǎn)小于其到底層參考平面的距離。也就是說,當(dāng)任意一條 RF信號(hào)走線帶的回流路徑與 信號(hào)線的距離超過1W 時(shí),即意味著距離很大(電磁場在 PCB走線帶之間的有效分布約為 1W 寬度),于是回流通量對(duì)消失效,因此會(huì)產(chǎn)生比較明顯的 RF電磁輻射。圖114 雙面 PCB走線帶 RF回流路徑位置3.四層PCB設(shè)計(jì) 四層 PCB的結(jié)構(gòu)包含多種方式,如圖115所示,可

41、以分為層間距相等與層間距不等 兩種形式。使用接地參考平面可以增強(qiáng) RF電流的通量對(duì)消能力,信號(hào)層到參考平面的物 理尺寸比雙面 PCB小得多,故 RF電磁輻射可被減弱。但是,對(duì)電路和走線帶產(chǎn)生的 RF 電流仍然缺乏有效的通量對(duì)消設(shè)計(jì),其原因與雙面 PCB的情形類似,即 RF源走線帶與回 流路徑間的距離仍然比較大。圖115 四層 PCB外層為信號(hào)層的疊層結(jié)構(gòu)四層 PCB的另一種結(jié)構(gòu)如圖116所示。它與圖115不同的是,這種結(jié)構(gòu)的外層分 別為電源層和接地層,信號(hào)層位于兩者的中間。如圖116所示的是一種層間距相等的結(jié) 構(gòu)形式,當(dāng)然也可以采用介質(zhì)填充材料制成層間距不等的結(jié)構(gòu)形式。圖116 四層 PCB內(nèi)

42、層為信號(hào)層的疊層結(jié)構(gòu)這種疊層結(jié)構(gòu)的主要 特點(diǎn)在于:(1)可以有效防止走線帶的 RF射頻輻射。(2)外層為整板金屬(電源、地)參考平面,內(nèi)部為信號(hào)層,因而很難甚至是不可能修 復(fù)裝配損傷,而且很難進(jìn)行測量與調(diào)試。(3)外層金屬板相當(dāng)于一個(gè)大散熱片,因而在 PCB的元器件裝配中焊接十分困難,可 能會(huì)引起冷焊連接。(4)電源層與地層間距較大,退耦作用不明顯,需外接比較多的分立退耦電容;若上、 下兩個(gè)平面均為接地層,則需要在信號(hào)層布設(shè)電源走線帶。(5)信號(hào)1層相對(duì)信號(hào)2層而言,因其與接地平面更近,所以信號(hào)1層比信號(hào)2層具 有更好的通量對(duì)消特性。4.六層PCB設(shè)計(jì) 六層 PCB有很多種組合結(jié)構(gòu),但常用的結(jié)

43、構(gòu)形式主要有以下三種: (1)四個(gè)布線層,兩個(gè)參考平面位于中間層。 第1層:微帶線層(元件層);第2層:埋入式微帶線層;第3層:接地參考平面層;第 4層:電源參考平面層;第5層:埋入式微帶線層;第6層:微帶線層(底層)。 這種結(jié)構(gòu)的電源-地平面阻抗比較低,改變了全部元件的退耦特性。第2層靠近接地 參考平面(第3層),所以在第2層應(yīng)盡量布置 RF走線帶;第5層也可以作為 RF走線,但 必須預(yù)先確認(rèn)所有 RF回流的路徑存在且連續(xù)。第1層和第6層這兩個(gè)外層不能布設(shè)對(duì) RF 環(huán)境敏感的走線帶,因其直接面對(duì)外部電磁環(huán)境。(2)四個(gè)布線層,兩個(gè)參考平面位于第2、5層。 第1層:可布線層;第2層:接地參考平

44、面層(距離電源層較遠(yuǎn),退耦作用不明顯);第 3層:最佳布線層;第4層:可布線層;第5層:電源層(距離地層較遠(yuǎn),退耦作用不明顯); 第6層:可布線層。 這種布線的主要優(yōu)點(diǎn)在于:布線層阻抗低,有利于提高信號(hào)完整性,同時(shí)電源層和接地參考平面中對(duì)內(nèi)部布線層有較好的屏蔽作用;其缺點(diǎn)是電源與地之間的退耦作用不 明顯。(3)三個(gè)布線層,三個(gè)參考平面。 第1層:微帶線層(元件層);第2層:電源平面;第3層:地平面;第4層:帶狀線平 面;第5層:地平面;第6層:微帶線層(低層)。 這種結(jié)構(gòu)的實(shí)用性不強(qiáng),主要是具有概念上的價(jià)值。在真正的應(yīng)用中,往往把第4層 轉(zhuǎn)化為接地層,可加強(qiáng)電源退耦能力并獲得較低的傳輸線阻抗。

45、5.八層和十層PCB設(shè)計(jì) 應(yīng)用前面的概論可以設(shè)計(jì)八層 PCB和十層 PCB的多種結(jié)構(gòu)。隨著層數(shù)的增多,結(jié)構(gòu) 的阻抗控制和通量對(duì)消特性會(huì)進(jìn)一步改變。特別是在多層布線時(shí),中間兩層信號(hào)線(如第 5、6層)可以被兩個(gè)接地平面(如第4、7層)所包圍,形成一種類似于同軸線的結(jié)構(gòu),其退 耦功能對(duì)兩個(gè)獨(dú)立的電源層(如第3、8層)均起作用。上面的疊層示例中,包含有三層或更多層參考平面的情況(例如1個(gè)電源層和2個(gè)接 地層),此時(shí)更靠近零電位參考平面的布線層比靠近電源平面的布線層具有更高速度信號(hào) 的走線特性,其依據(jù)是 PCB上抑制 EMI技術(shù)的基本概念。零電位平板通常都采用螺釘固 定在機(jī)架上,即將參考平面強(qiáng)制固定在

46、地電位上。如果參考平面固定在地電位,其電位將 無法改變,就會(huì)產(chǎn)生接地“反沖”和板間“感應(yīng)噪聲電壓”現(xiàn)象。如果零伏參考平面緊緊固定 在地電位上,通常在許多設(shè)計(jì)中就只有電源平面受 PCB 結(jié)構(gòu)所產(chǎn)生的開關(guān)信號(hào)頻率的 影響。集成芯片(源)在 PCB中的大電流與 PCB疊層參考平面的位置有關(guān)。集成芯片通常由 管殼電容耦合到大金屬結(jié)構(gòu)上,包括散熱片和附近的屏蔽箱體,會(huì)引起顯著的輻射干擾。 這種耦合會(huì)由于不同的疊層安排而加劇或減弱。在多層板的接地平面被合并為一層時(shí),可 以增強(qiáng)抑制 RF能量的作用,因其減小了組合到機(jī)殼上的寄生電容,在設(shè)計(jì)疊層時(shí),必須 考慮這一基本的原理。11.3 印制電路板的EMC實(shí)現(xiàn)11

47、.3.1 時(shí)鐘電路時(shí)鐘電路包括振蕩器、緩沖器、驅(qū)動(dòng)以及相關(guān)元件(包括主動(dòng)及被動(dòng)元件),它們和分 布導(dǎo)線是 PCB產(chǎn)生輻射的重要來源。RF輻射直接與主動(dòng)元件的上升/下降時(shí)間有關(guān)。1.元件布置 將時(shí)鐘電路放在 PCB中央位置或 PCB上金屬銅柱的接地點(diǎn),而不要放置在邊緣或是 鄰近I/O 電路區(qū)域。如果時(shí)鐘要連接到附屬卡或排線上,則應(yīng)將時(shí)鐘電路遠(yuǎn)離PCB內(nèi)部連 接線,直接在連接器處對(duì)時(shí)鐘線作終端處理,避免時(shí)鐘線因未連接適當(dāng)終端變成開路狀 態(tài),而等效成一單極天線。將振蕩器及晶體直接安裝在 PCB上,不要使用接插件。接插件 會(huì)增加接腳長度電感,使得輻射及耦合路徑增多。只把與時(shí)鐘電路有關(guān)的線路放在時(shí)鐘發(fā)

48、生器區(qū)域,避免放置其他軌線接近、穿越此時(shí)鐘區(qū)域。在時(shí)鐘電路周圍使用法拉第籠,圍 繞時(shí)鐘放置一圈的接地線。2.區(qū)域性接地平面 將時(shí)鐘電路放置在單一的區(qū)域性地平面上,此區(qū)域性地平面需在第一層,并且直接經(jīng) 由振蕩器的接地腳及最少兩個(gè)貫穿孔接到極板的地平面,此地平面同時(shí)應(yīng)鄰近接地銅柱且 接到接地銅柱上。使用區(qū)域性接地平面的最主要理由如下:振蕩器內(nèi)部電路產(chǎn)生 RF電流,如果振蕩器裝在金屬殼中,其 DC 接地柱同時(shí)可當(dāng)作 DC電壓參考位及 RF電流接地路徑。若所選用的振蕩器產(chǎn)生的 RF電流很大,以至于接地 腳無法足夠地將此 RF電流導(dǎo)引至接地端,使金屬殼體變成一單極天線,與其最近的接地 平面相隔較遠(yuǎn),那么

49、就無法提供足夠的輻射耦合路徑給 RF電流接地。在振蕩器及時(shí)鐘電路正下方放置一區(qū)域性地平面,可提供一映像平面以捕捉產(chǎn)生于振 蕩器內(nèi)部及相關(guān)線路上的共模 RF電流,因而可降低 RF輻射。同時(shí),為了將差模 RF電流 也導(dǎo)引至此區(qū)域地平面,必須提供多重連接至系統(tǒng)的地平面。由區(qū)域地平面、極板第一層 至板子內(nèi)部地平面的貫穿孔可提供低阻抗的接地路徑。為強(qiáng)化此區(qū)域地平面效果,時(shí)鐘產(chǎn) 生器線路應(yīng)靠近機(jī)殼接地處,以360的貫穿孔連接墊連接,以確保其連接的低阻抗。當(dāng)使用區(qū)域地平面時(shí),不要將其他線布在該平面內(nèi),否則會(huì)破壞映像平面的功能。如 果軌線經(jīng)過區(qū)域地平面,會(huì)造成接地回路電位及接地平面的不連續(xù)性。 相關(guān)電路必須臨

50、近于振蕩器,以便擴(kuò)展區(qū)域地平面將相關(guān)電路包含進(jìn)來。一般來說, 一個(gè)振蕩器推動(dòng)一個(gè)緩沖器,緩沖器又是一個(gè)快速邊沿元件,其以大幅度變化的電壓及電 流注入信號(hào)軌線,使得共模和差模 RF電流同時(shí)存在,就可能造成 EMI問題。3.阻抗控制 對(duì)時(shí)鐘線要進(jìn)行阻抗控制,應(yīng)選擇適當(dāng)?shù)能壘€寬度及其與最近平面的距離,具體計(jì)算 公式見式(117)式(1110)。4.傳輸延遲 傳輸延遲是導(dǎo)線每單位長度的電容量的函數(shù),此電容量又是介電常數(shù)、導(dǎo)線寬度、軌 線與映像平面間高度的函數(shù)。以 G 10玻璃纖維板(r=5.0)上的微帶線為例,其傳輸延遲 為1.77ns/ft;以 FR 4材質(zhì)(r=4.6)上的帶狀線為例,其傳輸延遲為

51、1.72ns/ft(1ft=0. 3048m)。5.去耦合 時(shí)鐘電路元件應(yīng)加設(shè)電容器作 RF去耦合,這是因?yàn)楫a(chǎn)自這些元件的切換能量會(huì)注入 電源及接地平面,這些能量會(huì)轉(zhuǎn)移到其他電路或子系統(tǒng),形成 RF噪聲。對(duì)所有時(shí)鐘區(qū)域 除了要加設(shè)去耦合電容外,還要再加設(shè)高頻去耦合電容。所選電容諧振頻率要大于所需壓 制的時(shí)鐘諧波,一般應(yīng)考慮到時(shí)鐘的第五次諧波。6.軌線長度 在擺放時(shí)鐘或是周期信號(hào)元件位置時(shí),調(diào)整其位置使其可達(dá)到最短布線長度及最少貫 穿孔數(shù),因?yàn)樨灤┛讜?huì)增加軌線的電感。若時(shí)鐘或周期信號(hào)要從一層布線到另一層,穿越 點(diǎn)應(yīng)利用元件的引腳,以減少額外的貫穿孔,降低軌線電感。在I/O 元件或連接器附近2 英

52、寸內(nèi),任何時(shí)鐘或周期信號(hào)邊沿速率應(yīng)低于10ns,以防止周期信號(hào)產(chǎn)生的 RF電流進(jìn)入 I/O 電路。7.阻抗匹配 當(dāng)信號(hào)的邊沿很高時(shí),需要考慮此路徑上的信號(hào)傳輸及反射延遲。如果由源到負(fù)載的 傳輸時(shí)間大于信號(hào)邊沿時(shí)間,則將其視為一典型長線,此長線可能造成串?dāng)_、振蕩及反射 等問題。8.布線層 如果使用串聯(lián)電阻,則應(yīng)直接將電阻連接到元件的腳位而不要在其中放置貫穿孔。將 電阻放在頂層連接在元件輸出腳的旁邊,在電阻之后接一貫穿孔至內(nèi)部的信號(hào)層,相鄰映 像平面會(huì)以地平面優(yōu)于電源平面,因?yàn)榈仄矫鎸?duì) RF電流有較好的消除效果。對(duì)六層以上 板,不要將時(shí)鐘線布置在底層(即地平面和電源平面之下),板子的下半層通常留給

53、大信號(hào) 匯流排及I/O 電路。當(dāng)對(duì)時(shí)鐘或快速信號(hào)布線時(shí),經(jīng)常需要將布線貫穿至另一個(gè)布線層, 稱其為跳躍。當(dāng)跳躍發(fā)生在由水平方向?qū)又链怪狈较驅(qū)訒r(shí),返回電流無法同樣跳躍。9.串?dāng)_ 在PCB上軌線間的串?dāng)_現(xiàn)象,不僅發(fā)生在時(shí)鐘或是周期信號(hào)上,也會(huì)發(fā)生在數(shù)據(jù)、位 地址、控制線及輸入/輸出線上。高速信號(hào)、類比電路及其他高危險(xiǎn)信號(hào)可能因感應(yīng)來自其 他電路的串?dāng)_而被破壞;同時(shí),高速信號(hào)可能會(huì)耦合至其他低速或敏感電路,引起 EMI及 功能上的問題。串?dāng)_主要由并行線間的互感和電容引起,線間距越小,串?dāng)_越大,同時(shí)正 比于頻率及受害電路的阻抗。使用3W 規(guī)則和減少并行長度可有效降低線間串?dāng)_。10.終端處理 為防止因特

54、性阻抗不匹配造成信號(hào)破壞,需進(jìn)行終端處理。當(dāng)將周期信號(hào)以菊花鏈方 式走線時(shí),會(huì)產(chǎn)生反射(除非負(fù)載間的距離很短)。因此,對(duì)于快速邊沿信號(hào),輻射狀布線 方式要優(yōu)于菊花鏈方式,且每一個(gè)元件跡線都應(yīng)以其自身的特性阻抗作終端。根據(jù)幾何布 局、元件數(shù)量以及電力消耗等方面,選擇適合的終端方式。主要的終端方式有以下幾種:(1)串聯(lián)終端電阻。此方式適用于所有的負(fù)載都在跡線的尾端,且驅(qū)動(dòng)元件輸出阻抗 小于跡線有負(fù)載的特性阻抗時(shí)或是扇出數(shù)較少時(shí)。(2)并聯(lián)終端電阻。電阻阻值必須等于跡線的特性阻抗,且大約等于源阻抗,電阻另 一端接到參考源,通常接地。其主要缺點(diǎn)是增加了 DC電力消耗,因此電阻值通常為50 150。(3

55、)戴維寧網(wǎng)絡(luò)。此方式連接電阻的一端到電源,另一端接地,可確保邏輯0與1間的 轉(zhuǎn)換正確。對(duì) TTL邏輯來說,戴維寧終端最好。當(dāng)使用CMOS元件時(shí),要注意電壓基準(zhǔn)位 與輸入電壓的轉(zhuǎn)換關(guān)系,電阻值選擇不當(dāng)可能會(huì)造成臨界值變動(dòng)。(4)RC 網(wǎng)絡(luò)。此方式下 TTL 和 CMOS電路都能工作得很好。電阻值要配合跡線阻 抗,電容可保持元件的 DC電壓基準(zhǔn)位,結(jié)果只在轉(zhuǎn)換時(shí)才有 AC電流流到地。雖然RC 信 號(hào)網(wǎng)絡(luò)會(huì)使信號(hào)有些許延遲,但與一般并聯(lián)終端方式相比較,RC 網(wǎng)絡(luò)的電力消耗較少。 (5)二極管網(wǎng)絡(luò)。此方式通常用在成對(duì)信號(hào)上,二極管主要是用來限制跡線上的過沖 現(xiàn)象,同時(shí)又有很小的電力消耗。其缺點(diǎn)是二極管

56、對(duì)高速信號(hào)響應(yīng)較慢,雖然可以防止在 接收端的過沖,跡線上仍會(huì)產(chǎn)生反射現(xiàn)象。11.3.2 輸入/ 輸出及內(nèi)部連接 在 PCB上,I/O 及相關(guān)連接電路是一個(gè)對(duì) RFI、ESD及其他傳導(dǎo)和輻射干擾相當(dāng)敏感 的部分。I/O 電路的大部分 EMI問題來自于以下方面: (1)I/O 界面元件內(nèi)部的共模耦合。 (2)電源平面雜波耦合至I/O 電路及導(dǎo)線。 (3)時(shí)鐘信號(hào)經(jīng)電容性或電感性耦合至I/O 線。 (4)RF能量耦合到離開封裝的導(dǎo)線上。 (5)在連接器及信號(hào)線上缺少濾波器。 (6)在信號(hào)地、機(jī)殼接地、數(shù)字地、類比接地間有不適當(dāng)?shù)倪B接。 (7)混合不同的I/O 連接器。1.分割 1)功能上的子系統(tǒng) 每

57、一個(gè)I/O 都可視為 PCB上不同的子系統(tǒng)。要防止子系統(tǒng)間的 RF耦合,需要用到隔 離技術(shù)。功能上的子系統(tǒng)包含有一群元件及其相關(guān)電路,將元件彼此靠近可縮短布線長度 并使功能最優(yōu)化。2)寧靜區(qū)域 寧靜區(qū)域是一個(gè)將數(shù)字電路、類比電路、電源及接地平面等隔離的區(qū)域,可防止 PCB 上其他干擾源耦合至敏感電路。寧靜區(qū)域的使用須采用分割或壕溝的方式,即: (1)進(jìn)出I/O 信號(hào)必須要100%地隔離,可使用隔離變壓器或光耦合元件。 (2)數(shù)據(jù)信號(hào)濾波器。 (3)經(jīng)由一高阻抗共模電感器作濾波或以一鐵氧體元件保護(hù)。3)輻射雜波耦合 通過分割以防止內(nèi)部的 RF耦合。2.過流保護(hù) 有些 PCB會(huì)提供 AC或 DC電

58、源給外部連接線,如鍵盤、外接 SCSI設(shè)備、以太網(wǎng) 連接單元接口 AUI、光纖分布式接口 FDDI、遙測元件等,這些外接電壓需要符合產(chǎn)品 的安全規(guī)定要求。EN60950Section5.4.9(類似于 UL1950或 CSA C22.2#950)的 規(guī) 定如下: (1)在42.4V峰值以下的電路,應(yīng)要限制輸出電流(在任何負(fù)載情況下)不能超過8A。(2)在42.4V 峰值以下的電路,若開路電壓在021.2V,則應(yīng)有5.0A 額定電流的保 護(hù)元件;若開路電壓在21.242.4V,則應(yīng)有3.2A 額定電流的保護(hù)元件。(3)任何離開 PCB至外部連接器的 AC或 DC電壓應(yīng)有限制電流的元件,或是符合安

59、 全規(guī)范的保險(xiǎn)絲。11.3.3 背板及附屬卡 1.路徑及分割 在背板及主機(jī)板間,或是主機(jī)板與子板間連接的不連續(xù)處,會(huì)有系統(tǒng)中的差模 RF電 流輻射出去。背板通常包含許多時(shí)鐘及信號(hào)線,而共用單一的接地返回路徑。當(dāng)在整個(gè)連 接器中都分配有接地引腳時(shí),可使回路面積最小,進(jìn)而防止高準(zhǔn)位 RF電流耦合到其他元 件或子系統(tǒng)中。在多層板中使用地作為返回平面,以及在連接器的時(shí)鐘或信號(hào)線間加接地 腳位,可使 PCB上的環(huán)路得以控制。在連接器尚未定義腳位配置時(shí),應(yīng)把最高頻、最快邊 沿速度信號(hào)調(diào)整到最短長度的腳位位置,把最低頻、最慢邊沿信號(hào)調(diào)整到最長長度的腳位 位置。2.背板結(jié)構(gòu) 對(duì)于子板及插入式模組,須注意以下幾

60、個(gè)方面: 1)純凈的電源平面 電源供應(yīng)器的切換雜波、來自于系統(tǒng)其他部分的輻射或傳導(dǎo)耦合 RF電流、電壓降以 及地彈跳等,都會(huì)影響提供給元件及附加卡使用的電源純凈度。當(dāng)背板插上很多卡時(shí),可 能會(huì)發(fā)生電壓降,使得插在一邊的卡消耗的功率大于另一邊的卡消耗的功率。地彈跳一般 會(huì)發(fā)生在大功率消耗電路元件處于最大負(fù)載下同時(shí)切換時(shí),這會(huì)損壞信號(hào)的功能特性,而 去耦合電容可以移除由元件注入電源平面的高頻 RF電流。大容量電容器可防止電壓降以 維持適當(dāng)電位基準(zhǔn)。在背板上,必須針對(duì)每種附加模組,提供適當(dāng)?shù)姆蛛x電容器以消除地 彈跳;對(duì)背板上每一個(gè)I/O 連接器都應(yīng)提供充分的去耦合電容及大容量電容,以降低彈跳 并維持