在系統(tǒng)可編程技術(shù)多媒體教學(xué)系統(tǒng)課件

1、在系統(tǒng)可編程技術(shù)多媒體教學(xué)系統(tǒng)制作人：許鋼2001.02.01緒論第一講：可編程邏輯器件基礎(chǔ)第二講：Lattice公司的ispLSI 1016芯片第三講：器件設(shè)計(jì)第四講：ABEL硬件描述語言第五講：數(shù)字系統(tǒng)設(shè)計(jì)方法在系統(tǒng)可編程技術(shù)緒 論緒論： 在系統(tǒng)可編程技術(shù)（ISP: In-System Programming ）及其在系統(tǒng)可編程器件，是90年代迅速發(fā)展起來的一種新技術(shù)和新器件，它把80年代蓬勃興起的可編程邏輯器件（PLD: Programmable Logic Device）及其應(yīng)用推向了一個(gè)嶄新的階段。在系統(tǒng)可編程技術(shù)是在EDA技術(shù)高度發(fā)展的條件下產(chǎn)生和發(fā)展的。一、引言 電子設(shè)計(jì)自動(dòng)化E

2、DA（Electronic Design Automation）技術(shù)是新一代的自動(dòng)輔助電子設(shè)計(jì)工具，近年來在電子設(shè)計(jì)與制造領(lǐng)域，EDA技術(shù)越來越受到重視，已形成強(qiáng)勁的發(fā)展勢(shì)頭。專用集成電路ASIC（Application Specific Integrated Circuit）是當(dāng)前各種電子高科技產(chǎn)品的核心部分。ASIC的設(shè)計(jì)必須借助于EDA工具，而ASIC的改進(jìn)又對(duì)EDA工具提出更高的要求，從而促進(jìn)了EDA技術(shù)的發(fā)展。EDA和ASIC成為了推動(dòng)現(xiàn)代化電子工業(yè)前進(jìn)的兩項(xiàng)關(guān)鍵性的技術(shù)。二、EDA技術(shù)的發(fā)展及技術(shù)特色 EDA技術(shù)與電子技術(shù)、微電子結(jié)構(gòu)與工藝學(xué)的發(fā)展密切相關(guān)，匯集了計(jì)算機(jī)科學(xué)領(lǐng)域的大

3、多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，開發(fā)出來的一整套電子設(shè)計(jì)系統(tǒng)軟件。EDA技術(shù)的發(fā)展從60年代中期至今經(jīng)歷了三個(gè)階段。電子線路CAD是EDA發(fā)展的初級(jí)階段（60年代中期80年代初）。電子線路CAE是EDA發(fā)展的中級(jí)階段（80年代初90年代初）。ESDA是EDA發(fā)展的高級(jí)階段（90年代以來）電子線路CAD是EDA發(fā)展的初級(jí)階段（60年代中期80年代初）。在這個(gè)階段分別開發(fā)了一個(gè)個(gè)獨(dú)立的軟件工具，主要有電路原理圖繪制、PCB（印刷電路板）圖繪制、電路模擬、邏輯模擬等。它們利用計(jì)算機(jī)的圖形編輯、分析和計(jì)算等能力，協(xié)助工程師設(shè)計(jì)電子線路，使設(shè)計(jì)人員從大量繁瑣、重復(fù)計(jì)算和繪圖工作中解脫出來

4、。但總體來看自動(dòng)化程度低，需要人工干預(yù)整個(gè)設(shè)計(jì)過程。70年代出現(xiàn)的電路模擬軟件SPICE，就是這個(gè)時(shí)代的代表作之一。 電子線路CAE（Computer-Aided Engineering：計(jì)算機(jī)輔助工程）是EDA發(fā)展的中級(jí)階段（80年代初90年代初）。在這個(gè)階段各種設(shè)計(jì)工具均已齊全，如前面所提到的電路原理圖繪制、PCB圖繪制、電路模擬、邏輯模擬，還有這一階段新出現(xiàn)的自動(dòng)布局布線、電路的計(jì)算機(jī)仿真與分析、測(cè)試碼生成以及各種元件庫等。由于制定了EDA工業(yè)標(biāo)準(zhǔn)，采用統(tǒng)一的數(shù)據(jù)管理技術(shù)，因而能夠?qū)⒏鱾€(gè)工具集成為一個(gè)CAE系統(tǒng)。我們所熟悉的orCAD和Protel早期的版本是這一階段中兩種典型的設(shè)計(jì)工具

5、。 ESDA（Electronic System Design Automation：電子系統(tǒng)設(shè)計(jì)自動(dòng)化）是EDA發(fā)展的高級(jí)階段（90年代以來）。過去傳統(tǒng)的電子系統(tǒng)產(chǎn)品的設(shè)計(jì)方法是采用自底而上（Bottom-up）的方式，設(shè)計(jì)者先對(duì)系統(tǒng)結(jié)構(gòu)分塊，然后直接對(duì)每一塊進(jìn)行電路級(jí)的設(shè)計(jì)，最后把塊與塊組合成一個(gè)完整的系統(tǒng)。這種設(shè)計(jì)方式設(shè)計(jì)周期長，因?yàn)樵O(shè)計(jì)者不能預(yù)測(cè)下一階段可能出現(xiàn)的問題，而且每一階段是否存在問題，往往在系統(tǒng)整機(jī)調(diào)試時(shí)才能發(fā)現(xiàn)，到那時(shí)一般也很難通過局部電路的調(diào)整使整個(gè)系統(tǒng)達(dá)到既定的功能和指標(biāo)，很難確保設(shè)計(jì)一次成功，有時(shí)可能要重新設(shè)計(jì)。而EDA技術(shù)高級(jí)階段則采用一種新的設(shè)計(jì)概念，具體技術(shù)特色

6、如下：在設(shè)計(jì)方式方面:、采用并行工程（Concurrent Engineering）的設(shè)計(jì)方式，這種設(shè)計(jì)方式的核心是在設(shè)計(jì)階段就對(duì)設(shè)計(jì)對(duì)象（產(chǎn)品）具有全面的可預(yù)見性，它要求設(shè)計(jì)者從一開始就要考慮所設(shè)計(jì)產(chǎn)品的質(zhì)量、成本、開發(fā)周期、用戶需求和市場(chǎng)占有周期等綜合因素。 、采用自頂而下(Top-Down）層次化的設(shè)計(jì)方式，設(shè)計(jì)者從系統(tǒng)總體入手，進(jìn)行系統(tǒng)的行為或功能的劃分、描述和驗(yàn)證。這時(shí)設(shè)計(jì)已不再受通用器件的限制，設(shè)計(jì)者的精力主要集中在對(duì)所開發(fā)電子產(chǎn)品的準(zhǔn)確定義上，現(xiàn)在普遍采用高級(jí)語言對(duì)系統(tǒng)進(jìn)行描述和定義，如VHDL語言（Very-High-Speed-IC Hardware Description

7、Language：超高速集成電路硬件描述語言），然后由EDA系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級(jí)至物理級(jí)的設(shè)計(jì)，并進(jìn)行系統(tǒng)級(jí)的仿真和綜合。以上兩種設(shè)計(jì)方式使設(shè)計(jì)者始終可以在系統(tǒng)層次上把握設(shè)計(jì)的全過程，這一點(diǎn)對(duì)ASIC的設(shè)計(jì)尤為重要。 在設(shè)計(jì)工作環(huán)境方面: EDA工具是一個(gè)開放式的完整的集成設(shè)計(jì)環(huán)境，一般而言，同一個(gè)EDA集成開發(fā)環(huán)境至少應(yīng)包括電氣原理圖與硬件描述語言輸入、自動(dòng)布局布線PCB設(shè)計(jì)、混合型電路仿真、PLD設(shè)計(jì)與下載等功能。不同的EDA工具之間應(yīng)該具有良好的接口特性，從而能夠資源共享。電子線路CAD是EDA發(fā)展的初級(jí)階段（60年代中期80年代初）。電子線路CAE （Computer-Aided Engineering：計(jì)算機(jī)輔助工程）是EDA發(fā)展的中級(jí)階段（80年代初90年代初）。ESDA （Electronic System Design Aut