試驗(yàn)1：試驗(yàn)平臺(tái)操作基礎(chǔ)

1、實(shí)驗(yàn)1實(shí)驗(yàn)平臺(tái)操作基礎(chǔ)1、實(shí)驗(yàn)?zāi)康?） 了解實(shí)驗(yàn)平臺(tái)的組成和各個(gè)模塊的原理和功能；2）熟悉實(shí)驗(yàn)平臺(tái)的操作；3）預(yù)習(xí)接下來的四個(gè)實(shí)驗(yàn)，熟悉實(shí)驗(yàn)中的基本操作;4）準(zhǔn)備其余實(shí)驗(yàn)的記錄表格。2、實(shí)驗(yàn)內(nèi)容1）認(rèn)識(shí)實(shí)驗(yàn)平臺(tái)上各個(gè)模塊；2） 觀察實(shí)驗(yàn)2中PCM重建電壓的波形；3）觀察實(shí)驗(yàn)3中ASK調(diào)制和解調(diào)的信號(hào)波形；4） 觀察實(shí)驗(yàn)4中BPSK調(diào)制后的信號(hào)波形；5）觀察實(shí)驗(yàn)5中的發(fā)送和接收數(shù)據(jù)。3、實(shí)驗(yàn)原理實(shí)驗(yàn)平臺(tái)組成此通信與網(wǎng)絡(luò)試驗(yàn)平臺(tái)主要包含以下幾個(gè)部分：電源模塊、FPGA模塊、PCM模塊、PAM模塊、DDS模塊、BPSK傳輸模塊、ARM控制模塊和LCD顯示屏等，每部分的詳細(xì)內(nèi)容在下 面會(huì)有說明，試驗(yàn)平

2、臺(tái)的板圖如下所示：現(xiàn)場可編程門陣列(FPGAFPGA采用Altera公司的Cyclone? IV E系列的EP4C75,包含7.5萬個(gè)邏輯單元、305個(gè) M9K存儲(chǔ)器模塊、2,745Kbits存儲(chǔ)器總?cè)萘俊?00個(gè)18 x 18乘法器、4個(gè)PLL、426個(gè)最大用 戶 I/O。閃存(FLASHFlash采用EPCS64N芯片，用于 AS 下載程序后存儲(chǔ)程序，使FPGA芯片斷電重啟后能夠重新加載程序。另外，F(xiàn)LASH芯片還可以用編程器寫入固定數(shù)據(jù)，例如查找表格、語音信號(hào) 燈數(shù)據(jù)，這樣就可以用 FPGA控制讀功能，實(shí)現(xiàn)對(duì)固定存儲(chǔ)器的讀功能。直接數(shù)字頻率綜合(DDS直接數(shù)字頻率綜合(DDS)采用芯片

3、AD9850。直接數(shù)字頻率合成石一種由一個(gè)高穩(wěn)定度和準(zhǔn)確度的標(biāo)準(zhǔn)參考頻率源，長生千百萬個(gè)具有同一頻率穩(wěn)定度和準(zhǔn)確度的信號(hào)的技術(shù)，它具有模擬頻率合成器難以比擬的優(yōu)點(diǎn)，是簡化和改善頻率合成技術(shù)的有力工具。其主要優(yōu)點(diǎn)有：頻率轉(zhuǎn)換快：DDS頻率轉(zhuǎn)換時(shí)間段，一般在納秒級(jí)；分辨率高：大多數(shù) DDS可提供的頻率分辨率小于 1Hz,許多小于0.001Hz,有些甚至還要小，AD9850的頻率分辨率在125MHz的參考時(shí)鐘下，頻率分辨率為 0.0291Hz;合成范圍寬：AD9850可以產(chǎn)生0.03Hz至ij 62.5MHz的頻率輸出(參考時(shí)鐘為125MHz);信號(hào)純度高；可控制相位：DDS可方便地控制輸出信號(hào)的相

4、位，在頻率變換時(shí)也能保持相位連續(xù)，在所有的頻率合成技術(shù)中，這個(gè)特點(diǎn)是DDS所獨(dú)有的。應(yīng)用AD9850的原理圖見圖 XXX 。GNDCLOCK INMASTER RFSFTFREQUENCY UPTIATF/ DATA REGISTERWORD LOAD CLOCKHJGH SPEEDDDS彳 32.BIT TUNING WORD、4 PHASE 、ANDCONTROLWORDSFREQUENCY/PHASEDATA REGISTERDATA INPUT REGISTERSERIALTI QAoj下PARALLELLOAD10-BIT DAC17COMPARATORAD9350DAC RSETA

5、NALOG OUTANALOG INCLUCK OU tCLOCK OUT1-BIT x 8-BIT5 x40 LOADS 5 LOADSFKtjUtMCY, FHAJMz, AND LUNIRULDATA INPUTAD9850共包含5字節(jié)(40bits)控制碼，它提供5bit的數(shù)控相位調(diào)制，能使輸出相位以、或是它們?nèi)我饨M合的增量改變；提供 32bit頻率控制字。AD9850的輸出頻率 ，參考時(shí)鐘CLKIN以及頻率控制字的關(guān)系滿足下式;其中頻率控制字為32bit控制字的值。AD9850的數(shù)據(jù)輸入模式分為兩種：并行輸入模式和穿行輸入模式。在并行輸入模式的情況下，模式控制碼為“ 00”，由數(shù)據(jù)輸

6、入端（D0D7）每次8bit 一次輸入頻率控制字。在串行輸入模式的情況下，*II式控制碼為“11”，由數(shù)據(jù)輸入端 D7每次1bit 一次輸入頻率控制字。因?yàn)锳D9850的輸出時(shí)取樣信號(hào)，它的輸出頻譜遵循奈奎斯特抽樣定理，它的輸出頻譜應(yīng)該包括基本脈沖諧波譜，所以 AD9850的輸出后會(huì)接低通濾波器，從而得到更好的正弦波。PC網(wǎng)解碼芯片PCM編解碼功能采用芯片 TP3070來實(shí)現(xiàn)。TP3070內(nèi)部的主要功能為實(shí)現(xiàn) PCM編解碼， 運(yùn)用了先進(jìn)的開關(guān)電容技術(shù)，在發(fā)送端進(jìn)行帶通濾波處理，在接收端進(jìn)行低通濾波處理。在PCM編碼方面可以選用 A律或律，并采用了彳統(tǒng)的穿行PCM接口，使主頻能夠達(dá)到 4.096

7、MHz。TP3070芯片內(nèi)部的主要功能電路框圖如下圖：IKTEftPACE LATCHES 十H一出15 il* U LI 111 鼻口其中待編碼信號(hào)從口輸入，經(jīng)過濾波電路之后，進(jìn)入編碼模塊（ ENCODER）,之后從發(fā)送端（、）發(fā)送出去，在本實(shí)驗(yàn)平臺(tái)中，其信息將接入到FPGA芯片中進(jìn)行處理。與編碼模塊相對(duì)應(yīng)的便是解碼模塊，從接口、輸入已經(jīng)編碼完成的 PCM信號(hào)處理存儲(chǔ)到寄存器（RX REGISTER ）中，進(jìn)行濾波處理后從接口輸出。芯片中的其他主要接口分為以下幾個(gè)部分:、為數(shù)據(jù)發(fā)送、接收部分幀同步時(shí)隙信號(hào)BCLK MCLK為位時(shí)鐘(bit clock)信號(hào)及接收部分主時(shí)鐘信號(hào)；CCLK CQ

8、 CI為時(shí)鐘及芯片參數(shù)配置輸入接口；芯片TP3070正常工作前，需要進(jìn)行工作參數(shù)設(shè)置，其中比較關(guān)鍵的幾個(gè)參數(shù)設(shè)置為：主時(shí)鐘(MCLK)工作頻率的選擇；A律或者 律的量化選擇；輸入、輸出信號(hào)幅度的量程；芯片內(nèi)部延時(shí)(Delayed Data Timing)和非延時(shí)(Non-Delayed Data Timing )的時(shí)序模式選擇。芯片TP3070的具體參數(shù)含義、參數(shù)輸入芯片的時(shí)序請(qǐng)從相應(yīng)的Datasheet中查詢，芯片在實(shí)驗(yàn)中的具體應(yīng)用將在“ PCM編解碼實(shí)驗(yàn)”中進(jìn)行進(jìn)一步的闡述。PAMW制芯片PAM調(diào)制功能采用芯片 MAX4575來實(shí)現(xiàn)，MAX4575芯片其內(nèi)部主要為兩通道的單刀單 擲開關(guān)組成

9、，開關(guān)都能處理正常的模擬輸入信號(hào)，適用于低失真音頻模擬信號(hào)。其內(nèi)部結(jié)構(gòu)框 圖如下圖所示：H01C0M1IN2GNDMAX4575V+IN1COM2N02SO/pMAXMAM4575LOGICSWITCH01OFF ONSWITCHES SHOWN FOR LOGIC U INPUT為了實(shí)現(xiàn)PAM調(diào)制，使用 MAX4575中的一個(gè)通道即可，從 COM1端口輸入一個(gè)頻率較 高的正弦波，從IN1端口收入一個(gè)編碼后的方波，通過方波控制開關(guān)電路實(shí)現(xiàn)正弦波信號(hào)是否 輸出，從而間接的實(shí)現(xiàn)了編碼后方波與正弦波的乘法操作。數(shù)模轉(zhuǎn)換(DAC數(shù)模轉(zhuǎn)換模塊采用 AD9709芯片來實(shí)現(xiàn)，芯片中擁有高速雙通道 8bit的

10、數(shù)模轉(zhuǎn)換器，尤其 在處理通信*II式中的I、Q兩路數(shù)據(jù)時(shí)進(jìn)行了優(yōu)化， 接口處都配置有緩存區(qū)， 兩路的寫入信號(hào)和 時(shí)鐘控制信號(hào)都是分開的，芯片中的主要端口如下：DB7P1DB0P1: 8bit的1通道待轉(zhuǎn)化的數(shù)字信號(hào)；WRT1: 1通道的數(shù)據(jù)寫入信號(hào)；CLK1:分配給DAC的主時(shí)鐘信號(hào)。8bit的數(shù)字信號(hào)可以轉(zhuǎn)化為 256個(gè)不同幅度的模擬信號(hào)，雙通道的轉(zhuǎn)換可以適用于I、Q兩路通信，在使用芯片時(shí)，其關(guān)鍵信號(hào)的寫入時(shí)序如下圖所示：在數(shù)字彳t號(hào)（DATA IN ）輸入的有效時(shí)間（）內(nèi)，需要一個(gè)寫信號(hào)（WRT1 ）來使芯片采集數(shù)據(jù)，輸出信號(hào)（）比寫信號(hào)（WRT1 ）稍有延遲（），由時(shí)序圖不難發(fā)現(xiàn)，我們不

11、妨將WRT1與CLK1信號(hào)綁在一起方便實(shí)現(xiàn)。模數(shù)轉(zhuǎn)換（ADC數(shù)模轉(zhuǎn)換模塊采用 AD9288芯片來實(shí)現(xiàn)，芯片中擁有高速雙通道8bit的數(shù)模轉(zhuǎn)換器，具有片上跟蹤和電路保持的功能，具有低成本、低功耗、體積小、易用性等優(yōu)點(diǎn)，尤其具有出色的 動(dòng)態(tài)性能，能在100MSPS范圍能正常工作。8bit數(shù)字信號(hào)從FPGA輸入到數(shù)模轉(zhuǎn)換芯片 AD9709轉(zhuǎn)換為模擬信號(hào)后，經(jīng)過傳輸回路， 回到模數(shù)轉(zhuǎn)換芯片 AD9288后再轉(zhuǎn)化為數(shù)字信號(hào)。調(diào)制器（Modulator ）調(diào)制器我們使用調(diào)制芯片 LTC5598來實(shí)現(xiàn)，LTC5598可以直接調(diào)制I/Q兩路信號(hào)，應(yīng)用于 高性能的無線信號(hào)傳輸系統(tǒng)，例如點(diǎn)對(duì)點(diǎn)的微波鏈路、GSM、

12、EDGE、CDMA等。I/Q兩路基帶信號(hào)輸入經(jīng)過電壓 -電流轉(zhuǎn)換器后，進(jìn)入混頻器，混頻器的輸出相加后，應(yīng)用 一個(gè)緩沖區(qū)，轉(zhuǎn)換成差分混頻器信號(hào)輸出，其典型應(yīng)用框圖如下：5MHz to 1600MHz Direct Conversion Transmitter Application在這個(gè)實(shí)驗(yàn)平臺(tái)上，由FPGA輸出的8bit信號(hào)經(jīng)過DAC后就變成了模擬信號(hào)，模擬信號(hào)經(jīng)過濾波之后便進(jìn)入調(diào)制器上變頻成射頻信號(hào)。解調(diào)器(Demodulator )與調(diào)制器相對(duì)應(yīng)的便是解調(diào)器芯片LTC5584 ,它是直接轉(zhuǎn)換正交解調(diào)器，為高線性度接收機(jī)的應(yīng)用進(jìn)行了優(yōu)化，工作頻率從30MHz到1.4GHz。在通信接收機(jī)中，可

13、以將射頻信號(hào)直接轉(zhuǎn)換為帶寬為530MH或者更高的I/Q基帶信號(hào)。高線性度的LTC5584解調(diào)芯片為接收器提供了超大的動(dòng)態(tài)工作范圍，不需要中頻信號(hào)處理及濾波操作，就能直接將射頻信號(hào)轉(zhuǎn)換到基帶信號(hào)，其典型應(yīng)用框圖如下：Direct Conversiah Receiver wilh IIP? anr DC Olfsel Calibrahon微控制器(NXP_ARM這個(gè)實(shí)驗(yàn)平臺(tái)上的微控制器選擇了NXP公司推出的基于 ARM內(nèi)核的LPC1778芯片，操作頻率可達(dá)100MHz以上，外設(shè)組件包含高達(dá) 512KB的flash存儲(chǔ)器、64KB的數(shù)據(jù)存儲(chǔ)器、以 太網(wǎng)MAC、USB主機(jī)/從機(jī)/OTG接口、8通道DM

14、A控制器、4個(gè)UART、2條CAN通道、2 個(gè)SSP控制器、SPI接口、3個(gè)IIC接口、2輸入和2輸出的IIS接口、8通道的12位ADC、10 位DAC、電機(jī)控制PWM、正交編碼器接口、 4個(gè)通用定時(shí)器、6輸出的通用PWM、帶有獨(dú)立 電池供電的超低功耗 RTC和多大70個(gè)的通用IO管腳。在這個(gè)實(shí)驗(yàn)平臺(tái)中，我們主要使用微控制器來實(shí)現(xiàn)以下幾個(gè)主要功能：按鍵：輸入操作者輸入的指令到微控制器進(jìn)行處理；液晶顯示屏：通過微控制器來控制液晶顯示屏顯示菜單、選項(xiàng)等；I2C總線：傳輸微控制器的信號(hào)至FPGA進(jìn)行參數(shù)設(shè)置；各種接口：微控制器控制著包括USR光纖、UART、網(wǎng)口等輸入接口。在實(shí)驗(yàn)過程中，我們通過按鍵

15、來控制微控制器，進(jìn)行實(shí)驗(yàn)的選擇，微控制器通過I2C總線對(duì)FPGA硬件程序進(jìn)行相應(yīng)的參數(shù)設(shè)置，隨后 FPGA輸出相應(yīng)的信號(hào)，啟動(dòng)周邊的各種功能芯 片進(jìn)行工作，我們便可以通過示波器、LED燈等觀測到相應(yīng)的實(shí)驗(yàn)現(xiàn)象。撥碼開關(guān)（共16位）、晶體振蕩器和二極管顯示等的附屬部分實(shí)驗(yàn)平臺(tái)上共有16位撥碼開關(guān)，撥碼開關(guān)都與 FPGA芯片相連，便于產(chǎn)生用戶需要的手動(dòng) 控制信號(hào)，如使得 FPGA工作復(fù)位的RESET信號(hào)等。晶體振蕩器主要用于原始時(shí)鐘的產(chǎn)生， 實(shí)驗(yàn)平臺(tái)上采用了 60.8MHz的晶振，直接接入FPGA 芯片內(nèi)，F(xiàn)PGA芯片進(jìn)行時(shí)鐘分頻后產(chǎn)生各種所需的時(shí)鐘頻率， 比如給DDS的參考時(shí)鐘、給PCM 的MC

16、LK時(shí)鐘、給 DAC和ADC的寫時(shí)鐘等。二極管的顯示部分主要用于顯示某些數(shù)據(jù)的處理結(jié)果。例如，在做 BPSK調(diào)制實(shí)驗(yàn)時(shí)，通 過兩排二極管等來看（8,4）漢明碼的發(fā)送和接收情況作對(duì)比，一目了然。4.實(shí)驗(yàn)操作流程預(yù)習(xí)實(shí)驗(yàn)二通讀實(shí)驗(yàn)二指導(dǎo)書通過單片機(jī)在根目錄中進(jìn)入PCM Set在PCM Switch中將PCM控制置于 ON狀態(tài)在PCM頻率選擇1kHz退出至根目錄，進(jìn)入 Digital Rheostat,調(diào)整 Signal AMP control 至 32將示波器探針與PCM Regain端口連接，在示波器上檢測并記錄正弦波的頻率和峰峰值。預(yù)習(xí)實(shí)驗(yàn)三1）通讀實(shí)驗(yàn)三指導(dǎo)書2）在單片機(jī)目錄下進(jìn)入 PAM Set （OOK調(diào)制實(shí)驗(yàn)）；3）在PAM Switch子目錄下將實(shí)驗(yàn)開關(guān)置于 ON（OOK模塊開始工作）；4） 在PAM CARRYER FREQ錄下中1k的正弦載波頻率；5）使用示波器的雙通道同時(shí)觀察FPGA產(chǎn)生的調(diào)制信號(hào)（TP46）和最終解調(diào)輸出的信號(hào)（TP1）,比較二者的差別；預(yù)習(xí)實(shí)驗(yàn)四1）通讀實(shí)驗(yàn)四指導(dǎo)書2）啟動(dòng)實(shí)驗(yàn)平臺(tái)，通過LCD顯示屏進(jìn)行操作，在BPSK SWITCH單下選擇 ON來啟動(dòng)BPSK 模式；3）進(jìn)入BPSK MOD睞單，選擇隨機(jī)序列發(fā)送模式（random模式）；4）使用示波器檢測 TP50 （RF OUT管腳觀察調(diào)制后的信號(hào)，找到