微機(jī)原理與接口技術(shù)課件：10存儲(chǔ)器與存儲(chǔ)擴(kuò)展

1、10 存儲(chǔ)器與存儲(chǔ)擴(kuò)展1. 存儲(chǔ)系統(tǒng)與半導(dǎo)體存儲(chǔ)器分類 2. 存儲(chǔ)器層次結(jié)構(gòu)與譯碼電路3. 隨機(jī)存儲(chǔ)器（RAM）4. 只讀存儲(chǔ)器（ROM）5. CPU與存儲(chǔ)器的連接1 存儲(chǔ)系統(tǒng)與半導(dǎo)體存儲(chǔ)器的分類1.1 存儲(chǔ)系統(tǒng)計(jì)算機(jī)的 存儲(chǔ)器外存儲(chǔ)器 作用：用于存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)，是主機(jī)一部分。 特點(diǎn)：通常用半導(dǎo)體存儲(chǔ)器作為內(nèi)存儲(chǔ)器。內(nèi)存速度較高，CPU可直接讀寫(xiě)。 作用：用于存放暫時(shí)不用的程序和數(shù)據(jù)。 特點(diǎn)：容量大、速度較低、CPU不能直接讀寫(xiě)。內(nèi)存儲(chǔ)器存儲(chǔ)系統(tǒng) 通過(guò)軟、硬件結(jié)合，形成了內(nèi)存-外存的存儲(chǔ)層次，即存儲(chǔ)系統(tǒng)。 高速度、大容量和低成本的矛盾-存儲(chǔ)器層次結(jié)構(gòu)1.1 存儲(chǔ)系統(tǒng)1.2 半導(dǎo)體存儲(chǔ)

2、器的分類及特點(diǎn)按制造工藝分：有雙極型、MOS型存儲(chǔ)器；1. 分類閃速存儲(chǔ)器（Flash），既具有RAM易讀、寫(xiě)、體積小、集成度高、速度快等優(yōu)點(diǎn)，又有ROM斷電后信息不丟失等優(yōu)點(diǎn)。按存取方式分：有隨機(jī)存取（RAM）和只讀存儲(chǔ) 器（ROM）；按存儲(chǔ)原理分：有靜態(tài)（SRAM）和動(dòng)態(tài)（DRAM）2. 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)性能指標(biāo):容量、存取時(shí)間、價(jià)格、集成度、功耗、可靠性、從功能和接口電路角度，最重要是芯片的容量和存取時(shí)間。（1）存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器存放二進(jìn)制信息的總位數(shù)即：存儲(chǔ)容量=存儲(chǔ)單元數(shù)單元的位數(shù)芯片的容量通常采用比特（Bit）作為單位。如N8、N4、N1這樣的形式來(lái)表示芯片的容量 (

3、集成方式) 。 計(jì)算機(jī)中一般以字節(jié)B（Byte）為單位，如256KB、512KB等。大容量的存儲(chǔ)器用MB、GB、TB為單位。 （2）存取時(shí)間 是反映存儲(chǔ)器工作速度的一個(gè)重要指標(biāo)，是指從CPU給出有效的存儲(chǔ)器地址啟動(dòng)一次存儲(chǔ)器讀/寫(xiě)操作，到該操作完成所經(jīng)歷的時(shí)間。 讀操作：存取時(shí)間就是讀出時(shí)間，即從地址有效到數(shù)據(jù)輸出有效之間的時(shí)間，通常在10100ns之間。 寫(xiě)操作：而對(duì)一次寫(xiě)操作，存取時(shí)間就是寫(xiě)入時(shí)間。（一般大于讀）（3）可靠性（4）集成度（5）位價(jià)2. 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)3 隨機(jī)存儲(chǔ)器（RAM）3.1 靜態(tài)存儲(chǔ)器（SRAM）存儲(chǔ)單元由兩個(gè)增強(qiáng)型的NMOS反相器交叉耦合而成靜態(tài)存儲(chǔ)電路內(nèi)部

4、結(jié)構(gòu)圖1100101.存儲(chǔ)過(guò)程：正反饋2.譯碼：行列均有效3.讀?。航?jīng)控制管輸 出到I/O線特點(diǎn):集成度低，功 耗較大。 速度快，穩(wěn)定； 無(wú)刷新電路。3.1 靜態(tài)存儲(chǔ)器1. 型號(hào)介紹 SRAM的不同規(guī)格，如2101（2564位）、2102（1K1位）、 2114（1K4位）、4118（1K8位）、6116（2K8位）。 現(xiàn)在常用型號(hào)：6264（8K8位）和62256（32K8位）等。 2. 6116 6116是2KB靜態(tài)存儲(chǔ)器芯片。3.1 靜態(tài)存儲(chǔ)器6116真值表工作方式I/O線狀態(tài)功率狀態(tài)H沒(méi)選中高 阻備用狀態(tài)LL寫(xiě) 入DIN運(yùn)行狀態(tài)LHL讀 出DOUT運(yùn)行狀態(tài)LHH高 阻運(yùn)行狀態(tài)3.2 動(dòng)

5、態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）1. 動(dòng)態(tài)讀寫(xiě)原理 DRAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。 特點(diǎn)：集成度高，功耗低。 速度慢于SRAM，需要不斷刷新。寫(xiě)入時(shí)：寫(xiě)選線為1，T1導(dǎo)通；寫(xiě)入的數(shù)據(jù)通過(guò)T1管存儲(chǔ)到T2管的Cg電容中。3.2 動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）1. 動(dòng)態(tài)讀寫(xiě)原理 DRAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。 特點(diǎn)：集成度高，功耗低。 速度慢于SRAM，需要不斷刷新。讀出時(shí)：先給預(yù)充脈沖，T1導(dǎo)通，使讀數(shù)據(jù)線寄生電容Cg充電到VDD，然后啟動(dòng)讀選線為1，進(jìn)行讀出操作。3.2 動(dòng)態(tài)

6、讀寫(xiě)存儲(chǔ)器（DRAM）2. DRAM的刷新 刷新即對(duì)基本存儲(chǔ)電路進(jìn)行補(bǔ)充電荷 就是每隔一定時(shí)間（一般2ms）對(duì)DRAM的所有單元進(jìn)行讀出，經(jīng)讀出放大器放大后再重新寫(xiě)入原電路中，以維持電容上的電荷，進(jìn)而使所存信息保持不變。（1）正常讀/寫(xiě)存儲(chǔ)器也是一次刷新（2）每隔2ms單獨(dú)周期性刷新一次結(jié)構(gòu)上是采用按行刷新-其時(shí)間稱為刷新周期。內(nèi)部劃分成小矩陣，這樣所有的矩陣同時(shí)進(jìn)行刷新。3.2 動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM） 三種刷新方式（1）集中刷新方式 在最大刷新時(shí)間間隔中，集中在一個(gè)時(shí)間段對(duì)芯片的每一行都進(jìn)行刷新。 優(yōu)點(diǎn)是存儲(chǔ)器的利用率高，控制比較簡(jiǎn)單。但不適合實(shí)時(shí)性較強(qiáng)的系統(tǒng)使用。 將各刷新周期安排在每

7、個(gè)正常讀寫(xiě)周期之后。 刷新方式的時(shí)序控制比較簡(jiǎn)單，對(duì)存儲(chǔ)器的讀寫(xiě)沒(méi)有長(zhǎng)時(shí)間的“死區(qū)”。但刷新過(guò)于頻繁，存儲(chǔ)器的效率過(guò)低。 根據(jù)存儲(chǔ)器需要同時(shí)刷新的最大行數(shù)，計(jì)算出每一行的間隔時(shí)間，通過(guò)定時(shí)電路提出刷新請(qǐng)求進(jìn)行一次刷新操作。 現(xiàn)大多數(shù)計(jì)算機(jī)都采用的是異步刷新方式。（2）分散刷新方式（3）異步刷新方式3.2 動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）3. DRAM芯片舉例 目前常用的有4164（64K1Bit）、41256（256K1Bit）、41464（64K4Bit）和414256（256K4Bit）等類型。（1）DRAM 4164的存儲(chǔ)芯片結(jié)構(gòu)4 只讀存儲(chǔ)器(ROM)掩膜ROM存儲(chǔ)結(jié)構(gòu)圖1 掩膜ROM 單元

8、D3D2D1D0單元01010單元11101單元20101單元30110位2 可擦編程只讀存儲(chǔ)器(EPROM)浮柵MOS EPROM存儲(chǔ)電路反向電壓1. EPROM的存儲(chǔ)單元電路PN結(jié)勢(shì)壘D、S之間導(dǎo)通3 電可擦只讀存儲(chǔ)器(EEPROM) 擦除：若VG的極性相反也可以使電荷從浮空柵流向漏極；還可按字節(jié)擦除。 編程：隧道二極管，它在第二柵與漏極之間電壓VG的作用下，使電荷通過(guò)它流向浮空柵。4 Flash（閃速）存儲(chǔ)器 閃速存儲(chǔ)器是以單晶體管EPROM單元為基礎(chǔ)。具有可靠的非易失性、電擦除性；經(jīng)濟(jì)的高密度，低成本；固體性；可直接執(zhí)行。能夠用于程序代碼和數(shù)據(jù)存 儲(chǔ)的理想媒體；迅速清除整個(gè)器件所有內(nèi)容

9、，可字節(jié)操作； 擦除和重新編程幾十萬(wàn)次。擦寫(xiě)速度快，接近于RAM。5 CPU與存儲(chǔ)器的連接5.1 連接存儲(chǔ)器的基本問(wèn)題 1. 把握要領(lǐng)-緊扣三總線 CPU與存儲(chǔ)器連接示意AB 地址總線與容量對(duì)應(yīng)；均經(jīng)鎖存器與主存全部對(duì)應(yīng)相連接。DB數(shù)據(jù)總線根據(jù)8、16位不同，分別與高8位或低8位對(duì)應(yīng)連接。CB控制總線一般考慮CS、WE、 RD、M/IO及相應(yīng)的控制邏輯。5.1 連接存儲(chǔ)器的基本問(wèn)題1）CPU總線的帶負(fù)載能力 可加驅(qū)動(dòng)器或緩沖器2）速度匹配與時(shí)序控制 盡量選快速芯片3） 數(shù)據(jù)通路匹配4）合理的內(nèi)存分配 分為ROM區(qū)和RAM區(qū)存儲(chǔ)器以字節(jié)為單位，16位或32位數(shù)據(jù)，放連續(xù)的幾個(gè)內(nèi)存單元中，稱為“字

10、節(jié)編址結(jié)構(gòu)”。 2. 綜合考慮的因素存儲(chǔ)器的位數(shù)與其數(shù)據(jù)線數(shù)相對(duì)應(yīng)： 3.存儲(chǔ)器的片選與地址分配 10 位地址， 1024 單元 8 位地址， 256單元 1) 正確連接存儲(chǔ)器的關(guān)鍵點(diǎn) 合理分配存儲(chǔ)空間，并正確譯碼； 芯片的片選信號(hào)和字選控制當(dāng)CS （或CE） =0時(shí)，芯片被選中當(dāng)CS （或CE） =1時(shí)，芯片被封鎖 芯片單元與地址線數(shù)相對(duì)應(yīng)存儲(chǔ)容量10248=8K 位1K字節(jié)8根數(shù)據(jù)線 芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴(kuò)展地址線， 3.存儲(chǔ)器的片選與地址分配 每只芯片均有一條片選線CS(CE)，選通芯片。片內(nèi)地址：由存儲(chǔ)器芯片上地址線編碼決定。擴(kuò)展多芯片時(shí)解決2 個(gè)問(wèn)題：2) 地址線位數(shù)擴(kuò)

11、展及地址分配并由擴(kuò)展線控制芯片的片選CS。3.存儲(chǔ)器的片選與地址分配例如擴(kuò)展4片4KB字節(jié)的存儲(chǔ)器，則第3只芯片的地址：A11 A00 0 0 0 0 0 0 0 0 0 0 0B000H1 1 1 1 1 1 1 1 1 1 1 1BFFFH 12位芯片內(nèi)地址存儲(chǔ)芯片的地址線擴(kuò)展 擴(kuò)展的地址編碼放在高位，芯片地址編碼放在低位。最低最高 A15 A14 A13 A12 1 0 1 1 1 0 1 1 3位擴(kuò)展地址 5.2 存儲(chǔ)器的譯碼方法1. 線選譯碼法方法：用某一擴(kuò)展位直接作 為片選信號(hào)。優(yōu)點(diǎn)：無(wú)譯碼電路，線路簡(jiǎn)單，成本低。缺點(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲(chǔ)空間。存儲(chǔ)器線選譯碼電路圖5.2

12、 存儲(chǔ)器的譯碼方法1. 線選譯碼法方法：用某一擴(kuò)展位直接作 為片選信號(hào)。優(yōu)點(diǎn)：無(wú)譯碼電路，線路簡(jiǎn)單，成本低。缺點(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲(chǔ)空間。存儲(chǔ)器線選譯碼電路圖A14A13A12 在同一時(shí)刻只能有一位為0 其中：A12=0 選中片1，地址空間為6000H6FFFH； （A15無(wú)關(guān)）重疊區(qū)域之一為E000HEFFFH; A13=0 選中片2，地址空間為5000H5FFFH； A14=0 選中片3，地址空間為3000H3FFFH。 A2 A1 A0 Yi 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 15.2 存儲(chǔ)器的譯碼方法74LS-138

13、是常用的3-8譯碼器片選控制譯碼邏輯011011011102. 全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。低位作為片內(nèi)地址；高位擴(kuò)展線全部參加譯碼。5.3 存儲(chǔ)器與CPU的連接1. 存儲(chǔ)器的分體結(jié)構(gòu)BHE有效選中高8位（奇數(shù)體）A0=0選中低8位（偶數(shù)體）二者均有效=00時(shí)，選中16位字 高位512k8 低位512k8 為何要分體： 存儲(chǔ)芯片數(shù)據(jù)線8位，CPU數(shù)據(jù)線16位5.3 存儲(chǔ)器與CPU的連接 N1位芯片，擴(kuò)展N個(gè)字節(jié)，用8片并列成一組； 1K4位芯片，擴(kuò)展1KB ，要用2片并列成一組。2. 位擴(kuò)展 用多塊存儲(chǔ)器芯片重疊使用，并成一個(gè)字節(jié)或字長(zhǎng)的存儲(chǔ)體。 主要是數(shù)

14、據(jù)線按位排列，存放數(shù)據(jù)的某個(gè)對(duì)應(yīng)位，并行連接到CPU的數(shù)據(jù)線上。 組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號(hào)線連接。5.3 存儲(chǔ)器與CPU的連接2. 位擴(kuò)展讀寫(xiě)片選控制線組內(nèi)并聯(lián)組內(nèi)各芯片地址線并聯(lián)數(shù)據(jù)線按位組分別連接DB 多塊存儲(chǔ)器芯片重疊使用。并成一個(gè)字節(jié)或字長(zhǎng)的存儲(chǔ)體。 數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個(gè)對(duì)應(yīng)位，并行連接到CPU的數(shù)據(jù)線。 組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號(hào)線連接。5.3 存儲(chǔ)器與CPU的連接3. 字?jǐn)U展要領(lǐng)：各位組地址線、數(shù)據(jù)線、讀寫(xiě)控制線橫向延伸串聯(lián)。片選線經(jīng)譯碼器分別連接。組2組1組4組3擴(kuò)展容量256B4組=1KB（組內(nèi)2564位2片）

15、5.4 CPU與存儲(chǔ)器典型連接1. 設(shè)計(jì)地址譯碼電路步驟：（1）確定(擴(kuò)展)地址線數(shù)（2）確定地址分配（3）畫(huà)地址分配圖和位圖（4）畫(huà)出地址譯碼電路圖并連接 實(shí)用中，應(yīng)盡可能選擇大容量芯片，以簡(jiǎn)化電路和減少板卡面積。5.4 CPU與存儲(chǔ)器典型連接 例如 27C64(8K*8 EPROM)和62C64(8K*8 SRAM)構(gòu)成32KB的EPROM和32KB的SRAM(0000H0FFFH）。（1）確定地址線數(shù)27C6462C64芯片上13根A12A032KB ROM需4片32KB RAM需4片8片；擴(kuò)展A15A13作片選64KB連續(xù)地址空間需要16根5.4 CPU與存儲(chǔ)器典型連接芯片編號(hào)類型與容

16、量地址范圍0ROM 8KB0000H1FFFH1ROM 8KB2000H3FFFH2ROM 8KB4000H5FFFH3ROM 8KB6000H7FFFH4RAM 8KB8000H9FFFH5RAM 8KBA000HBFFFH6RAM 8KBC000HDFFFH7RAM 8KBE000HFFFFH(3) 畫(huà)出地址分配表和地址位圖(2) 確定地址分配 考慮地址連續(xù)，設(shè)計(jì)ROM占用前32KB,地址范圍0 7FFFH；RAM占用后32KB,地址范圍8000 0FFFFH。片間地址線片內(nèi)地址線A15A14A13A12A00000號(hào)ROM芯片0011號(hào)0102號(hào)0113號(hào)1004號(hào)RAM芯片1015號(hào)1

17、106號(hào)1117號(hào)5.4 CPU與存儲(chǔ)器典型連接考慮M/IO=1才選中存儲(chǔ)器，與G相連；A15A13與譯碼輸入端 A B C連接。（4）畫(huà)出地址譯碼電路問(wèn)題！芯片內(nèi)地址連續(xù)，但不適應(yīng)分體結(jié)構(gòu)5.4 CPU與存儲(chǔ)器典型連接芯片號(hào)類型與容量地址范圍0ROM 8KB0000H3FFFH 的偶數(shù)體1 8KB0000H3FFFH的奇數(shù)體2 8KB4000H7FFFH的偶數(shù)體3 8KB4000H7FFFH的奇數(shù)體4RAM 8KB8000HBFFFH的偶數(shù)體5 8KB8000HBFFFH的奇數(shù)體6 8KBC000HFFFFH的偶數(shù)體7 8KBC000HFFFFH的奇數(shù)體(3)畫(huà)出分體結(jié)構(gòu)地址分配表和地址位圖

18、(2)確定地址分配片間地址線片內(nèi)地址線體選A15A14A13A1A0000號(hào)ROMBHE#011號(hào)A0102號(hào)BHE#113號(hào)A0004號(hào)RAMBHE#015號(hào)A0106號(hào)BHE#117號(hào)5.4 CPU與存儲(chǔ)器典型連接 用BHE和A0作奇偶存儲(chǔ)體控制信號(hào)；A15A14與譯碼輸入端 B、C 連接。注意A端接地，M/IO接G端！可用2四譯碼器(4) 畫(huà)出地址譯碼電路例1：利用SRAM 6116(2K*8)設(shè)計(jì)一個(gè)容量為4KB RAM存儲(chǔ)器，地址為7C000H7CFFFH。 （1）原理圖5.4 CPU與存儲(chǔ)器典型連接（2）項(xiàng)目設(shè)計(jì)說(shuō)明 1） 7C000H7CFFFH需要系統(tǒng)地址總線20位（A0A19，A19=0）,數(shù)據(jù)總線8位（D0D7），控制信號(hào)為