《計(jì)算機(jī)組成原理》考試大綱

1、PAGE PAGE - 3 -計(jì)算機(jī)組成原理考試大綱一、MIPS匯編語言基礎(chǔ)考試內(nèi)容：1 基本運(yùn)算指令：加法、加立即數(shù)、減法、邏輯運(yùn)算2 讀寫存儲器指令3 分支指令4 函數(shù)調(diào)用的基本方法5 函數(shù)調(diào)用中的寄存器約定考試要求：掌握匯編語言的基本指令及功能，學(xué)會將基本的C語言語句轉(zhuǎn)換成匯編指令。理解匯編指令設(shè)計(jì)原理、寄存器使用規(guī)范，掌握MIPS匯編語言中實(shí)現(xiàn)函數(shù)調(diào)用、理解函數(shù)調(diào)用的寄存器約定二、機(jī)器語言指令格式及設(shè)計(jì)原則考試內(nèi)容：1 指令格式的設(shè)計(jì)原則2 R-指令格式3 I-指令格式4 J-指令格式考試要求： 掌握MIPS指令格式、了解指令格式的設(shè)計(jì)思想三、浮點(diǎn)數(shù)表示考試內(nèi)容：1 浮點(diǎn)數(shù)的基本表示方

2、法：規(guī)范表示2 0附近浮點(diǎn)數(shù)的表示：非規(guī)范表示3 正負(fù)無窮浮點(diǎn)數(shù)的表示4 無意義數(shù)的表示考試要求：掌握浮點(diǎn)數(shù)表示的IEEE 754標(biāo)準(zhǔn)、了解浮點(diǎn)數(shù)表示設(shè)計(jì)標(biāo)準(zhǔn)的制定原則通過對實(shí)際需求的分析，理解浮點(diǎn)數(shù)標(biāo)準(zhǔn)的設(shè)計(jì)原則四、程序的編譯、匯編、鏈接、程序的裝入、運(yùn)行考試內(nèi)容：1 程序的編譯2 程序的匯編3 程序的鏈接4 程序的裝入5 程序的運(yùn)行考試要求：程序的編譯、匯編與鏈接、相對地址與絕對地址對于鏈接的影響、通過實(shí)際分析一段程序的代碼，理解程序鏈接方法、程序的裝入與運(yùn)行五、數(shù)字邏輯基礎(chǔ)考試內(nèi)容：1 同步數(shù)字系統(tǒng)2 狀態(tài)單元3 基本組合邏輯4 組合邏輯塊考試要求：掌握數(shù)字邏輯塊。了解組合邏輯的構(gòu)建方式

3、、通過簡單的邏輯塊構(gòu)建復(fù)雜的邏輯功能的方法?！局攸c(diǎn)難點(diǎn)】：利用基本邏輯塊構(gòu)建復(fù)雜邏輯塊、有限狀態(tài)機(jī)【學(xué)生掌握要點(diǎn)】：通過上機(jī)實(shí)踐、學(xué)習(xí)數(shù)字邏輯電路的設(shè)計(jì)方法六、單周期指令的CPU設(shè)計(jì)考試內(nèi)容：1 數(shù)據(jù)通道的基本組成單元2 基本算術(shù)邏輯指令的數(shù)據(jù)通道3 內(nèi)存與寄存器數(shù)據(jù)交換指令的數(shù)據(jù)通道設(shè)計(jì)4 跳轉(zhuǎn)指令的數(shù)據(jù)通道設(shè)計(jì)5 基本算術(shù)邏輯指令的控制位及其值6 內(nèi)存與寄存器數(shù)據(jù)交換指令的控制位及其值7 跳轉(zhuǎn)指令的控制位及其值考試要求：掌握計(jì)算機(jī)中央處理器（CPU）的數(shù)據(jù)通道設(shè)計(jì)和控制通道設(shè)計(jì)七、流水線處理機(jī)設(shè)計(jì)考試內(nèi)容：1 流水線處理機(jī)的基本概念2 流水線設(shè)計(jì)所面臨的三類困境3 結(jié)構(gòu)困境解決方法4 控制

4、困境解決方法5 數(shù)據(jù)困境解決方法考試要求：理解計(jì)算機(jī)流水線中央處理器（CPU）結(jié)構(gòu)、流水線的基本概念、三類困境的解決辦法八、存儲系統(tǒng)設(shè)計(jì)考試內(nèi)容：1 Cache的需求分析2 直接映射Cache設(shè)計(jì)3 全關(guān)聯(lián)Cache設(shè)計(jì)4 N路組關(guān)聯(lián)系Cache設(shè)計(jì)5 虛擬內(nèi)存的需求和現(xiàn)代應(yīng)用6 頁表結(jié)構(gòu)與映射7 頁表緩存TLB 考試要求：掌握計(jì)算機(jī)高速緩存系統(tǒng)（Cache）設(shè)計(jì)、三種關(guān)聯(lián)形式的Cache的原理、計(jì)算機(jī)虛擬內(nèi)存（Virtual Memory）設(shè)計(jì)、虛擬內(nèi)存與頁表關(guān)聯(lián)，TLB及其關(guān)聯(lián)方法九、I/O系統(tǒng)：輪詢與中斷考試內(nèi)容：1 擴(kuò)展內(nèi)存地址實(shí)現(xiàn)I/O操作2 輸入/輸出速度不匹配問題及解決方案3 輪

5、詢方式實(shí)現(xiàn)輸入/輸出4 中斷方式實(shí)現(xiàn)輸入/輸出5 設(shè)備共享6 兩臺計(jì)算機(jī)間通訊7 多臺計(jì)算機(jī)間的通信8 計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議初探9 磁盤的類型、內(nèi)部構(gòu)造10 磁盤的性能與參數(shù)11 磁盤陣列的優(yōu)點(diǎn)與問題12 磁盤陣列可靠性提高方法：冗余考試要求：了解計(jì)算機(jī)輸入輸出系統(tǒng)的基本概念、問題及解決方法、掌握輪詢與中斷方式實(shí)現(xiàn)計(jì)算機(jī)外設(shè)的輸入輸出的方法、了解計(jì)算機(jī)網(wǎng)絡(luò)的基本原理、數(shù)據(jù)包格式與協(xié)議，了解磁盤的基本類型、構(gòu)造、性能參數(shù)，磁盤陣列與冗余磁盤陣列課程教學(xué)方式： 多媒體教學(xué)、課堂授課與實(shí)驗(yàn)室仿真實(shí)驗(yàn)相結(jié)合教材與主要參考書目： 教材： Patterson 等編著，鄭緯民等譯計(jì)算機(jī)組成與設(shè)計(jì)，清華大學(xué)出版社，

6、2000.7參考文獻(xiàn)： HYPERLINK /wiki/David_Patterson_(scientist) o David Patterson (scientist) Patterson, David A.; HYPERLINK /w/index.php?title=David_Ditzel&action=edit&redlink=1 o David Ditzel (page does not exist) Ditzel, David R.(1980). The case for the reduced instruction set computer. HYPERLINK /w/inde

7、x.php?title=ACM_SIGARCH_Computer_Architecture_News&action=edit&redlink=1 o ACM SIGARCH Computer Architecture News (page does not exist) ACM SIGARCH Computer Architecture News8(6): 2533. David A. Patterson and Carlo H. Sequin, RISC I: A Reduced Instruction Set VLSI ComputerProceedings of the 8th annual symposium on Computer Architecture, 1981.David A. Patterson, Garth Gibson, and Randy H. Katz: A Case for Redundant Arrays of Inexpensive Disks (RAI