數(shù)字電子技術(shù)：第八章大規(guī)模集成電路

1、第八章 大規(guī)模集成電路一、存貯器二、可編程邏輯陣列PLA一、存貯器： 數(shù)字系統(tǒng)中存貯信息的部件，在計(jì)算機(jī)中常用于存放指 令和數(shù)據(jù)。 1.只讀存貯器ROM（Read-Only-Memory） （1）ROM結(jié)構(gòu)及原理 ROM分三類：固定ROM（掩膜ROM） 可編程ROM（PROM） 可改寫ROM（EPROM） 存貯矩陣化簡圖：W0W1W2W30000000111001111D0D1D2D3地址譯碼器：VCCW0W1W2W3地址譯碼A0A1W0W1W2W3Y0Y1Y2Y3D0D1D2D3輸出電路存貯矩陣以固定ROM為例： A0、A1地址中n=2，有2n=4個(gè)地址單元。 每個(gè)地址單元中存放m（m=4）

2、位二進(jìn)制數(shù)。 存貯容量為2nm=44=16位。 輸出緩沖器：常由三態(tài)門或OC門組成。 W0-W3字線；Y0-Y3位線。 這里：交叉點(diǎn)表示一個(gè)存貯單元，無二極管表示存“0”， 有二極管表示存“1”。 (2) PROM和EPROM PROM：出廠無任何信息，使用前由用戶按需要將信息寫入。一旦寫入， 不能更改。VCCWiYjPROM存貯單元：由雙極型三極管和鎳鉻熔絲組成。出廠時(shí)：全部單元為“1”。使用時(shí)：按需要，一次性編程處理將 VCC加正電壓，大電流將熔絲燒斷， 單元寫入“0”。 EPROM：內(nèi)部信息可寫入、可擦除、可重新寫入；斷電后，信息不失。 有兩種：紫外線擦除的EPROM；電擦除EPROM（

3、E2PROM）WiYjS迭層?xùn)臡OS管浮置柵有兩個(gè)柵極，選擇柵極（與普通一樣）浮置刪極。出廠時(shí)：浮置柵無電荷，各單元均為1。使用時(shí)：在選擇柵極（Wi）和漏極（Yi）上同時(shí)加25V電壓（正常工作電 壓為5V）。正電場作用下電子堆積于浮置柵上，去掉電壓后難 以泄露保存。擦除：強(qiáng)紫外線照射，使堆積的電子獲足夠能量返回襯底恢復(fù)為 “1”。EPROM存貯單元：例：用ROM實(shí)現(xiàn)組合邏輯函數(shù):存貯字二進(jìn)制碼循環(huán)碼0000000100100011010001010110011110001001101010111100110111101111地 址 譯 碼 器B0B1B2B3W0W1W2W3W4W5W6W7W8

4、W9W10W11W12W13W14W15讀出電路G3G2G1G0Y3Y2Y1Y02.RAM能隨時(shí)在存貯器任一指定單元存入或取出信息的存貯器，又 稱讀/寫存貯器。（1）RAM結(jié)構(gòu)及原理存貯矩陣地址譯碼器三態(tài)緩沖器存貯器讀寫控制A0A1An-1D0D1Dm-1A0-An-1:地址線，有2n個(gè)地址單元。讀寫控制，“1”讀，“0”寫輸出允許端片選端（2）RAM的擴(kuò)展: 存貯器位數(shù)的擴(kuò)展 當(dāng)存貯器的字長超過RAM芯片字長時(shí)，需對(duì)RAM進(jìn)行位數(shù)擴(kuò)展。2141（4K X 1位）4K X 8位4k=212需12根地址線214121417#6#21410#D7D6D0A11A0解：10248位1024個(gè)字，需1

5、0根地址線。 這里，已知2568位RAM：256=28，即有8根地址線，設(shè)為A0-A7，還需增加兩根地址線，設(shè)為A8、A9。 取第一片：A9A8=00 第二片：A9A8=01 第三片：A9A8=10 第四片：A9A8=11 地址分配： 器件 A9A8 地址范圍A7A6A5A4A3A2A1A0RAM(1) 0 0 0 1 1 1 00 00000000 00 11111111 （0-255）RAM(2) 0 1 1 0 1 1 01 00000000 01 11111111 （256-511） RAM(3) 1 0 1 1 0 1 10 00000000 10 11111111 （512-767

6、）RAM(4) 1 1 1 1 1 0 11 00000000 11 11111111 （768-1023） 存貯器字?jǐn)?shù)的擴(kuò)展: 例：用字?jǐn)U展方式將四片256X8位RAM接成一個(gè)1024X8位RAM數(shù)據(jù)端：I/O1-I/O8 RAM(1)I/O1-I/O8 (2)I/O1-I/O8 (3)I/O1-I/O8 (4)A0A1A7A0A1A7A0A1A7A0A1A7I/O1 |I/O8A0A1A7A8A9譯碼器二、可編程邏輯陣列PLA: 1.PLA結(jié)構(gòu)組合型PLA時(shí)序型PLA與矩陣或矩陣輸入輸出與矩陣或矩陣輸入輸出觸發(fā)器組 存貯容量與輸入地址變量數(shù)n，輸出端數(shù)目m及字?jǐn)?shù)（化簡后的對(duì)立乘積項(xiàng)數(shù)）P有

7、關(guān)。2.PLA的邏輯設(shè)計(jì) 例1：用PLA設(shè)計(jì)一個(gè)全減器 化簡:獨(dú)立乘積項(xiàng)數(shù)P=5解：列全減器真值表畫陣列邏輯圖:111AiBiJi與矩陣Ji+1Di或矩陣 因?yàn)镻LA存貯的內(nèi)容是經(jīng)化簡后的結(jié)果，則用PLA通常比用PROM更節(jié)省空間。例2：用PLA設(shè)計(jì)一個(gè)二進(jìn)制碼循環(huán)碼的變換器。二進(jìn)制碼循環(huán)碼化簡:獨(dú)立乘積項(xiàng)數(shù)為7解：列真值表:畫邏輯陣列圖:B3111B0B1B21B3G3G2G1G0例3：用帶有JK觸發(fā)器的PLA設(shè)計(jì)一個(gè)8421碼同步十進(jìn)制加記數(shù)器Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1求驅(qū)動(dòng)方程: J3=QOnQ1nQ2n K3=QOn； J2=Q0nQ1n K2=Q0nQ1n； J0=1 KO=1J1=Q0nQ3n K1=