2.2半導(dǎo)體二極管和三極管的開(kāi)關(guān)特性課件

1、第2章 門(mén)電路2.1 概述2.2 半導(dǎo)體二極管和 三極管的開(kāi)關(guān)特性2.3 最簡(jiǎn)單的與、或、非門(mén)電路2.4 TTL門(mén)電路2.5 CMOS門(mén)電路第1頁(yè)，共92頁(yè)。2.1 概述門(mén)電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。門(mén)電路分立元件門(mén)電路集成門(mén)電路雙極型集成門(mén)（DTL、TTL）MOS集成門(mén) NMOSPMOSCMOS第2頁(yè)，共92頁(yè)。正邏輯：用高電平表示邏輯1，用低電平表示邏輯0負(fù)邏輯：用低電平表示邏輯1，用高電平表示邏輯0 在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用NPN晶體管和NMOS管，電源電壓是正值，一般采用正邏輯。若采用的是PNP管和PMOS管，電源電壓為負(fù)值，則采用負(fù)邏輯比較方便。今后除非特別說(shuō)明，一律采用

2、正邏輯。一、正邏輯與負(fù)邏輯第3頁(yè)，共92頁(yè)。VI控制開(kāi)關(guān)S的斷、通情況。S斷開(kāi)，VO為高電平；S接通，VO為低電平。 二、邏輯電平105V0V0.8V2V高電平下限低電平上限實(shí)際開(kāi)關(guān)為晶體二極管、三極管以及場(chǎng)效應(yīng)管等電子器件第4頁(yè)，共92頁(yè)。邏輯電平高電平UH：輸入高電平UIH輸出高電平UOH低電平UL：輸入低電平UIL輸出低電平UOL邏輯“0”和邏輯“1”對(duì)應(yīng)的電壓范圍寬，因此在數(shù)字電路中，對(duì)電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低。第5頁(yè)，共92頁(yè)。2.2 二極管和三極管的開(kāi)關(guān)特性 數(shù)字電路中的晶體二極管、三極管和MOS管工作在開(kāi)關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開(kāi)關(guān)閉合截止

3、狀態(tài)：相當(dāng)于開(kāi)關(guān)斷開(kāi)。邏輯變量?jī)蔂顟B(tài)開(kāi)關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開(kāi)關(guān)有兩種狀態(tài)：閉合、斷開(kāi)。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。第6頁(yè)，共92頁(yè)。 1、 靜態(tài)特性： 斷開(kāi)時(shí)，開(kāi)關(guān)兩端的電壓不管多大，等效電阻ROFF = 無(wú)窮，電流IOFF = 0。 閉合時(shí)，流過(guò)其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 2、 動(dòng)態(tài)特性：開(kāi)通時(shí)間 ton = 0 關(guān)斷時(shí)間 toff = 0 理想開(kāi)關(guān)的開(kāi)關(guān)特性： 第7頁(yè)，共92頁(yè)?？陀^世界中，沒(méi)有理想開(kāi)關(guān)。乒乓開(kāi)關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開(kāi)關(guān)，但動(dòng)態(tài)特性很差，無(wú)法滿足數(shù)

4、字電路一秒鐘開(kāi)關(guān)幾百萬(wàn)次乃至數(shù)千萬(wàn)次的需要。半導(dǎo)體二極管、三極管和MOS管做為開(kāi)關(guān)使用時(shí)，其靜態(tài)特性不如機(jī)械開(kāi)關(guān)，但動(dòng)態(tài)特性很好。第8頁(yè)，共92頁(yè)。2.2.1 二極管的開(kāi)關(guān)特性 一、靜態(tài)特性及開(kāi)關(guān)等效電路正向?qū)〞r(shí)UD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當(dāng)于開(kāi)關(guān)閉合 二極管的伏安特性曲線第9頁(yè)，共92頁(yè)。反向截止時(shí)反向飽和電流極小反向電阻很大（約幾百k）相當(dāng)于開(kāi)關(guān)斷開(kāi)二極管的伏安特性曲線第10頁(yè)，共92頁(yè)。 二極管的開(kāi)關(guān)等效電路(a) 導(dǎo)通時(shí) (b) 截止時(shí) 二極管的伏安特性曲線開(kāi)啟電壓理想化伏安特性曲線第11頁(yè)，共92頁(yè)。二、動(dòng)態(tài)特性：若輸入信號(hào)頻率過(guò)高，二極管會(huì)雙向?qū)ǎ?/p>

5、去單向?qū)щ娮饔?。因此高頻應(yīng)用時(shí)需考慮此參數(shù)。二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間。通常后者所需的時(shí)間長(zhǎng)得多。 反向恢復(fù)時(shí)間tre ：二極管從導(dǎo)通到截止所需的時(shí)間。一般為納秒數(shù)量級(jí)（通常tre 5ns ）。第12頁(yè)，共92頁(yè)。2.2.2 三極管的開(kāi)關(guān)特性 一、靜態(tài)特性及開(kāi)關(guān)等效電路在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和和截止兩種開(kāi)關(guān)狀態(tài)，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線第13頁(yè)，共92頁(yè)。開(kāi)關(guān)等效電路1、截止?fàn)顟B(tài) 條件：發(fā)射結(jié)反偏特點(diǎn)：電流約為0 第14頁(yè)，共92頁(yè)。2、飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點(diǎn)：UBES=0

6、.7V，UCES=0.3V/硅第15頁(yè)，共92頁(yè)。三極管開(kāi)關(guān)等效電路(a) 截止時(shí) (b) 飽和時(shí)第16頁(yè)，共92頁(yè)。二、三極管的開(kāi)關(guān)時(shí)間（動(dòng)態(tài)特性）三極管的開(kāi)關(guān)時(shí)間 開(kāi)啟時(shí)間ton 上升時(shí)間tr延遲時(shí)間td關(guān)閉時(shí)間toff下降時(shí)間tf存儲(chǔ)時(shí)間ts第17頁(yè)，共92頁(yè)。1、 開(kāi)啟時(shí)間ton 三極管從截止到飽和所需的時(shí)間。ton = td +tr td ：延遲時(shí)間 tr ：上升時(shí)間2、關(guān)閉時(shí)間toff 三極管從飽和到截止所需的時(shí)間。toff = ts +tf ts ：存儲(chǔ)時(shí)間（幾個(gè)參數(shù)中最長(zhǎng)的；飽和越深越長(zhǎng)）tf ：下降時(shí)間toff ton 。開(kāi)關(guān)時(shí)間一般在納秒數(shù)量級(jí)。高頻應(yīng)用時(shí)需考慮。第18頁(yè)，

7、共92頁(yè)。門(mén)電路的概念： 實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門(mén)電路。實(shí)現(xiàn)與運(yùn)算的叫與門(mén)，實(shí)現(xiàn)或運(yùn)算的叫或門(mén)，實(shí)現(xiàn)非運(yùn)算的叫非門(mén)，也叫做反相器，等等。分立元件門(mén)電路和集成門(mén)電路: 分立元件門(mén)電路：用分立的元件和導(dǎo)線連接起來(lái)構(gòu)成的門(mén)電路。簡(jiǎn)單、經(jīng)濟(jì)、功耗低，負(fù)載差。 集成門(mén)電路：把構(gòu)成門(mén)電路的元器件和連線都制作在一塊半導(dǎo)體芯片上，再封裝起來(lái)，便構(gòu)成了集成門(mén)電路?，F(xiàn)在使用最多的是CMOS和TTL集成門(mén)電路。2.3 最簡(jiǎn)單的與、或、非門(mén)電路第19頁(yè)，共92頁(yè)。2.3.1二極管與門(mén)Y=AB第20頁(yè)，共92頁(yè)。2.3.2二極管或門(mén)Y=A+B第21頁(yè)，共92頁(yè)。 2.3.4 關(guān)于高低電平的概念及狀態(tài)賦

8、值 電位指絕對(duì)電壓的大??；電平指一定的電壓范圍。 高電平和低電平：在數(shù)字電路中分別表示兩段電壓范圍。 例：上面二極管與門(mén)電路中規(guī)定高電平為3V，低電平0.7V。 又如，TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1. 關(guān)于高低電平的概念 第22頁(yè)，共92頁(yè)。2. 邏輯狀態(tài)賦值 在數(shù)字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過(guò)程稱為邏輯賦值。 經(jīng)過(guò)邏輯賦值之后可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。第23頁(yè)，共92頁(yè)。復(fù)習(xí)什么是高電平？什么是低電平？什么是狀態(tài)賦值？什么是正邏輯？什么是負(fù)邏輯

9、？二極管與門(mén)、或門(mén)有何優(yōu)點(diǎn)和缺點(diǎn)？第24頁(yè)，共92頁(yè)。2.4 TTL門(mén)電路TTL集成邏輯門(mén)電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管晶體管邏輯門(mén)電路，簡(jiǎn)稱TTL電路。TTL電路的基本環(huán)節(jié)是反相器。因此首先簡(jiǎn)單了解TTL反相器的電路及工作原理，并重點(diǎn)掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識(shí)）。第25頁(yè)，共92頁(yè)。2.4.1 TTL反相器一、TTL反相器的工作原理1. 電路組成TTL反相器的基本電路 第26頁(yè)，共92頁(yè)。(1) 輸入級(jí)NPN當(dāng)輸入低電平時(shí)， uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?uB1=1.0V當(dāng)輸入高電平時(shí)， uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。 uB1由后級(jí)電

10、路決定。NNP第27頁(yè)，共92頁(yè)。(2) 中間級(jí)反相器VT2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電 壓時(shí)飽和輸入低電壓時(shí)截止第28頁(yè)，共92頁(yè)。(3) 輸出級(jí)（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通第29頁(yè)，共92頁(yè)。2. 工作原理（1）當(dāng)輸入高電平時(shí)， uI=3.6V，VT1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V第30頁(yè)，共92頁(yè)。（2） 當(dāng)輸入低電平時(shí)， uI=0.3V，VT1發(fā)射結(jié)導(dǎo)通，uB1=0.3V+0.7V=1V，VT2和V

11、T4均截止，VT3和VD導(dǎo)通。輸出高電平uO =VCC -UBE3-UD5V-0.7V-0.7V=3.6V1V3.6V0.3V第31頁(yè)，共92頁(yè)。 (3) 采用推拉式輸出級(jí)利于提高開(kāi)關(guān)速度和負(fù)載能力 VT3組成射極輸出器，優(yōu)點(diǎn)是既能提高開(kāi)關(guān)速度，又能提高負(fù)載能力。 當(dāng)輸入高電平時(shí)，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載。 當(dāng)輸入低電平時(shí)，VT4截止，VT3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)。 可見(jiàn)，無(wú)論輸入如何，VT3和VT4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)，而且可減小靜態(tài)損耗

12、。 第32頁(yè)，共92頁(yè)。二、TTL反相器的電壓傳輸特性電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)1.曲線分析VT4截止，稱關(guān)門(mén)VT4飽和，稱開(kāi)門(mén)第33頁(yè)，共92頁(yè)。2. 結(jié)合電壓傳輸特性介紹幾個(gè)參數(shù) (1) 輸出高電平UOH 典型值為3V。(2) 輸出低電平UOL 典型值為0.3V。第34頁(yè)，共92頁(yè)。(3) 開(kāi)門(mén)電平UON一般要求UON1.8V(4) 關(guān)門(mén)電平UOFF一般要求UOFF0.8V 在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開(kāi)門(mén)電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值

13、，稱為關(guān)門(mén)電平UOFF。UOFFUON第35頁(yè)，共92頁(yè)。(5) 閾值電壓UTH 電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的uI值稱為閾值電壓UTH（又稱門(mén)檻電平）。通常UTH1.4V。 (6) 噪聲容限（ UNL和UNH ） 噪聲容限也稱抗干擾能力，它反映門(mén)電路在多大的干擾電壓下仍能正常工作。 UNL和UNH越大，電路的抗干擾能力越強(qiáng)。第36頁(yè)，共92頁(yè)。UOFFUNLUILUONUNHUIH第37頁(yè)，共92頁(yè)。 低電平噪聲容限（低電平正向干擾范圍） UNL=UOFF-UIL UIL為電路輸入低電平的典型值（0.3V） 若UOFF=0.8V，則有 UNL=0.8-0.3=0.5 (V) 高電平噪聲容

14、限（高電平負(fù)向干擾范圍）UNH = UIH - UON UIH為電路輸入高電平的典型值（3V） 若UON=1.8V，則有 UNH = 3-1.8 =1.2 (V)第38頁(yè)，共92頁(yè)。2.4.2 TTL反相器的輸入特性和輸出特性 一. 輸入伏安特性輸入電壓和輸入電流之間的關(guān)系曲線。TTL反相器的輸入伏安特性（a）測(cè)試電路 （b）輸入伏安特性曲線第39頁(yè)，共92頁(yè)。 兩個(gè)重要參數(shù)： (1) 輸入短路電流IIS當(dāng)uI = 0V時(shí)，iI從輸入端流出。 iI =(VCCUBE1)/R1 =(50.7)/4 1.1mA(2) 高電平輸入電流IIH 當(dāng)輸入為高電平時(shí)，VT1的發(fā)射結(jié)反偏，集電結(jié)正偏，處于倒置

15、工作狀態(tài)，倒置工作的三極管電流放大系數(shù)反很小(約在0.01以下)，所以 iI = IIH =反 iB2 IIH很小，約為幾十微安左右。第40頁(yè)，共92頁(yè)。輸入負(fù)載特性曲線 （a）測(cè)試電路 （b）輸入負(fù)載特性曲線 TTL反相器的輸入端對(duì)地接上電阻RI 時(shí)，uI隨RI 的變化而變化的關(guān)系曲線。二、輸入負(fù)載特性第41頁(yè)，共92頁(yè)。在一定范圍內(nèi)，uI隨RI的增大而升高。但當(dāng)輸入電壓uI達(dá)到1.4V以后，uB1 = 2.1V，RI增大，由于uB1不變，故uI = 1.4V也不變。這時(shí)VT2和VT4飽和導(dǎo)通，輸出為低電平。虛框內(nèi)為T(mén)TL反相器的部分內(nèi)部電路 第42頁(yè)，共92頁(yè)。RI 不大不小時(shí)，工作在線性

16、區(qū)或轉(zhuǎn)折區(qū)。RI 較小時(shí)，關(guān)門(mén)，輸出高電平；RI 較大時(shí)，開(kāi)門(mén)，輸出低電平；ROFFRONRI 懸空時(shí)？第43頁(yè)，共92頁(yè)。(1) 關(guān)門(mén)電阻ROFF 在保證門(mén)電路輸出為額定高電平的條件下，所允許RI 的最大值稱為關(guān)門(mén)電阻。典型的TTL門(mén)電路ROFF 0.7k。 (2) 開(kāi)門(mén)電阻RON 在保證門(mén)電路輸出為額定低電平的條件下，所允許RI 的最小值稱為開(kāi)門(mén)電阻。典型的TTL門(mén)電路RON 2k。 數(shù)字電路中要求輸入負(fù)載電阻RI RON或RI ROFF ，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令 ROFF RI RON使電路處于轉(zhuǎn)折區(qū)。第44頁(yè)，共92頁(yè)。三、輸出特性 指輸出電壓與輸出電流之間的關(guān)

17、系曲線。1、 輸出高電平時(shí)的輸出特性 負(fù)載電流iL不可過(guò)大，否則輸出高電平會(huì)降低。 拉電流負(fù)載。 iL5mA時(shí)，輸出uO變化很大；實(shí)際上由于功耗的限制， iL遠(yuǎn)小于5mA。74系列門(mén)電路的運(yùn)用條件規(guī)定 iL不超過(guò)0.4mA。第45頁(yè)，共92頁(yè)。 2、低電平輸出特性 一般灌電流在20 mA以下時(shí)，電路可以正常工作。典型TTL門(mén)電路的灌電流負(fù)載為12.8 mA。 第46頁(yè)，共92頁(yè)。 2.4.3 TTL反相器的動(dòng)態(tài)特性 1. 平均傳輸延遲時(shí)間tpd （在此只介紹傳輸延遲時(shí)間）平均傳輸延遲時(shí)間tpd表征了門(mén)電路的開(kāi)關(guān)速度。 tpd = （tpLH +tpHL）/2 第47頁(yè)，共92頁(yè)。復(fù)習(xí)TTL反相

18、器的電壓傳輸特性有哪幾個(gè)區(qū)？TTL反相器主要有哪些特性？TTL反相器的主要參數(shù)有哪些？第48頁(yè)，共92頁(yè)。2.4.4 其他類型的TTL門(mén)電路 它與反相器的區(qū)別就在于：輸入端改成了多發(fā)射極三極管：每一個(gè)發(fā)射極能各自獨(dú)立形成正向偏置的發(fā)射結(jié)，并可使三極管進(jìn)入放大或飽和區(qū)。一、TTL與非門(mén)電路第49頁(yè)，共92頁(yè)。三輸入TTL與非門(mén)電路(a)電路 (b) 邏輯符號(hào)全1輸出0有0輸出11V2.1V第50頁(yè)，共92頁(yè)。特性：（1）與非門(mén)輸出電路的結(jié)構(gòu)和電路參數(shù)與反相器相同，所以反相器的輸出特性也適用于與非門(mén)。（2）計(jì)算輸入電流時(shí)，應(yīng)根據(jù)輸入端的不同工作狀態(tài)區(qū)別對(duì)待。 a把兩個(gè)輸入端并聯(lián)使用時(shí)，低電平輸入電

19、流與反相器相同；高電平輸入時(shí)，總的輸入電流為單個(gè)輸入端的高電平輸入電流的兩倍。b一個(gè)接高電平而另一個(gè)低電平，則低電平輸入電流與反相器基本相同，高電平輸入電流比反相器的略大一些。第51頁(yè)，共92頁(yè)。二、集電極開(kāi)路門(mén)（OC門(mén)）返回推拉式輸出電路結(jié)構(gòu)存在局限性。首先，輸出端不能并聯(lián)使用。若兩個(gè)門(mén)的輸出一高一低，當(dāng)兩個(gè)門(mén)的輸出端并聯(lián)以后，必然有很大的電流同時(shí)流過(guò)這兩個(gè)門(mén)的輸出級(jí)，而且電流的數(shù)值遠(yuǎn)遠(yuǎn)超過(guò)正常的工作電流，可能使門(mén)電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實(shí)現(xiàn)應(yīng)有的邏輯功能。 第52頁(yè)，共92頁(yè)。 其次，在采用推拉式輸出級(jí)的門(mén)電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定

20、了（不可能高于電源電壓5V），因而無(wú)法滿足對(duì)不同輸出高電平的需要。 集電極開(kāi)路門(mén)（簡(jiǎn)稱OC門(mén)）就是為克服以上局限性而設(shè)計(jì)的一種TTL門(mén)電路。 第53頁(yè)，共92頁(yè)。 (1)電路結(jié)構(gòu)：輸出級(jí)是集電極開(kāi)路的。 1集電極開(kāi)路門(mén)的電路結(jié)構(gòu) (2)邏輯符號(hào)：用“”表示集電極開(kāi)路。集電極開(kāi)路的TTL與非門(mén)（a）電路 （b）邏輯符號(hào)集電極開(kāi)路第54頁(yè)，共92頁(yè)。(3)工作原理：當(dāng)VT3飽和，輸出低電平UOL0.3V；（輸入全為高電平） 當(dāng)VT3截止，由外接電源E通過(guò)外接上拉電阻提供高電平UOHE。（輸入至少有一個(gè)低電平）因此， OC門(mén)電路必須外接電源和負(fù)載電阻，才能提供高電平輸出信號(hào)。第55頁(yè)，共92頁(yè)。(1

21、) OC門(mén)的輸出端并聯(lián)，實(shí)現(xiàn)線與功能。 RL為外接負(fù)載電阻。圖2-20 OC門(mén)的輸出端并聯(lián)實(shí)現(xiàn)線與功能 Y1Y2Y000010100111Y1 =AB Y2 = CD2. OC門(mén)的應(yīng)用舉例第56頁(yè)，共92頁(yè)。用OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換的電路 ，根據(jù)要求選擇外接電源的大小，就可以得到所需的UOH.此外，有些OC門(mén)的輸出管設(shè)計(jì)得尺寸較大，足以承受較大電流和較高電壓，可以直接驅(qū)動(dòng)小型繼電器。（2）用OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換第57頁(yè)，共92頁(yè)。三、 三態(tài)輸出門(mén)電路（TS門(mén)）返回三態(tài)門(mén)電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。懸空、懸浮狀態(tài)，又稱為禁止?fàn)顟B(tài)。測(cè)電阻為，故稱為高阻狀態(tài)。測(cè)電壓為0V，但不是

22、接地。因?yàn)閼铱?，所以測(cè)其電流為0A。第58頁(yè)，共92頁(yè)。1、電路結(jié)構(gòu)：增加了控制輸入端（Enable）。 1三態(tài)門(mén)的電路結(jié)構(gòu)2、工作原理：01截止YAB EN = 0時(shí)，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效。第59頁(yè)，共92頁(yè)。10導(dǎo)通1.0V1.0V截止截止懸空當(dāng)EN = 1時(shí)，門(mén)電路輸出端處于懸空的高阻狀態(tài)。第60頁(yè)，共92頁(yè)?？刂贫烁唠娖接行У娜龖B(tài)門(mén)(2)邏輯符號(hào)控制端低電平有效的三態(tài)門(mén)用“”表示輸出為三態(tài)。高電平有效低電平有效第61頁(yè)，共92頁(yè)。2三態(tài)門(mén)的主要應(yīng)用實(shí)現(xiàn)總線傳輸要求各門(mén)的控制端EN輪流為高電平，且在任何時(shí)刻只有一個(gè)門(mén)的控制端為高電平。用三態(tài)門(mén)實(shí)現(xiàn)總線傳輸 如有

23、8個(gè)門(mén)，則8個(gè)EN端的波形應(yīng)依次為高電平，如下頁(yè)所示。第62頁(yè)，共92頁(yè)。第63頁(yè)，共92頁(yè)。 為了提高工作速度，降低功耗，提高抗干擾能力，各生產(chǎn)廠家對(duì)門(mén)電路作了多次改進(jìn)。74系列與54系列的電路具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。其不同之處見(jiàn)下表所示。 系列參數(shù)74系列54系列工作環(huán)境溫度070OC-55125OC電源電壓工作范圍5V5%5V10%2.4.5 TTL門(mén)電路的改進(jìn)系列第64頁(yè)，共92頁(yè)。 TTL集成邏輯門(mén)的使用注意事項(xiàng)：一、電源電壓及電源干擾的消除 電源電壓對(duì)54系列應(yīng)滿足5V10%、對(duì)74系列應(yīng)滿足5V5%的要求，電源的正極和地線不可接錯(cuò)。為了防止外來(lái)干擾通過(guò)電源串入電路，

24、需要對(duì)電源進(jìn)行濾波，通常在印刷電路板的電源輸入端接入10100微法的電容進(jìn)行濾波，在印刷電路板上，每隔68個(gè)門(mén)加接一個(gè)0.010.1微法的電容對(duì)高頻進(jìn)行濾波。二、輸出端的連接 具有推拉輸出結(jié)構(gòu)的TTL門(mén)電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源或直接接地。使用時(shí)，輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。三態(tài)輸出門(mén)的輸出端可并聯(lián)使用，但在同一時(shí)刻只能有一個(gè)門(mén)工作，其他門(mén)輸出處于高阻狀態(tài)。集電極開(kāi)路門(mén)輸出端可并聯(lián)使用（線與），但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻。第65頁(yè)，共92頁(yè)。三、閑置輸入端的處理TTL集成門(mén)電路使用時(shí)，對(duì)于閑置輸入端（不用的輸入端）一般不懸空，主要是防止干擾信

25、號(hào)從懸空端上引入電路。對(duì)于閑置輸入端的處理以不改變電路邏輯狀態(tài)及工作穩(wěn)定性為原則。常用的方法有：（1）對(duì)于與非門(mén)的閑置輸入端可直接接電源電壓，或通過(guò)110K歐姆的電阻接電源；（2）如前級(jí)驅(qū)動(dòng)能力允許時(shí)，可將閑置輸入端與有用輸入端并聯(lián)使用；（3）在外界干擾很小時(shí)，與非門(mén)的閑置輸入端可以剪斷或者懸空，但不允許接開(kāi)路長(zhǎng)線，以免引入干擾而產(chǎn)生邏輯錯(cuò)誤；（4）或非門(mén)不使用的閑置輸入端應(yīng)接地，對(duì)與或非門(mén)中不使用的與門(mén)至少有一個(gè)輸入端接地。第66頁(yè)，共92頁(yè)。四、電路安裝接線和焊接應(yīng)注意的問(wèn)題（1）連線要盡量短，最好用絞合線；（2）整體接地要好，地線要粗、短；（3）焊接用的烙鐵最好不大于25W，使用中性焊劑

26、，如松香酒精溶液，不可使用焊油；（4）由于集成電路外引線間距離很近，焊接時(shí)焊點(diǎn)要小，不得將相鄰引線短路，焊接時(shí)間要短；（5）印制板焊接完畢后，不得浸泡在有機(jī)溶液中清洗，只能用少量酒精擦去外引線上的助焊劑和污垢。五、調(diào)試中應(yīng)注意的問(wèn)題 當(dāng)輸出高電平時(shí)，輸出端不能碰地，不然會(huì)燒壞器件；輸出低電平時(shí)，輸出端不能碰電源。 第67頁(yè)，共92頁(yè)。2.5 CMOS門(mén)電路MOS門(mén)電路：以MOS管作為開(kāi)關(guān)元件構(gòu)成的門(mén)電路。 MOS門(mén)電路，尤其是CMOS門(mén)電路具有制造工藝簡(jiǎn)單、集成度高、抗干擾能力強(qiáng)、功耗低、價(jià)格便宜等優(yōu)點(diǎn)，得到了十分迅速的發(fā)展。第68頁(yè)，共92頁(yè)。2.5.1 CMOS反相器的工作原理 MOS管有

27、NMOS管和PMOS管兩種。 當(dāng)NMOS管和PMOS管成對(duì)出現(xiàn)在電路中，且二者在工作中互補(bǔ)，稱為CMOS管(意為互補(bǔ))。MOS管有增強(qiáng)型和耗盡型兩種。 在數(shù)字電路中，多采用增強(qiáng)型。返回第69頁(yè)，共92頁(yè)。NMOS管的電路符號(hào)及轉(zhuǎn)移特性 (a) 電路符號(hào) （b）轉(zhuǎn)移特性D接正電源截止導(dǎo)通導(dǎo)通電阻相當(dāng)小 （1）NMOS管的開(kāi)關(guān)特性 1MOS管的開(kāi)關(guān)特性第70頁(yè)，共92頁(yè)。圖2-25 PMOS管的電路符號(hào)及轉(zhuǎn)移特性 (a) 電路符號(hào) （b）轉(zhuǎn)移特性D接負(fù)電源 （2）PMOS管的開(kāi)關(guān)特性 導(dǎo)通導(dǎo)通電阻相當(dāng)小截止第71頁(yè)，共92頁(yè)。CMOS反相器 PMOS管負(fù)載管NMOS管驅(qū)動(dòng)管 開(kāi)啟電壓|UTP|=U

28、TN，且小于VDD。 2CMOS反相器的工作原理 （1）基本電路結(jié)構(gòu)第72頁(yè)，共92頁(yè)。 （2）工作原理CMOS反相器 UIL=0V截止導(dǎo)通UOHVDD當(dāng)uI= UIL=0V時(shí)，VTN截止，VTP導(dǎo)通， uO = UOHVDD 第73頁(yè)，共92頁(yè)。CMOS反相器 UIH= VDD截止UOL 0V當(dāng)uI =UIH = VDD ，VTN導(dǎo)通，VTP截止， uO =UOL0V導(dǎo)通第74頁(yè)，共92頁(yè)。 （3）邏輯功能實(shí)現(xiàn)反相器功能（非邏輯）。 （4）工作特點(diǎn)VTP和VTN總是一管導(dǎo)通而另一管截止，流過(guò)VTP和VTN的靜態(tài)電流極?。{安數(shù)量級(jí)），因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的

29、優(yōu)點(diǎn)之一。第75頁(yè)，共92頁(yè)。CMOS反相器的電壓傳輸特性和電流傳輸特性 3 電壓傳輸特性和電流傳輸特性AB段：截止區(qū)iD為0BC段：轉(zhuǎn)折區(qū)閾值電壓UTHVDD/2轉(zhuǎn)折區(qū)中點(diǎn)：電流最大CMOS反相器在使用時(shí)應(yīng)盡量避免長(zhǎng)期工作在BC段。CD段：導(dǎo)通區(qū)第76頁(yè)，共92頁(yè)。4. CMOS電路的優(yōu)點(diǎn) （1）微功耗。 CMOS電路靜態(tài)電流很小，約為納安數(shù)量級(jí)。 （2）抗干擾能力很強(qiáng)。 輸入噪聲容限可達(dá)到VDD/2。 （3）電源電壓范圍寬。 多數(shù)CMOS電路可在318V的電源電壓范圍 內(nèi)正常工作。 （4）輸入阻抗高。 （5）負(fù)載能力強(qiáng)。 CMOS電路可以帶50個(gè)同類門(mén)以上。 （6）邏輯擺幅大。（低電平0V

30、，高電平VDD ）第77頁(yè)，共92頁(yè)。 （1）電路結(jié)構(gòu)C和C是一對(duì)互補(bǔ)的控制信號(hào)。由于VTP和VTN在結(jié)構(gòu)上對(duì)稱，所以圖中的輸入和輸出端可以互換，又稱雙向開(kāi)關(guān)。CMOS傳輸門(mén) 2.5.2 其它類型的CMOS門(mén)電路第78頁(yè)，共92頁(yè)。若 C =1（接VDD )、C =0（接地），當(dāng)0uI(VDD|UT|)時(shí)，VTN導(dǎo)通；當(dāng)|UT|uIVDD 時(shí)，VTP導(dǎo)通； uI在0VDD之間變化時(shí)，VTP和VTN至少有一管導(dǎo)通，使傳輸門(mén)TG導(dǎo)通。 （2） 工作原理（了解）若 C = 0（接地)、C = 1（接VDD ），uI在0VDD 之間變化時(shí)，VTP和VTN均截止，即傳輸門(mén)TG截止。第79頁(yè)，共92頁(yè)。

31、（3） 應(yīng)用舉例 CMOS模擬開(kāi)關(guān) CMOS模擬開(kāi)關(guān)：實(shí)現(xiàn)單刀雙擲開(kāi)關(guān)的功能。 C = 0時(shí)，TG1導(dǎo)通、TG2截止，uO = uI1； C = 1時(shí)，TG1截止、TG2導(dǎo)通，uO = uI2。第80頁(yè)，共92頁(yè)。CMOS三態(tài)門(mén)(a)電路 (b) 邏輯符號(hào) 當(dāng)EN= 0時(shí)，TG導(dǎo)通，F(xiàn)=A； 當(dāng)EN=1時(shí)，TG截止，F(xiàn)為高阻輸出。 CMOS三態(tài)門(mén)第81頁(yè)，共92頁(yè)。一、CMOS門(mén)電路的使用知識(shí) 1輸入電路的靜電保護(hù) CMOS電路的輸入端設(shè)置了保護(hù)電路，給使用者帶來(lái)很大方便。但是，這種保護(hù)還是有限的。由于CMOS電路的輸入阻抗高，極易產(chǎn)生感應(yīng)較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成

32、器件的永久損壞。為避免靜電損壞，應(yīng)注意以下幾點(diǎn)： CMOS門(mén)電路和TTL門(mén)電路的使用知識(shí)及相互連接第82頁(yè)，共92頁(yè)。 （1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。 （2）存儲(chǔ)和運(yùn)輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2多余的輸入端不能懸空。輸入端懸空極易產(chǎn)生感應(yīng)較高的靜電電壓，造成器件的永久損壞。對(duì)多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。第83頁(yè)，共92頁(yè)。二、TTL門(mén)電路的使用知識(shí) 1多余或暫時(shí)不用的輸入端不能懸空，可按以下方法處理：（1）與其它輸入端并聯(lián)使用。 （2）將不用的輸入端按照電路功能要求接電源或接地。比如將與門(mén)、與非門(mén)的多余輸入端接電源，將或門(mén)、或非門(mén)的多余輸入端接地。第84頁(yè)，共92頁(yè)。 (1) 在每一塊插板的電源線上，并接幾十F的低頻去耦電容和0.010.047F的高頻去耦電容，以防止TTL電路的動(dòng)態(tài)尖峰電流產(chǎn)生的干擾。 (2) 整機(jī)裝置應(yīng)有良好的接地系統(tǒng)。2 電路的安裝應(yīng)盡量避免干擾信號(hào)的侵入，保證電路穩(wěn)定工作。第85頁(yè)，共92頁(yè)。三