AD公司DDS芯片選型

1、概述隨著微電子技術的飛速發(fā)展，目前高性能的D產品不斷推出，主要有、c和等公司單片電路。公司推出了系列:、，其中的時鐘頻率為、分辨率為3美國公司也相繼推出了他們的系列：系列；系列；、8、列可低以實現(xiàn)線性調頻的、D98、列兩、路正交輸出的、98；面向測試與測量設備、無線基站以及安全通信設備等應用的9低功耗、低成本的9系列，具有低功耗，時鐘速率、集成的位A片上、相位補償、幅度控制和多芯片同步等功能，、帶高速比較器的、帶允許非線性相位頻率掃描的；有內置高速比較器、和自動線性頻率掃描的數(shù)字合成器件。以及和。公司的、兩路直接數(shù)字合成器件、四路直接為核心的調制器8數(shù)字上變頻器系列產品以其較高的性能價格比，目

2、前得到了極為廣泛的應用應用。AD公司DDS芯片選型表型號時鐘()調節(jié)字電源消耗電流輸出電流輸出電壓時鐘倍頻比較器接口封裝其它單無無串單是無串單無無并單無無并單無無串單無無串單無有串單無無串單無有并串單是有并串單是有并串單是有并串多無無并串多是無串單是無并串單是串多是有串單是無并串多單是無串多單是有串多單是無串多單是有串多無無串多是串多是串1DDS原理簡介直接數(shù)字頻率合成（）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。一個典型的直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲O轉換器和低通濾波器（）構成。的原理框圖如圖所示。累加器加法器加頻率控制字相位控制字圖原理框圖輸出參考時鐘fc其中

3、為頻率控制字、為相位控制字、fc為參考時鐘頻率、為相位累加器的字長、為數(shù)據(jù)位及轉換器的字長。相位累加器在時鐘fc的控制下以步長作累加，輸出的位二進制碼與相位控制字相加后作為波形的地址，對波形進行尋址，波形輸出位的幅度碼經轉換器變成階梯波，再經過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形中存放的幅度碼，因此用可以產生任意波形。這里只用實現(xiàn)正弦波的合成作說明介紹：）頻率預置與調節(jié)電路被稱為頻率控制字，也叫相位增量。方程為f0fK/2N（f0為輸出頻率，fc為時鐘頻率）（）當時，輸出最低頻率（即頻率分辨率）為fc，而的最大輸出頻率由采樣定理決定，即fc,也就是說的最大值為

4、。因此，只要足夠大，可以得到很小的頻率間隔。要改變的輸出頻率，只要改變頻率控制字即可。）相位累加器相位累加器由位加法器與位寄存器級聯(lián)構成。每來一個時鐘脈沖fc，加法器將頻率控制字與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用后所產生的相位數(shù)據(jù)反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當相位累加器溢出時，就完成了一個周期的動作。3）控制相位的加法器通過改變相位控制字可以控制輸出信號的相位參量。令相位加法器的字長為，當相位控制字由躍變到（H）時，波形存儲器的輸入為

5、相位累加器的輸出與相位控制字之和，因而其輸出的幅度編碼相位會增加，從而使最后的輸出的信號產生相移。）波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進行波形的相位-幅值轉換，即可在給定的時間上確定輸出波形的抽樣幅值。位的尋址相當于0的正弦信號離散成具有個樣值的序列，若波形有位數(shù)據(jù)位，則個樣值的幅值以位二進制數(shù)值固化在中，按照地址的不同可以輸出相應的正弦信號的幅值。）轉換器轉換器的作用是把合成的正弦波數(shù)字量轉換成模擬量。正弦幅度量化序列經轉換后變成了包絡為正弦波的階梯波。需要注意的是，頻率合成器對轉換器的分辨率有一定的要求，轉換器的分辨率越高，合成的正弦臺階數(shù)就越多，輸出的波形的精度也

6、越高。）低通濾波器對輸出的階梯波進行頻譜分析，可知中除了主頻fo外，還存在分布在fc2兩邊土f0處的非諧波分量，幅值包絡為辛格函數(shù)。因此，為了取出主頻f0，必須在轉換器的輸出端接入截止頻率為fc的低通濾波方器。2DDS技術的特點技術之所以具有如此廣闊的發(fā)展應用前景，是與技術的特點分不開的。與直接式頻率合成、間接式頻率合成相比，直接數(shù)字頻率合成具有下述優(yōu)點。）頻率切換時間短：的頻率轉換可以近似認為是即時的，這是因為它的相位序列在時間上是離散的，在頻率控制字改變以后，要經一個時鐘周期之后才能按照新的相位增量累加，所以也可以說它的頻率轉換時間就是頻率控制字的傳輸時間，即一個時鐘周期T1/fCik。如

7、果-k0轉換時間即為當時鐘頻率進一步提高，轉換時間將會更短，但再短也不能少于數(shù)門電路的延遲時間。目前，集成產品的頻率轉換時間可達的量級，這是目前常用的鎖相頻率合成技術無法做到的。）頻率分辨率高：的最小頻率步進量就是它的最低輸出頻率，即吋/f/Mf/2N00minclkclk（2）可見只要累加器有足夠的字長，實現(xiàn)非常精密的分辨率沒有多大的困難。例如可以實現(xiàn)、甚至的頻率分辨率，而傳統(tǒng)的頻率合成技術要實現(xiàn)這樣的頻率分辨率十分困難，甚至是不可能的。）相位變化連續(xù)：改變輸出頻率實際上改變的是每次的相位增量，即改變相位的增長速度。當頻率控制字改變后，它是在已有的積累相位上，再每次累加，相位函數(shù)的曲線是連續(xù)

8、的，只是在改變頻率的瞬間其斜率發(fā)生了突變，因而保持了輸出信號相位的連續(xù)性。這在很多對頻率合成器的相位要求比較嚴格的場合非常有用。）具有低相位噪聲和低漂移：系統(tǒng)中合成信號的頻率穩(wěn)定度直接由參考源的頻率穩(wěn)定度決定，合成信號的相位噪聲與參考源的相位噪聲相同。而在大多數(shù)系統(tǒng)應用中，一般由固定的晶振來產生基準頻率，所以其具有極好的相位噪聲和漂移特性。）易于集成、易于調整：中除了和濾波器之外，幾乎所有的部件都屬于數(shù)字信號處理器件，不需要任何調整。當然技術也有其不可避免的缺點。如：信號雜散比較豐富、輸出信號的頻帶受限等，而這需要在算法或工藝上作進一步改進。下面對的有關性能予以介紹。由高速電路、數(shù)據(jù)輸入寄存器

9、、頻率相位數(shù)據(jù)寄存器、高速轉換和比較器組成，內部結構如圖所示。串行并行輸入輸入圖內部結構圖其中，高速電路又由位相位累加器和正弦查詢表組成。正弦查詢表內存儲了一個周期正弦波的數(shù)字幅度信息，每個地址對應正弦波中范圍的一個相位點。每送入一個時鐘脈沖信號，查詢表就把形成的地址信息映射成正弦波幅度信號，然后驅動轉換器輸出模擬量。系統(tǒng)時鐘的最高頻率可以達到。為了提高系統(tǒng)的電磁兼容能力，內部集成了一個倍頻器，若外部接入的參考頻率選用，則經過內部倍頻后，系統(tǒng)時鐘的頻率相當于，由頻率合成公式可計算出，在此頻率下的最大分辨率為f二120,106/232Hz-0.03Hz（）0遠超出本課題步進的要求。內部有個位輸入數(shù)據(jù)寄存器，其中位用于裝載頻率控制字。單片機通過對位控制字的賦值可精確控制最終合成的信號頻率fo，與fo之間的轉換公式為fo二f，F(xiàn)SW/232（）相位控制字為=2Fn/25（Fn為相位控制字）（）頻率控制字可通過并行方式或串行方式裝入到。在并行裝入方式中，需要向數(shù)據(jù)輸入寄存器連續(xù)裝入次數(shù)據(jù)。由于采用全數(shù)字技術，因而不可避免會存在雜散干擾，直接影響輸出信號的質量。理想的輸出頻譜結構是以圖函數(shù)為包絡的離散譜線族，如ff,FSW/232,當豐時，其