基本邏輯門電路運(yùn)算復(fù)習(xí)資料_第1頁
基本邏輯門電路運(yùn)算復(fù)習(xí)資料_第2頁
基本邏輯門電路運(yùn)算復(fù)習(xí)資料_第3頁
基本邏輯門電路運(yùn)算復(fù)習(xí)資料_第4頁
基本邏輯門電路運(yùn)算復(fù)習(xí)資料_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、基本的邏輯運(yùn)算表示式- 基本邏輯門電路符號1、與邏輯 (AND Logic)與邏輯又叫做邏輯乘,通過開關(guān)的工作加以說明與邏輯的運(yùn)算。從上圖看出,當(dāng)開關(guān)有一個斷開時,燈泡處于滅的,僅當(dāng)兩個開關(guān)合上時,燈泡才會亮。于是將與邏輯的關(guān)系速記為:“有0出0,全 1出 1”。圖 (b) 列出了兩個開關(guān)的組合,以及與燈泡的,用 0 表示開關(guān)處于斷開,1 表示開關(guān)處于合上的;燈泡的用 0 表示滅,用1 表示亮。圖 (c) 給出了與邏輯門電路符號, 該符號表示了兩個輸入的邏輯關(guān)系,&在英文中是AND的速寫,開關(guān)有三個則符號的左邊再加上一道線就行了。邏輯與的關(guān)系還用表達(dá)式的形式表示為:F=AB上式在不造成誤解的2

2、、或邏輯 (OR Logic)下可簡寫為:F=AB。上圖 (a) 為一并聯(lián)直流電路,當(dāng)兩只開關(guān)都處于斷開時,其燈泡不會亮;當(dāng)A,B 兩個開關(guān)中有一個或兩個一起合上時,其燈泡就會亮。如開關(guān)合上的用 1 表示,開關(guān)斷開的用 0 表示;燈泡的亮?xí)r用 1 表示,不亮?xí)r用0 表示,則可列出圖(b)的真值表。這種邏輯關(guān)系通常講的“或邏輯”,從表中可看出,只要輸入A,B 兩個中有一個為1,則輸出為1,否則為 0?;蜻壿嬁伤儆洖椋骸坝?出1,全 0出0”。上圖 (c) 為或邏輯門電路符號,通常用該符號來表示或邏輯,其方塊中的“1”表示輸入中有一個及一個的 1,輸出就為 1。邏輯或的表示式為:F=A+B3、非邏

3、輯 (NOT Logic)非邏輯又常稱為反相運(yùn)算(Inverters)。下圖 (a)的電路實現(xiàn)的邏輯功能非運(yùn)算的功能,從圖上看出當(dāng)開關(guān)A合上時,燈泡反而滅;當(dāng)開關(guān)斷開時,燈泡才會亮,故其輸出F 的與輸入A 的相反。非運(yùn)算的邏輯表達(dá)式為圖 (c)給出了非邏輯門電路符號。復(fù)合邏輯運(yùn)算在數(shù)字系統(tǒng)中,除了與運(yùn)算、或運(yùn)算、非運(yùn)算之外,使用的邏輯運(yùn)算還有是通過這三種運(yùn)算派生出來的運(yùn)算,這種運(yùn)算通常稱為復(fù)合運(yùn)算,的復(fù)合運(yùn)算有:與非、或非、與或非、同或及異或等。4、與非邏輯 (NAND Logic)與非邏輯是由與、非邏輯復(fù)合而成的。其邏輯可描述為:“輸入為 1 時,輸出為0;否則始終為1”。下圖 (a) 為與

4、非邏輯門電路符號。多輸入的與非邏輯表達(dá)式可寫為:5、或非邏輯( NOR Logic)上圖 (b) 為或非邏輯門電路符號,從與非的邏輯推出或非的邏輯關(guān)系:“輸入中有一個及一個1,則輸出為0, 僅當(dāng)輸入全為0 時輸出為 1”?;蚍沁壿嫷倪壿嫹柸缦拢?、與或非邏輯上圖中圖 (c) 為與或非邏輯門電路符號, A,B 相與后輸出到或運(yùn)算輸入, C,D 也相與后輸出到或邏輯的輸入,這兩個輸出再進(jìn)行或運(yùn)算后加到非運(yùn)算輸出。上圖與或非的邏輯表達(dá)式為:7、異或邏輯圖 (d) 為異或邏輯門電路符號,1 表示當(dāng)兩個輸入中只有一個為1 時,輸出為1;否則為 0。異或運(yùn)算的邏輯表達(dá)式為:上式中,“”表示異或運(yùn)算。8、

5、同或邏輯圖 (e) 為同或的邏輯關(guān)系,從圖上看出同或上是異或的非邏輯,下表也說明了其兩者的非的邏輯關(guān)系。同或的邏輯表達(dá)式為:上式中“”是同或邏輯門電路符號?;鹃T電路 - 什么是門電路 - 邏輯門電路圖一、分立元件基本門電路二極管與門電路圖二極管或門電路圖三極管非門電路圖二、 TTL 集成基本門電路在數(shù)字電路中,分立元件門電路已較少采用,而使用集成門電路,主要有TTL 類型和 CMOS類型。1TTL 三態(tài)門、 OC門(極電極開路與非門)有兩個門電路,TTL 三態(tài)門、 OC門,的用法與眾不同,符號及邏輯關(guān)系如圖。標(biāo)準(zhǔn) TTL 集成邏輯基本門電路電壓轉(zhuǎn)移特性曲線高、低電平:輸入電壓分為UIH 、U

6、IL ,輸出電壓分為UOH、UOL抗干擾性能輸入特性曲線結(jié)論:1.TTL 電路的輸入不能為負(fù);2.TTL 門電路的輸入端在輸入低電平時電流高于輸入為高電平的電流。輸入負(fù)載特性曲線結(jié)論:輸入端接電阻到地時,其當(dāng)電阻大于700 時,其輸入端相當(dāng)于高電平,輸入端懸空,懸空時相當(dāng)于高電平。輸出特性扇出系數(shù)負(fù)載能力STTLLSTTL三、 CMOS集成基本門電路 ( 圖)OC門三態(tài)門CMOS三態(tài)門及傳輸門的符號及邏輯關(guān)系如圖四、基本門電路使用門電路使用注意事項電源電源電壓有兩個電壓:額定電源電壓和極限電源電壓額定電源電壓指正常工作時電源電壓的允許大?。篢TL 電路為 5V5%(54 系列 5V10%);C

7、MOS電路為極限工作電源電壓指超過該電源電壓器件將永久損壞。TTL 電路為 7V;4000 系列 CMOS電路為 18V。3 15V(4000B 系列 3 18V)輸入電壓輸入高電平電壓應(yīng)大于VIHmin 而小于電源電壓;輸入低電平電壓應(yīng)大于0V 而小于VILmax。輸入電壓小于0V 或大于電源電壓將有損壞集成電路。輸出負(fù)載除 OC門和三態(tài)門外普通門電路輸出不能并接,否則門電路的輸出帶同類門的個數(shù)不得超過扇出系數(shù),否則門電路輸出接普通負(fù)載時,其輸出電流就小于IOLmax 和燒壞器件;造成IOHmax。不穩(wěn)定;在速度高時帶負(fù)載數(shù)盡少;工作及運(yùn)輸環(huán)境問題溫度、濕度、靜電會影響器件的正常工作。74

8、系列 TTL 可工作在 070, 而54 系列為 -40 125,這通常的軍品工作溫度和民品工作溫度的區(qū)別;在工作時應(yīng)注意靜電對器件的影響,通過方法克服其影響:在運(yùn)輸時采用防靜電包裝;使用時保證設(shè)備接地;測試器件是應(yīng)先開機(jī)再加信號、關(guān)機(jī)時先斷開信號后關(guān)電源。集成門電路輸入端的使用方法前面介紹了常用TTL、CMOS門電路的邏輯關(guān)系,輸入輸出邏輯變量的均為邏輯高電平(1)或邏輯低電平( 0)。在使用門電路進(jìn)行邏輯運(yùn)算時,還通過的方法將門電路的輸入設(shè)置為高、低電平,具體如下。1 TTL 門電路輸入端的使用輸入端置為1 的方法:接電源正端、經(jīng)較大電阻(R 2k )接地、懸空等,如圖。輸入端置為0 的方法:接地、經(jīng)較小電阻(R2k)接地等,如圖。2 CMOS門電路輸入端的使用輸入端置1 的方法:接電源正端等,如圖。輸入端置0 的方法:經(jīng)電阻接地、直接接地等,如圖。例題例 1 已知邏輯門電路如圖,請寫出輸出表達(dá)式,并

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論