3組合邏輯電路

1、數(shù)字電子技術(shù)講義o組合邏輯電路第 頁第三部分組合邏輯電路課 題:組合邏輯電路的分析與設(shè)計教學(xué)目的：了解組合電路的的概念及特點;熟悉組合電路的分析方法及設(shè)計方法;教學(xué)重點:分析組合電路和設(shè)計簡單組合電路教學(xué)難點:設(shè)計組合電路教學(xué)方法：講授法和討論交流法教 具：無課 時：23.1組合邏輯電路的分析與設(shè)計3.1.1概述在數(shù)字系統(tǒng)中，根據(jù)邏輯功能的不同特點，數(shù)字邏輯電路可分為兩大類：組合邏輯電路和時序 邏輯電路。在一個邏輯電路中，任意時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，而與電路原來的狀態(tài)無 關(guān)，則該邏輯電路稱為組合邏輯電路(簡稱為組合電路)。組合邏輯電路的結(jié)構(gòu)特點是：第一，全部由門電路組成，即不含

2、記憶單元。第二，信號只有輸 入到輸出的單向傳輸，沒有輸出到輸入的反饋回路。所以，組合邏輯電路沒有記憶功能。組合邏輯電路邏輯功能的描述方法主要有四種：邏輯函數(shù)表達(dá)式，邏輯真值表，卡諾圖和邏輯 圖。組合邏輯電路的研究主要包括兩方面的內(nèi)容，一是組合邏輯電路的分析，二是組合邏輯電路的 設(shè)計。3.1.2組合邏輯電路的分析方法組合邏輯電路的分析目的：確定已知電路的邏輯功能。.組合邏輯電路的基本分析方法寫出電路的輸出邏輯函數(shù)表達(dá)式由輸入端到輸出端逐級寫出各級門電路的輸出對輸入的邏輯表達(dá)式，最后得到組合電路的輸出 變量對輸入變量的邏輯函數(shù)表達(dá)式?；喕蜃儞Q輸出邏輯函數(shù)用代數(shù)化簡法或卡諾圖化簡法進(jìn)行化簡，求出最

3、簡的輸出邏輯函數(shù)表達(dá)式。列出輸出邏輯函數(shù)的真值表將輸入變量的各種取值組合代入輸出邏輯函數(shù)表達(dá)式中進(jìn)行計算，求出相應(yīng)的輸出函數(shù)值，輸 入和輸出一一對應(yīng)列出真值表。分析電路的邏輯功能通過分析邏輯函數(shù)真值表的特點，從而確定電路的邏輯功能。.組合邏輯電路的分析舉例例3.1試分析圖3-1所示的組合邏輯電路的功能。3-1可得到解：（1）寫出電路的輸出邏輯函數(shù)表達(dá)式。由邏輯電路圖Y =ABCy=AY1=A ” ABC=C Y =C -ABCY =丫2 +丫3 +丫4=A ”ABC + B ABC + C ”ABC（2）化簡輸出邏輯函數(shù)。對 丫進(jìn)行化簡可得到丫 =(A + B+ C) -ABC = ABC +

4、 ABC輸入輸出（3）列出輸出邏輯函數(shù)的真值表。將輸入變量A、B、C的各種取ABC丫值組合代入化簡結(jié)果中，求出相應(yīng)的輸出丫 1的值，可列出真值表見表00013-1。Y20010&0100丫10110&丫 31000C.1&A13丫廠10101100&丫 41111表3-1真值表圖3-1例3.1的邏輯電路（4）分析電路的邏輯功能。由真值表3-1可看出：當(dāng)輸入 A、B、C都為才為“ 1”否則輸出丫為“0”所以，該組合邏輯電路具有檢測 判一致電路。時，輸出丫輸入狀態(tài)是否一致”的功能，也稱為0或都為例3.2試分析如圖3-2所示電路的邏輯功能。A、B端加入波形不同的脈沖信號。 解：（1）寫出輸出邏輯函數(shù)

5、表達(dá)式。由邏輯圖3-2可知丫 =AM丫 二第也=AM BM化簡輸出邏輯函數(shù)。對 丫進(jìn)行化簡可得到丫 = AM +BM列出邏輯函數(shù)的真值表。根據(jù)結(jié)果式可列出真值表見表 分析電路的邏輯功能。由真值表3-2可知：當(dāng)M=0時,B兩個信號同時加在電路的輸入端，但可以通過控制輸入端（3）（4）雖然A、信號A還是信號B,所以，該電路稱為選通電路。3-2。輸出Y=B，當(dāng)M=1時，輸出Y=A ,M電平的高低，選擇丫端輸出表3-2 例3.2的真值表圖3-2 例3.2的邏輯電路3.1.3組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計目的：根據(jù)功能要求設(shè)計最佳電路。.組合邏輯電路的基本設(shè)計方法分析設(shè)計要求，設(shè)輸入、輸出變量

6、并賦值。首先設(shè)定變量。把引起事件的原因定為輸入變量，把事件的結(jié)果作為輸出變量，并有相應(yīng)的字 母表示。其次狀態(tài)賦值。依據(jù)輸入、輸出變量的狀態(tài)進(jìn)行邏輯賦值，即確定輸入、輸出變量的哪種狀態(tài) 用邏輯0表示，哪種狀態(tài)用邏輯 1表示。根據(jù)輸入、輸出變量的賦值列出真值表。根據(jù)真值表寫出邏輯函數(shù)表達(dá)式，并化簡或變換邏輯函數(shù)根據(jù)化簡或變換后的邏輯表達(dá)式，畫出邏輯圖。.組合邏輯電路的設(shè)計舉例例3.3設(shè)計一個判別獲獎電路。在一個射擊游戲中，射手可打三槍，一槍打鳥，一槍打雞， 槍打兔子，規(guī)則是命中不少于兩槍者獲獎。用與非門實現(xiàn)。A、B、C表示，1表示槍命中，0表示沒有 0表示不得獎。3-3。3-3可得到邏輯函數(shù)表達(dá)式

7、為解：(1)分析設(shè)計要求，設(shè)輸入輸出變量并賦值。設(shè)一槍打鳥、一槍打雞、一槍打兔分別用輸入變量 命中；用輸出變量丫表示判別結(jié)果，1表示得獎，(2 )列真值表。根據(jù)上述分析可列出真值表見表(3)根據(jù)真值表，寫出邏輯函數(shù)表達(dá)式。由真值表丫 = AbC + ABC + ABC + ABC化簡得丫 = AB + AC+BC將上式變換成與非表達(dá)式為丫 =ABAC EC(4)畫邏輯圖。根據(jù)式 丫的表達(dá)式可畫出圖3-4所示的邏輯圖。表3-3 例3.3的真值表輸入輸出ABC丫00000010010001111000101111011111編碼器課 題:-十進(jìn)制編碼器的特點和編碼過程；理教學(xué)目的:了解編碼器及編碼

8、器的概念及編碼器的分類；熟悉二進(jìn)制、二 解優(yōu)先編碼器74LS148的功能及特點。教學(xué)重點:74LS148的邏輯功能教學(xué)難點:普通編碼器與優(yōu)先編碼器的異同。74LS148的功能擴(kuò)展教學(xué)方法：講授法和討論交流法 教 具：無課 時：23.2編碼器將特定意義的信息（如數(shù)字、文字、符號等）編成相應(yīng)二進(jìn)制代碼的過程，稱為編碼。能夠?qū)?現(xiàn)編碼功能的邏輯部件稱為編碼器。對于每一個有效的輸入信號，編碼器產(chǎn)生一組唯一的二進(jìn)制代碼輸出。如果需編碼的信息數(shù)量為 N，則所需用的二進(jìn)制代碼的位數(shù)n應(yīng)滿足如此關(guān)系：2n N。按編碼方式不同，編碼器有普通編碼器和優(yōu)先編碼器兩類；按輸出代碼不同，編碼器有二進(jìn)制 編碼器和二一十進(jìn)

9、制編碼器兩類。3.2.1普通編碼器普通編碼器的功能是任何時刻只允許對輸入的一個編碼信號進(jìn)行編碼，否則輸出代碼將發(fā)生混 亂。輸入的編碼信號是相互排斥的，故又稱互斥輸入的編碼器。1 .二進(jìn)制編碼器用n位二進(jìn)制代碼對 N =2n個信號進(jìn)行編碼的電路，稱為二進(jìn)制編碼器。n位二進(jìn)制編碼器輸入為N =2n個信號，輸出為n位二進(jìn)制代碼，因此，也稱為2n線-n線編碼器?，F(xiàn)以3位二進(jìn)制編碼器為例，分析二進(jìn)制編碼器的工作原理。圖3-8所示為3位二進(jìn)制編碼器的示意圖。T T T m nIo II l4圖3-8 3位二進(jìn)制（8線一3線） 編碼器的示意圖圖中，8個編碼信號輸入端I 017，假設(shè)輸入信號高電平有效（表示有

10、編碼請求）；3個代碼輸 出端丫2、Y、丫0，輸出3位二進(jìn)制代碼。表3-53位二進(jìn)制編碼器的真值表輸入輸出I 0I1I 2I 31415I617丫2丫1丫010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二進(jìn)制編碼器真值表見表3-5。當(dāng)某個輸入為1，其余輸入為0時，就輸出與該輸入端相對應(yīng)的代碼。例如：當(dāng)輸入ll 9時，其余輸入為0,用輸出丫2丫1丫0 =001表示對ll的編碼。編碼器在 任何時刻只能對一個輸入信號進(jìn)行編碼，不允許有兩個或兩個以上的輸入信號同時請求編碼

11、，即|017這8個端的編碼信號是互斥的。2 .二一十進(jìn)制編碼器將十進(jìn)制數(shù)的09十個數(shù)碼（或其他 10個信息）編成二進(jìn)制代碼的電路，稱為二一十進(jìn)制編 碼器。常見的一種是 8421BCD碼編碼器，它有10個編碼信號輸入端I0I9，假設(shè)輸入信號高電平 有效；4個編碼輸出端丫3、丫2、丫、丫），輸出4位8421BCD碼。故又稱為10線4線編碼器。8421BCD 碼編碼器的真值表見表 3-6。由該表可以看出：當(dāng)某個輸人信號為1,其余輸入信號都為 0時，就有一組對應(yīng)的代碼輸出。該編碼器輸入端I0I 9這10個編碼信號也是互斥的。表3-6 8421BCD碼編碼器的真值表輸入輸出IoI1I2I3I4I 5I6

12、I7I8I9丫3丫2丫1丫010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001322優(yōu)先編碼器在數(shù)字系統(tǒng)中，特別是計算機(jī)系統(tǒng)中，常需要對若干個工作對象進(jìn)行控制，例如打印機(jī)、輸入 鍵盤、磁盤驅(qū)動器等。當(dāng)幾個部件同時發(fā)出服務(wù)請求時，這就要求主機(jī)必須根據(jù)輕重緩急，按預(yù)先 規(guī)定好的順序允許其中的一個進(jìn)行操作，即執(zhí)行操作存在優(yōu)先級別的問題。優(yōu)先編碼器可以識別信 號的優(yōu)先級別并對

13、其進(jìn)行編碼。優(yōu)先編碼器（Priority Encoder）的功能是允許同時在幾個輸入端有編碼輸入信號，按輸入信號排定的優(yōu)先順序，只對其中優(yōu)先權(quán)最高的一個輸入信號進(jìn)行編碼。在優(yōu)先編碼器中，優(yōu)先級別高的編 碼信號排斥級別低的。3-9所示。8線一3線優(yōu)先編碼器74LS148的邏輯功能示意圖和外引腳圖如圖r I F 丫孑 Yo Y EX Y SVcc YSYExIs T2 T 1 ToTg16 l5 14 13 12 11 1097 4LS14S 7 4 L S 1 4 8YYYYYYYYY3 b 16 UsT E% 斤 5 I4 I3 I2 I1 I0(a)邏輯符號圖3-9 8線3線優(yōu)先編碼器T4

14、T56 T7 ST Y2 Y1 GND(b )外引腳圖74LS148Y2、Y1、Yo。Yex 3個輔助圖中，8個編碼輸入端 NT7，優(yōu)先權(quán)的高低級別從 T7依次到T0 ；3個編碼輸出端為了擴(kuò)展編碼器的功能，74LS148增加了選通輸入端 S，選通輸出端Ys和擴(kuò)展輸出端 控制端。74LS148的功能表見表 3-7。表3-7 8線3線優(yōu)先編碼器74LS148的功能表輸入輸出St10I1T2I 3I 4*5T6I 7丫2丫1丫 0丫 SYex1XXXXXXXX111111111111111101XXXXXXX000010XXXXXX0100110XXXXX011010100XXXX011101110

15、XXX0111110010XX01111110110X0111111110100111111111110由74LS148的功能表可知:選通輸入端S。又稱使能端或片選端，低電平有效。當(dāng)S = 1時，禁止編碼器工作，沒有編碼輸出。當(dāng)S=0時，允許編碼器工作，對輸入信號進(jìn)行編碼。(2)選通輸出端Ys。當(dāng)S=0，且l017均為1 (無編碼輸入)，才使Ys =0。因此Ys =0 表示 電路工作，但無編碼輸入”。(3)擴(kuò)展輸出端Yex。是輸出編碼有效碼標(biāo)志，即當(dāng)Yex =0表示輸出為有效碼，Yex = 1輸出為無效碼。因此， Yex =0表示 電路工作，且有編碼輸入 ”。利用輔助控制端可實現(xiàn)編碼器的功能擴(kuò)

16、展。課 題:譯碼器教學(xué)目的:了解譯碼器的概念及分類；熟悉74LS138的邏輯功能，掌握用 74LS138實現(xiàn)邏輯函數(shù)的方法；理解二一十進(jìn)制譯碼器的邏輯功能及特點；了解數(shù)字顯示電路的組成；了解數(shù)字顯示器件的分類；熟悉 發(fā)光二極管的工作原理及七段字符顯示器的組成及特點；掌握七段顯示譯碼器74LS48的邏輯功能。教學(xué)重點:74LS138的邏輯功能；用譯碼器實現(xiàn)邏輯函數(shù)；七段顯示譯碼器的邏輯符號及功能教學(xué)難點:74LS138的功能擴(kuò)展；74LS48的邏輯功能教學(xué)方法：講授法和討論交流法教 具：無課 時：23.3譯碼器譯碼是編碼的逆過程。編碼是將具有特定意義的信息編成二進(jìn)制代碼，譯碼則是將表示特定意 義

17、信息的二進(jìn)制代碼翻譯出來。實現(xiàn)譯碼功能的邏輯電路稱為譯碼器。常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器。3.3.1二進(jìn)制譯碼器將二進(jìn)制代碼翻譯成對應(yīng)輸出信號的電路，稱為二進(jìn)制譯碼器。若輸入n位二進(jìn)制代碼，則稱n位二進(jìn)制譯碼器，它有 2n個輸出端，又稱為n線-2n線譯碼器。1 .3位二進(jìn)制譯碼器3位二進(jìn)制譯碼器 74LS138又稱3線8線譯碼器，其邏輯功能示意圖和外引腳圖如圖3-10所圖中，3個代碼輸入端A2、A1、A ; 8個譯碼輸出端丫0丫7 ； 3個使能端STa、sTb、sTc。示。74LS138的功能表如表 3-8所示。74LS13gg 爲(wèi) Yl 丫、 J a JI I I

18、 i i I I I6 口 14 13 12 1 10 974LS13a12 3 456 7 S(a)A： Al Ao74LS138邏輯符號I I I 丄 I 丄 I出如亙淬吃site&皿(b )外引腳圖圖3-103線8線譯碼器74LS138由表3-8可知，3線8線譯碼器74LS138具有如下邏輯功能：(1 )當(dāng)STa =0或STb +STC =1時，譯碼器禁止譯碼，輸出 丫0丫7均為1,與輸入代碼 “、 A、A0的取值無關(guān)。(2)當(dāng)STa =1且STb +STC =0時，譯碼器才進(jìn)行譯碼，譯碼輸出低電平有效。譯碼器輸出丫。 丫7由輸入代碼A2、A1、A0決定，對于任一組輸入二進(jìn)制代碼，輸出

19、丫0丫7中只有一個與該代碼 相對應(yīng)的輸出為 0，其余輸出均為 1。 74LS138的功能表見 3-8。表3-83線8線譯碼器74LS138的功能表輸入輸出STASTb 十!?。A2A1A 0YoY1Y2Y3Y4Y5Y6Y7X1XXX111111110XXXX11111111000011111110011011111101011011111011111011111010011110111101111110111101111110111111111110根據(jù)功能表3-8可得出74LS138的輸出邏輯函數(shù)表達(dá)式為Y3 =A2 A/o = m3Y0 =A2A1 A0 =mo , Y1 =A2A1 A。

20、=m1 Y2 =A2 A1 Ao = m2Y4 =A2 A1A0 =m4Y 5 =A2A1 A0 =m5 .Y 6 =A2A1 Ao =m6 Y = A 2A1A m7由此可看出丫0丫7同時又是 A2、A1、Ao這三個變量的全部最小項的反，所以二進(jìn)制譯碼器 又稱為最小項譯碼器或變量譯碼器。2 .二進(jìn)制譯碼器的應(yīng)用（1）作數(shù)據(jù)分配器DMUX ）。將一路輸入數(shù)據(jù)分配到多路輸出中的一路上去的邏輯電路，稱為數(shù)據(jù)分配器（簡稱 帶片選輸入端的3線8線譯碼器74LS138可做1路一8路數(shù)據(jù)分配器。74LS138的輸出邏輯函數(shù)表達(dá)式可以寫為Yi = mi-STA ST B ST c如果令STb =STc =0

21、 （滿足譯碼器工作要求） Ao確定的輸出Yi STa =D，即總線上的數(shù)據(jù)STaFlSTaTbStcITCA2A1 A0Y0Y1Y2 丫3Y4Y5Y6Y7Ia21A1 A0Y0九丫4九丫5Y718STaY1 YoSTa Y2 Y1致3 Y2STb 中 Y3密5 Y4 STc Y6 Y5 A1 ao Y7 丫6 A2 A1 ao 丫7D f STbD5壬1 1 1（b）輸出原碼的接法選擇輸入（a）輸出反碼的接法A、Ai、，將輸入數(shù)據(jù)D從STa端輸入，由地址 D以反碼形式從 Yi端送出，接法如圖 3-11（ a）所 示，欲得到原碼輸出，只需在數(shù)據(jù)D與STa之間加反相器即可。如果將STb或STc作為

22、數(shù)據(jù)輸入端時，輸出原碼，接法如圖 3-11（ b）所示。圖3-1174LS138作1路一8路數(shù)據(jù)分配器（2）作函數(shù)發(fā)生器n位二進(jìn)制譯碼器的輸出給出了 n個輸入變量的全部 2n個最小項，即每一個輸出對應(yīng)了輸入變量的一個最小項。而任何一個邏輯函數(shù)都可以變換為最小項表達(dá)式，所以用n位二進(jìn)制譯碼器和附加門電路可以產(chǎn)生任何 n變量的組合邏輯函數(shù)，即二進(jìn)制譯碼器可作邏輯函數(shù)發(fā)生器。二進(jìn)制譯碼器構(gòu)成邏輯函數(shù)發(fā)生器要注意兩點：所選的二進(jìn)制譯碼器的代碼輸入變量數(shù)應(yīng)與要實現(xiàn)的邏輯函數(shù)的變量數(shù)相等。譯碼輸出低電平有效時，應(yīng)附加與非門；譯碼輸出高電平有效時，應(yīng)附加或門。例3.5試用譯碼器和門電路實現(xiàn)邏輯函數(shù)丫 = A

23、B + AC + BC解：（1）根據(jù)邏輯函數(shù)的變量數(shù)選擇譯碼器。通常將譯碼器的代碼輸入變量作為函數(shù)的輸入變量，由于邏輯函數(shù) 丫中有A、B、C三個變量，故應(yīng)選用 3線8線譯碼器74LS138，譯碼輸出低電 平有效。74LS138譯碼器正常工作時，使能端 sta =1 , STSTQ。（2）寫出邏輯函數(shù)的最小項表達(dá)式丫 = AB + AC + BC=AbC + ABC + ABC + ABC= mmm6 +m7=m3 件5 件6m7A =B、（4）將邏輯函數(shù)丫和74LS138輸出邏輯函數(shù)表達(dá)式比較。令74LS138的代碼輸入 民=A、3-12所示。A） C，將上式與74LS138各輸出端的表達(dá)式進(jìn)

24、行比較后得到Y(jié) = 丫3 Y 5 丫6 丫7畫連線圖。根據(jù)最后丫的表達(dá)式畫出連線圖，如圖r%Yo7iVjY,V,y；YY-74L513S圖3-12 例3.5的連線圖例3.6試用譯碼器和門電路設(shè)計一個設(shè)備故障指示電路。三臺設(shè)備的工作情況用紅、黃兩個指示燈進(jìn)行監(jiān)視。一臺設(shè)備出故障時，黃燈亮；兩臺設(shè)備出故障時，紅燈亮；三臺設(shè)備出故障時，紅 燈和黃燈都亮。解：（1）分析設(shè)計要求，并設(shè)輸入、輸出變量。設(shè)A、B、C三臺設(shè)備，1表示出故障，0表示正常工作。紅、黃兩個指示燈分別為丫、丫2,1表示燈亮，0表示燈火。Yi表3-9 例3.6的真值表丫2丫0丫1 Y2Y3Y4Y5Y6 丫77 4LS1 38Y7-ST

25、A 1 jSTBOSTCA21 A。ABC3-9。(2 )列真值表。根據(jù)上述分析列出真值表見根據(jù)真值表寫出邏輯函數(shù)表達(dá)式為Y = ABC + ABC + ABC + ABC = m3 + m5 + m6 + m?Y2 = ABC + ABC + ABC + ABC = mi + mb + mu + m? 根據(jù)邏輯函數(shù)的變量數(shù)選擇譯碼器。由于邏輯函數(shù)中有a、B、C三個變量，故應(yīng)選用 3 線8 線譯碼器 74LS138，使能端 sta =1 , STb =STc =0。將邏輯函數(shù)Y、2和74LS138輸出邏輯表達(dá)式比較。 令74LS138的輸入 A = A、A = B、 A) =C，將丫1、2和7

26、4LS138各輸出端表達(dá)式進(jìn)行比較后得到丫 =丫3 丫5 丫6 丫7 丫2 =丫1 丫2 丫4 Y7(5)畫連線圖。根據(jù)最后 丫、丫2的表達(dá)式畫出連線圖，如圖3-13所示。3.3.2二十進(jìn)制譯碼器將輸入的二一十進(jìn)制代碼(即BCD碼)翻譯成對應(yīng)的 10個有效電平(高電平或低電平)輸出信號的電路，稱為二十進(jìn)制譯碼器。它有4個輸入端和10個輸出端，又稱為 4線10線譯碼器。3-14所示。4線一10線譯碼器74LS42的邏輯功能示意圖和外引腳圖如圖Id 15 L4 13 12 11 10 T4LS43(a)邏輯符號)7 4LS43百奄77齊GUD(b)外引腳圖圖3-144線10線譯碼器74LS42圖中

27、，4個代碼輸入端 AAo (輸入8421BCD碼),10個譯碼輸出端 綣丫9 (譯碼輸出低電 平有效)。在8421BCD碼中，代碼10101111這六種狀態(tài)沒有使用，即它們不屬于 8421BCD碼, 故稱為偽碼。4線10線譯碼器74LS42的功能表見表3-10。表3-104線10線譯碼器74LS42的功能表十進(jìn)制數(shù)輸入輸出A3A2A1A0丫0丫1丫2丫3丫4丫5丫6丫7丫8丫900000011111111110001101111111120010110111111130011111011111140100111101111150101111110111160110111111011170111

28、1111111011810001111111101910011111111110偽101011111111111011111111111111001111111111110111111111111110111111111111111111111111碼由功能表3-10可知，當(dāng)輸入 00001001 （即8421BCD碼）時，每一組輸入代碼均有唯一的一 個相應(yīng)輸出端輸出有效電平。當(dāng)輸入出現(xiàn)偽碼10101111時，譯碼器輸出 Y0Y9均為高電平（即無效電平），譯碼器拒絕譯碼，電路不會產(chǎn)生錯誤譯碼，所以稱該電路具有拒絕偽碼輸入的功能。333顯示譯碼器在數(shù)字系統(tǒng)中，常需要數(shù)碼顯示電路將數(shù)字量用十進(jìn)制數(shù)

29、碼直觀地顯示出來。一方面便于直接 讀取測量和運算的結(jié)果，另一方面也便于監(jiān)視系統(tǒng)的工作情況。數(shù)碼顯示電路由顯示譯碼器、驅(qū)動 器和顯示器組成。1 .七段字符顯示器卜9”十個數(shù)字。如圖3-15所示。（b）段組合圖七段字符顯示器又稱七段數(shù)碼管，這種字符顯示器由七段可發(fā)光的字段組合而成。利用字段的 不同組合方式分別顯示（a）分段布置圖圖3-15七段數(shù)字顯示器發(fā)光段組合圖常見的七段字符顯示器有半導(dǎo)體數(shù)碼顯示器（LED ）和液晶顯示器（LCD ）。（1）半導(dǎo)體數(shù)碼顯示器半導(dǎo)體數(shù)碼顯示器是將要顯示的字形分為七段，每段為一個發(fā)光二極管（LED ）,利用不同發(fā)光段組合顯示不同的字形。半導(dǎo)體數(shù)碼顯示器有共陰極和共陽

30、極兩類，其引腳圖和內(nèi)部接線如圖3-16所示。圖中的發(fā)光二極管ag用于顯示MO g CfMOaSbCfgd34e Mdc FgOCC10 9 8 7% 9Mb Og Cf6 b10C9dfeD Pe5 gDP1。2becf10個數(shù)字09, DP用于顯示小數(shù)恵。C O M O44444 JOOOOOO（a）外引腳圖e MdOCc CPO MC O M（b）共陰LED的內(nèi)部接線圖ab Oc 出d O e O f Og O一-ft D pO&共陽LED的內(nèi)部接線圖由圖3-16 （ b）、（c）可知, 陽極輸入（a使用時，通常將陰極接地。74LS48 ）來驅(qū)動；共陽極 aDP）為低電平點圖3-16 LE

31、D數(shù)碼管共陰極LED的各發(fā)光二極管的陰極相連，DP）為高電平點亮，由輸出為高電平有效的譯碼器（如LED的各發(fā)光二極管的陽極相連，使用時，通常將陽極接電源。陰極輸入（ 亮，由輸出為低電平有效的譯碼器（如74LS47）來驅(qū)動。工作時一般應(yīng)注意串聯(lián)合適限流電阻。半導(dǎo)體數(shù)碼管的主要優(yōu)點是工作電壓低（1.5V3V ）、體積小、壽命長（大于 1000h）、響應(yīng)速度快（1100ns）、工作可靠。主要缺點是工作電流大（1040mA）。（2）液日日顯示器（LCD）這種顯示器在沒有外電場時，液晶分子按一定方向排列整齊，入射的光線大部分被反射回來， 液晶為透明狀態(tài)，顯示器呈白色，不顯數(shù)字。當(dāng)在相應(yīng)字段的電極加上電壓

32、時，液晶因電離而產(chǎn)生 正離子，在電場作用下運動并碰撞液晶分子，從而破壞了液晶分子的整齊排列，使入射光產(chǎn)生散射， 液晶呈現(xiàn)混濁狀態(tài)，顯示器呈現(xiàn)暗灰色，從而顯示出相應(yīng)的數(shù)字。液晶顯示器的主要優(yōu)點是工作電壓低，功耗極小。主要缺點是亮度較差，響應(yīng)速度慢。2 .七段顯示譯碼器顯示譯碼器主要由譯碼器和驅(qū)動器兩部分組成，通常這兩者都集成在一塊芯片上。顯示譯碼器 的功能是將輸入的 BCD代碼轉(zhuǎn)換成相應(yīng)的輸出信號，來驅(qū)動七段數(shù)碼管顯示09十個數(shù)字。七段顯示譯碼器/驅(qū)動器74LS48的引腳圖和邏輯功能示意圖如圖3-17所示。V.YbVcYjY. YfYg*芯綣也衛(wèi)紜兀.As A2A1A)A1 Ai UT K/RE

33、Om Am AoGNB丘 15 H 131211109沁4S74LS4S（a）邏輯符號（b）外引腳圖圖3-17七段顯示譯碼器/驅(qū)動器74LS48圖中，4線代碼輸入 AA （輸入8421BCD碼）；七段譯碼輸出YaYg （輸出高電平有效），為七段數(shù)碼管提供驅(qū)動信號；三個輔助控制端：燈測試輸入端LT，滅零輸入端 RBI和滅燈輸入端/滅零輸出端BI/RBO。74LS48的功能表見表3-11。表3-11七段顯示譯碼器/驅(qū)動器74LS48的功能表數(shù)字LTRBIA 3A2A1A0BI/RBOYaYbYcYdYeYfYg試燈0XXXXX11111111滅燈XXXXXX0（輸入）0000000滅零100000

34、0000000001100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000081X10001111111191X10011111001110-151X1010-11111顯示符號輸入輸出功能或結(jié)合74LS48的功能表3-11，說明其邏輯功能。（1）燈測試功能。當(dāng)試燈輸入端LT =0 , BI /RBO = 1時，輸出YaYg均為1，數(shù)碼管七段全亮，顯示8，以測試數(shù)碼管有無損壞。 滅燈(消隱)功能。只要滅燈輸入端 BI

35、 =0,無論輸入 A A A、Ao為何種電平，Ya Yg均為0，數(shù)碼管各段熄滅(此時 bT/rbo為輸入端)。滅零功能。設(shè)置滅零輸入端 RbT目的是為了把不希望顯示的零熄滅掉。如數(shù)據(jù) 0018.90, 將前多余的零熄滅，顯示 18.90,則顯示結(jié)果更加醒目。在LT =1的前提下，只要RbT =0且輸入A3a2a1A0000，此時滅零輸出端RBO = o,Ya Yg均為0，數(shù)碼管可使本來應(yīng)顯示的 0熄滅。因此滅零輸出端 RBO = 0表示譯碼器處于滅零狀態(tài)， 該端主要用于顯示多位數(shù)時，多個譯碼器之間的連接。 數(shù)碼顯示功能。當(dāng) LT =1 , BT/rbo =1時，若輸入8421BCD碼，譯碼輸出

36、aYg上 產(chǎn)生相應(yīng)驅(qū)動信號，使數(shù)碼管顯示03-18所示。74LS48內(nèi)部有升壓電阻，可以直接驅(qū)動共陰數(shù)碼管，連接方法如圖圖中，譯碼輸出管腳YaYg與共陰數(shù)碼管BI /RBO接1,管腳AA輸入8421BCD碼，數(shù)碼管就能顯示出相應(yīng)的十進(jìn)制數(shù)碼ag管腳對應(yīng)連接，輔助控制端LT、 RBI 和09。課 題:數(shù)據(jù)選擇器教學(xué)目的：了解數(shù)據(jù)選擇器的概念，熟悉74LS151的邏輯功能；會用74LS151實現(xiàn)邏輯函數(shù)教學(xué)重點:用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)教學(xué)難點:數(shù)據(jù)選擇器的應(yīng)用教學(xué)方法：講授法和討論交流法教 具：無課 時：23.4數(shù)據(jù)選擇器在數(shù)字系統(tǒng)實現(xiàn)多路數(shù)據(jù)傳輸過程中，經(jīng)常需要將其中一路數(shù)據(jù)挑選出來進(jìn)行傳輸，

37、這就需要 用數(shù)據(jù)選擇器。341數(shù)據(jù)選擇器的原理根據(jù)地址輸入（又稱選擇輸入）信號從多路輸入數(shù)據(jù)中選取其中一路數(shù)據(jù)作為輸出的邏輯電路 稱為數(shù)據(jù)選擇器（簡稱 MUX ）,又稱 多路開關(guān)”。數(shù)據(jù)選擇器一般有 n個地址輸入，2n個數(shù)據(jù)輸入，根據(jù)輸入數(shù)據(jù)的路數(shù)不同，有2選1、4選1、8選1數(shù)據(jù)選擇器等。3-19所示，是一種多路輸入、單路輸出的組合電路。圖Do，1個數(shù)據(jù)輸出端Y , 2個地址輸入端 A、Ao。表3-12為4選1數(shù)據(jù)選擇器的功能示意框圖如圖 中，4個數(shù)據(jù)輸入端D3、D2、D1、 4選1數(shù)據(jù)選擇器的真值表。D0 *VD1 亠XD 2 &;D3 :數(shù) ，據(jù)輸 出數(shù) 據(jù) 輸 人Ai Ao選擇輸入圖3

38、-19 四選一 MUX功能示意圖從4選1MUX真值表3-12可以看出，兩位地址輸入代碼AAO分別為00、01、10、11時，可從表3-12 4選1數(shù)據(jù)選擇器真值表地址輸入數(shù)據(jù)輸入數(shù)據(jù)輸出A1A0D3D2D1D0Y0 0XXXD0D0Y。四路輸入數(shù)據(jù)D0D3中選擇對應(yīng)的一路輸入數(shù)據(jù)送到輸出端XXD1XXD2XXD3XXXD1D2D33.4.2集成數(shù)據(jù)選擇器1 .集成數(shù)據(jù)選擇器(1) 4選1數(shù)據(jù)選擇器74LS15374LS153是雙4選1數(shù)據(jù)選擇器，即一片74LS153中集成了兩個完全相同的4選1數(shù)據(jù)選擇器。3-20所示。74LS153的邏輯功能示意圖和外引腳圖如圖AlAoJ 74LS15315

39、14 D 12 1L 10 P74L5LS12 3 4 5 5 7aEij D ? D1 Do(a)邏輯符號圖 3-20雙4選1數(shù)據(jù)選擇器(b)外引腳圖74LS153圖中，DoD3為4個數(shù)據(jù)輸入端，端，ST為選通端(或稱使能端)，低電平有效。丫為數(shù)據(jù)輸出端,A、A為兩個4選1的公共地址輸入使能輸入地址輸入數(shù)據(jù)輸出StA1A 0丫1XX000D0001D110D211D3表3-13 雙4選1數(shù)據(jù)選擇器74LS153功能表74LS153功能表如表3-13所示，當(dāng)ST=1時，輸出丫 =0，輸入數(shù)據(jù)被封鎖；當(dāng)ST = 0時，數(shù) 據(jù)選擇器正常工作，輸出邏輯函數(shù)表達(dá)式可寫成(A1Ao)D(A1Ao)Dr(

40、Ao)D(Ao)D3丫 =m0D 0 + m1D1 +m2D2 +m 3D33Y =送 mi Dii =0(2) 8選1數(shù)據(jù)選擇器74LS15174LS151是8選1數(shù)據(jù)選擇器，其邏輯功能示意圖和引腳圖如圖3-21所示。% Q 4。屮小了A (A 1屯 2AoAlA2ST16151413121110 974L5151DCD1D3D3D4D5D6D7(a)邏輯符號DjDiDiDoT y STGND (b )外引腳圖圖3-218選1數(shù)據(jù)選擇器74LS151圖中，8個數(shù)據(jù)通道D0D7 , 3個地址輸入端 A、A、A。，兩個互補(bǔ)的輸出端 丫和Y，使能端ST (低電平有效)。8選1數(shù)據(jù)選擇器74LS15

41、1的功能表如表3-14所示。表3-148選1數(shù)據(jù)選擇器74LS151功能表使能輸入地址輸入數(shù)據(jù)輸出STA2A1A0丫1XXX0000Do001D1010D2011D30100D4101D5110De111D7由功能表3-14可見，當(dāng)ST=1時,輸出丫 = 0，輸入數(shù)據(jù)被封鎖；當(dāng) ST = 0時，數(shù)據(jù)選擇器選通輸出，輸出邏輯函數(shù)表達(dá)式為丫 =(A2A1A0)D0 +(瓦入AODj +(A2AA0)D2+(A2AA0)D3 +(A2A1A0)D4 中(人 A1A0)D5 +(A2AA0)D6 +(A2AA)D77丫 =送 miiDi或i 2 .集成數(shù)據(jù)選擇器的應(yīng)用(1 )數(shù)據(jù)傳輸如圖3-22所示，

42、16選 人3人2人代=00001111時，把實現(xiàn)數(shù)據(jù)并一串轉(zhuǎn)換1數(shù)據(jù)選擇器 74LS150 , 16位并行輸入數(shù)據(jù) D0D15，當(dāng)?shù)刂份斎?6個并行輸入數(shù)據(jù)依次傳送到輸出端丫，從而轉(zhuǎn)換成串行數(shù)據(jù)輸出。Y地址輸入由 0000至 11113TAl直(J口 OQGQQQQQO口QOQQ口lOllDQLOOlOOllQl16位并行數(shù)據(jù)輸入圖3-22數(shù)據(jù)并一串轉(zhuǎn)換實現(xiàn)多路數(shù)據(jù)的分時傳送一條傳輸線上分時傳送多路數(shù)據(jù)，可以在該傳輸線的發(fā)送端接數(shù)據(jù)選擇器，接收端接數(shù)據(jù)分配 器(譯碼器實現(xiàn))，在相同的地址輸入控制下即可實現(xiàn)多路數(shù)據(jù)的分時傳送。74LS138構(gòu)成的8路數(shù)據(jù)分時傳送系統(tǒng)如由8選1數(shù)據(jù)選擇器74LS1

43、51和1路-8路數(shù)據(jù)分配器圖3-23所示。數(shù)據(jù)發(fā)送端DO D 1D2D3D4D5D6D 7_Y0STBY1舄Y2ST A呂Y3艮Y4STCY5Y6A2 A 1 A 0 Y7數(shù)據(jù)接收端 3- 3 YSTAO83Si-4數(shù)出疇1選擇輸入圖3-23多路數(shù)據(jù)的分時傳送(2)作函數(shù)發(fā)生器對于2n選1數(shù)據(jù)選擇器的輸出邏輯函數(shù)一般表達(dá)式為2nY = Z miDi_i =0( ST = 0)當(dāng)MUX在輸入數(shù)據(jù)全部為 1時，輸出為地址變量全部最小項之和；而任何組合邏輯函數(shù)都可 以寫成最小項表達(dá)式，因此，可借助MUX實現(xiàn)組合邏輯函數(shù)，構(gòu)成函數(shù)發(fā)生器。邏輯函數(shù)變量數(shù)=MUX地址輸入端數(shù)直接利用數(shù)據(jù)選擇器的地址輸入作

44、為邏輯函數(shù)的變量輸入。例3.7試用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)丫 =AB + AC+ABC解：(1)選擇數(shù)據(jù)選擇器。由于邏輯函數(shù) 丫中有A、B、C三個變量，所以選 8選1數(shù)據(jù)選擇 器74LS151 O 74LS151輸出邏輯函數(shù)表達(dá)式為Y =(A2 A1A0)D0 +(A2 A1A0)D1 +(A2AA0)D2 +(A2AA)D3 +(A2A1 A0)D4 +(A2A1A0)D5 +(A2AA0)D6 +(A2AA)D7(2)寫出邏輯函數(shù)Y的最小項表達(dá)式Y(jié)=ABAc+ABC _(3)比較丫和丫 兩式中最小項的對應(yīng)關(guān)系。A2 =A, A =B ,Y 式中包含Y式的最小項時，數(shù)據(jù)輸入取 將MUX數(shù)據(jù)輸入

45、端賦值為D = D = D = D7=ab(C +c)+ Ac(b + b) + Abc =c + Abc+abC + aBc設(shè)了 = Y,數(shù)據(jù)選擇器的地址輸入為1，沒有包含Y式的最小項時，數(shù)據(jù)輸入為0。由此A - C=0D1 = D3 = D4 = D5 = 1畫連線圖。根據(jù) 74LS151地址端和數(shù)據(jù)端的賦值可畫出圖3-24所示的連線圖。ftcJ.圖3-24 例3.7的連線圖邏輯函數(shù)變量數(shù) MUX地址輸入端數(shù)將邏輯函數(shù)的變量分別有序接入數(shù)據(jù)選擇器的地址輸入端，分離出的多余變量用數(shù)據(jù)選擇器的 輸入數(shù)據(jù)代替。例3.8試用4選1數(shù)據(jù)選擇器74LS153設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每

46、組信 號燈由紅、黃、綠 3盞燈組成，正常情況下，任何時刻必有1盞燈亮，而且只允許有一盞燈亮，當(dāng)出現(xiàn)其它狀態(tài)時表明電路發(fā)生故障，要求發(fā)出故障信號，以提醒工作人員前去維修。解：(1)分析設(shè)計要求，列真值表。設(shè)紅、黃、綠 3盞燈分別用變量 A、B、C表示，1表示燈 亮，0表示不亮；用丫表示故障信號，1表示發(fā)生故障，0表示正常狀態(tài)。由此可列出表 3-15所示的 真值表。(2)根據(jù)真值表，寫出邏輯函數(shù)表達(dá)式表3-15例3.8的真值表ABCY00010010010001111000101111011111Y = ABC + AbC + aBc + ABC + ABC= ABC +ABC+ABC + ABY

47、 = (AiA0)D0 +(AiA)Di +(AA0)D2 +(AA0)D3比較Y和Y 兩式中最小項的對應(yīng)關(guān)系寫出4選1數(shù)據(jù)選擇器74LS153輸出邏輯函數(shù)表達(dá)式為(4)設(shè)丫 =Y,數(shù)據(jù)選擇器的地址輸入為A =A，傀=BMUX數(shù)據(jù)輸入端賦值為Do =C ， Di = D C ， D3 = 1 畫連線圖。根據(jù)式 74LS153地址端和數(shù)據(jù)端的賦值可畫出圖3-25所示的連線圖。Y:dDfl Di Di Di STt?圖3-25 例3.8的連線圖1B課 題:加法器、數(shù)值比較器教學(xué)目的:了解全加器的工作原理，熟悉全加器及多位加法器的邏輯功能；熟悉數(shù)值比較器的工作原理，熟悉 位數(shù)值比較器74LS85的邏

48、輯符號及功能。教學(xué)重點：全加器和74LS85的邏輯符號及功能教學(xué)難點:4位數(shù)值比較器的擴(kuò)展教學(xué)方法：講授法和討論交流法 教 具：無課 時：23.5加法器在數(shù)字系統(tǒng)中，尤其是在計算機(jī)中，常用到的二進(jìn)制加、減、乘、除等算術(shù)運算都是分解成加法 運算進(jìn)行的，因此，加法器是構(gòu)成算術(shù)運算電路的基本單元。FA ）。3.5.1全加器能夠?qū)崿F(xiàn)加數(shù)、被加數(shù)和來自低位的進(jìn)位數(shù)三者相加的電路稱為全加器（簡稱1. 1位全加器設(shè)A、B兩個數(shù)中的第i位二進(jìn)制數(shù)相加， A、Bi分別為加數(shù)和被加數(shù)， CiJ為相鄰低位（第i-1全加器的功能，可列出全加器的真值表見表位）來的進(jìn)位數(shù)，Si為本位的和數(shù)，Ci為向高位（第i +1位）的

49、進(jìn)位數(shù)。根據(jù)二進(jìn)制加法運算規(guī)則和輸入輸出AiBiCi 4SCi00000001100101001101100101010111001111113-16。表3-16全加器的真值表由全加器的真值表 3-16可得到輸出邏輯函數(shù)表達(dá)式為S =AiBiCi+AiBCi+ ABiCi+ ABC i 1Ci = Ai BiC i + A Bi Ci+ AiB i C i 二 + ABC 口對以上兩式進(jìn)行化簡及變換，得到S =(AiB +ABi)Ci(AiBi +ABi)Ci/= (A Bi)Ci_i+(A Bi)Ci=A B Ci_iC =(AiBi +ABi)Ci+ ABi(Ci+Ci)= (ABi)CM

50、 + ABi根據(jù)化簡和變換后 Si和Ci的表達(dá)式，可畫出全加法器的邏輯圖，如圖3-26( a)所示，全加法器的邏輯符號如圖3-26 (b)所示。Bi-1(a)邏輯圖AiAi刀込iBiB i_COCiCi-1C CICi-1 CICOCiSi(b )邏輯符號圖3-26 全加法器2 .多位加法器實現(xiàn)多位二進(jìn)制數(shù)加法運算的電路，稱為多位加法器。根據(jù)進(jìn)位信號連接方式的不同，多位加法 器可分為串行進(jìn)位加法器和超前進(jìn)位加法器。(1 )串行進(jìn)位加法器如圖3-27所示為4個全加器組成的4位串行進(jìn)位加法器。圖中，兩個4位二進(jìn)制數(shù)A3A2AAo與器。B3B2 B1B0 相加, 相加結(jié)果讀數(shù)為 CsSsSzSSo。

51、低位全加器的進(jìn)位輸出依次接到相鄰高位全加器的進(jìn) 位輸入端，最低位的進(jìn)位輸入端接地，進(jìn)位信號由低位向高位逐級串行傳遞，這種結(jié)構(gòu)的電路稱為串 行進(jìn)位加法器，又稱逐位進(jìn)位加法器。顯然高位數(shù)的相加必須等到低位運算完成后才能進(jìn)行，因此串 行進(jìn)位加法器的主要缺點是運算速度慢，其優(yōu)點是電路結(jié)構(gòu)簡單。A2 B2S2SoS1A 1 B 1C 3 S3A3B3A2B2A1B1A0B0圖3-274位串行進(jìn)位加法器(2)超前進(jìn)位加法器為了克服串行進(jìn)位加法器運算速度慢的缺點，在邏輯設(shè)計上可以采用超前進(jìn)位的方法，其設(shè)計思 想是設(shè)法將低位進(jìn)位輸入信號經(jīng)判斷直接送到輸出端，而不必等到低位進(jìn)位送來后才形成，這種結(jié)構(gòu) 的電路稱為

52、超前進(jìn)位加法器。由于進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成，各位運算并行進(jìn) 行，因此超前進(jìn)位加法器的運算速度快。3.5.2集成多位加法器1 .集成4位加法器3-28所示。74LS283是4位超前進(jìn)位加法器，其邏輯功能示意圖和外引腳圖如圖VccB 2A2VC2 AB32B3S3C/O3B3S3C OS3S2S1SqS2Sisco77LO28e374LS28：3Ia 3A 2A 1A Ob 3A 2A Ob E0C I2B 1B 01615 1742 3133125114103 912 11 10 9|S283747SS28341 52 63 74 8 5 6 78Si B iAiSS)1AB

53、0BA)CSIoG NB)OC I G N D(a)邏輯符號(b )外引腳圖圖3-284位超前進(jìn)位加法器 74LS283圖中，AAo和B3bo是兩個4位二進(jìn)制數(shù)加數(shù)輸入端，S3So是4位二進(jìn)數(shù)相加的和數(shù)輸出端，ci是低位來的進(jìn)位輸入端，co是向高位的進(jìn)位輸出端。2 .加法器的靈活應(yīng)用加法器除了能夠進(jìn)行二進(jìn)制數(shù)的算術(shù)運算外，還可以用來設(shè)計代碼轉(zhuǎn)換電路等。例3.9設(shè)計一個代碼轉(zhuǎn)換電路，將 8421BCD碼轉(zhuǎn)換為余3碼。解：輸入為8421BCD碼，用D、C B、A表示，輸出為余 3碼，用丫3、丫2、Y、丫。表示。對應(yīng)于同一十進(jìn)制數(shù),3碼總比8421BCD碼多0011 (即十進(jìn)制的3)，故有丫丫丫丫。=DCBA +0011根據(jù)上式，用片4位加法器74LS283即可實現(xiàn)代碼轉(zhuǎn)換。只要令 74LS283的一組