計(jì)算機(jī)組成原理講義6IO接口與總線

1、I/O接口與總線My New Email：xudliu 本講內(nèi)容I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線本講內(nèi)容I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線1.1 I/O接口外部設(shè)備并不直接掛接在系統(tǒng)總線上,而是通過(guò)I/O接口最為橋梁實(shí)現(xiàn)與系統(tǒng)總線的連接各種外設(shè)使用不同的操作方法，由CPU來(lái)直接控制不同的外設(shè)不切實(shí)際。外設(shè)的數(shù)據(jù)傳送速度比存儲(chǔ)器和處理器的速度慢得多，使用高速的系統(tǒng)總線與慢速的外設(shè)直接連接，不切實(shí)際。外設(shè)經(jīng)常使用與處理器不同的數(shù)據(jù)格式和字長(zhǎng)度。I/O接口外部設(shè)備System

2、 BusDataControlStatus1.1 I/O接口I/O接口的功能識(shí)別I/O地址，即地址譯碼；實(shí)現(xiàn)主機(jī)與I/O設(shè)備的數(shù)據(jù)交換、控制命令的傳遞和狀態(tài)檢測(cè)與傳遞；提供緩沖、暫存和驅(qū)動(dòng)能力；進(jìn)行數(shù)據(jù)格式、類型方面的轉(zhuǎn)換（串并行轉(zhuǎn)換，電平轉(zhuǎn)換等）；支持一定的I/O方式（程序查詢、程序中斷、DMA等）；I/O控制與定時(shí)I/O接口的分類按傳送數(shù)據(jù)格式：串行接口，并行接口串行接口適合速度低、傳輸距離長(zhǎng)的環(huán)境并行接口適合速度高、傳輸距離短的環(huán)境按I/O方式：程序查詢接口、中斷接口、DMA接口、通道控制接口按時(shí)序控制方式：同步接口、異步接口同步接口：數(shù)據(jù)傳送由一個(gè)統(tǒng)一的時(shí)鐘信號(hào)同步控制異步接口：數(shù)據(jù)傳

3、送采用異步應(yīng)答方式控制1.1 I/O接口I/O操作的過(guò)程（從外設(shè)到處理器的過(guò)程）處理器查詢I/O接口狀態(tài)，以檢查連接設(shè)備的狀態(tài)；I/O接口回送設(shè)備狀態(tài)；如果設(shè)備可用，并準(zhǔn)備好，CPU向I/O接口發(fā)出命令，請(qǐng)求傳送；I/O接口獲得來(lái)自外設(shè)的數(shù)據(jù)（字或字節(jié)）；數(shù)據(jù)從I/O接口傳送自CPU。I/O設(shè)備的編址I/O設(shè)備的編址I/O接口的編址編址方式獨(dú)立編址方式：存儲(chǔ)器地址與I/O地址分開，CPU具有專用的I/O指令，系統(tǒng)總線中具有區(qū)別存儲(chǔ)器讀寫和I/O操作的控制信號(hào)，并以此區(qū)別地址總線上的地址是存儲(chǔ)器地址還是I/O地址。統(tǒng)一編址方式：存儲(chǔ)器地址與I/O地址統(tǒng)一考慮，地址空間的一部分是存儲(chǔ)器，另一部分是

4、I/O，支持存儲(chǔ)器操作的指令都可用于I/O操作。I/O地址（I/O接口地址, I/O端口地址）：實(shí)際上是I/O接口電路中寄存器的地址。1.1 I/O接口I/O接口的結(jié)構(gòu)1.1 I/O接口I/O接口地址選擇（譯碼）I/O接口地址是I/O接口電路中寄存器的地址單獨(dú)編址方式下的I/O地址選擇電路I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線2.1 程序查詢I/O方式I/O接口設(shè)置狀態(tài)寄存器以表示外部設(shè)備的工作狀態(tài)CPU通過(guò)不斷讀取狀態(tài)寄存器以查詢外部設(shè)備的狀態(tài)在外部設(shè)備準(zhǔn)備就緒的時(shí)候，CPU通過(guò)I/O接口中的數(shù)據(jù)寄存器與外設(shè)完成數(shù)據(jù)交換。讀狀態(tài)寄存器

5、Ready ?執(zhí)行I/O操作NoYesRdSta: MOV DX,3FDH IN AL,DX CMP AL,61H JNE RdSta MOV DX,3F8H IN Al,DX2.1 程序查詢I/O方式程序查詢I/O接口的基本組成Status RegisterData Register（Input Register， Output Register）Address Selected LogicBus Interface Logic程序查詢I/O方式的特點(diǎn)I/O操作由CPU直接完成（通過(guò)執(zhí)行I/O指令完成）外設(shè)速度慢，CPU速度快，在外設(shè)準(zhǔn)備過(guò)程中，CPU處在不斷的查詢之中，CPU的效率得到了極

6、大的浪費(fèi)。外設(shè)與CPU完全串行工作。I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線3.1 程序中斷I/O方式中斷的概念機(jī)器出現(xiàn)了一些緊急事務(wù)，CPU不得不停下當(dāng)前正在執(zhí)行的程序，轉(zhuǎn)去處理緊急事務(wù)，當(dāng)緊急事務(wù)處理完后，繼續(xù)執(zhí)行被中斷的程序。中斷是隨機(jī)的；主程序：被中斷的程序；中斷服務(wù)子程序：處理中斷事務(wù)的程序；中斷源與中斷編碼中斷向量：中斷服務(wù)子程序的入口地址；中斷向量表：保存所有中斷向量的內(nèi)存區(qū)域中斷的分類非屏蔽中斷與可屏蔽中斷程序中斷與簡(jiǎn)單中斷硬中斷與軟中斷（軟中斷不是真正的中斷）3.1 程序中斷I/O方式中斷申請(qǐng)中斷源提出中斷申請(qǐng)；中斷控制

7、器接受中斷源的申請(qǐng)；根據(jù)一定的排優(yōu)策略將中斷申請(qǐng)傳遞給CPU。中斷的排優(yōu)固定排優(yōu)電路可編程中斷響應(yīng)條件：當(dāng)前執(zhí)行的程序允許被中斷（即中斷允許標(biāo)志位為允許中斷），非屏蔽中斷不受中斷允許標(biāo)志位的限制。時(shí)間：當(dāng)前指令執(zhí)行完后，才能相應(yīng)中斷在允許中斷的前題下，每條機(jī)器指令的執(zhí)行周期中實(shí)際上包含一個(gè)中斷周期。3.1 程序中斷I/O方式中斷處理保護(hù)現(xiàn)場(chǎng)：當(dāng)前程序計(jì)數(shù)器的值和程序狀態(tài)字入棧；獲取中斷向量：根據(jù)中斷編碼從中斷向量表中獲取中斷向量；轉(zhuǎn)移到中斷服務(wù)子程序執(zhí)行中斷服務(wù)子程序中斷返回：恢復(fù)現(xiàn)場(chǎng)，返回到被中斷的主程序的斷點(diǎn)，繼續(xù)執(zhí)行主程序。主程序中斷服務(wù)子程序3.1 程序中斷I/O方式設(shè)備控制器或其他系

8、統(tǒng)硬件發(fā)出中斷處理器結(jié)束當(dāng)前指令的執(zhí)行處理器發(fā)出中斷認(rèn)可信號(hào)處理器將PSW和PC壓入堆棧處理器獲取中斷向量（PC值）保存其余處理器的狀態(tài)處理中斷事務(wù)恢復(fù)處理器狀態(tài)取回原PC和PSW中斷返回硬件實(shí)現(xiàn)軟件實(shí)現(xiàn)3.1 程序中斷I/O方式中斷I/O接口的基本組成Data Input RegisterData Output RegisterStatus RegisterControl RegisterAddress Selected LogicInterrupt Control LogicBus Interface Logic 中斷I/O方式的特點(diǎn)I/O操作仍然由CPU通過(guò)I/O指令完成在外設(shè)準(zhǔn)備階段，

9、CPU可以執(zhí)行其他程序，僅在外設(shè)準(zhǔn)備就緒后，CPU才中斷正在執(zhí)行的程序，處理I/O事務(wù)。在外設(shè)準(zhǔn)備階段，CPU與外設(shè)的工作可以認(rèn)為是并行的。中斷I/O方式是目前最主要的I/O方式3.2 中斷控制器8259D0D7：雙向數(shù)據(jù)線，通常連接處理器IR0IR7：中斷請(qǐng)求輸入，接其他I/O接口的中斷申請(qǐng)INT：中斷請(qǐng)求輸出，接處理器中斷請(qǐng)求輸入。INTA：中斷響應(yīng)輸入A0：用于選擇8259內(nèi)部的命令字CAS0CAS3：用于級(jí)聯(lián)CS：片選信號(hào)RD，WR：讀寫控制信號(hào)3.2 中斷控制器82593.2 中斷控制器82598086CPU8259InterruptControlINTAINTRI/O接口I/O接口

10、I/O接口IRQ0IRQ1IRQ78259中斷基本連接圖3.2 中斷控制器82598086CPUIR0IR1IR2IR3IR4IR5IR6IR7INTAINTIRQ00IR0IR1IR2IR3IR4IR5IR6IR7IRQ01IRQ07IRQ70IR0IR1IR2IR3IR4IR5IR6IR7IRQ71IRQ77INTINT8259中斷級(jí)聯(lián)連接圖3.2 中斷控制器8259 8259A編程初始化命令字（Initialization Command Word：ICW）：4個(gè)ICWICW1：編程8259A的基本操作，A00ICW2：選擇用于中斷請(qǐng)求輸入的中斷向量號(hào)，A01。ICW3：僅用于ICW1指

11、示工作方式是級(jí)聯(lián)方式時(shí)，A01。ICW4：處理器的中斷工作方式，A01。操作命令字（Operation Command Word：OCW）：3個(gè)OCW。OCW1：用于設(shè)置和讀取中斷屏蔽寄存器，A01OCW2：僅在8259A在ICW4中未選擇AEOI（自動(dòng)結(jié)束中斷）時(shí)有意義，用于選擇中斷結(jié)束方式，A00。OCW3：選擇要讀的寄存器、特殊屏蔽寄存器的操作以及查詢命令，A00。3.2 中斷控制器8259 8259A編程（續(xù)）狀態(tài)寄存器：3個(gè)可讀狀態(tài)寄存器。IRR與ISR通過(guò)編程OCW3來(lái)讀出，IMR通過(guò)編程OCW1來(lái)讀出。讀IMR時(shí)，需要A01；讀IIR和ISR時(shí)，需要A00，此時(shí)OCW3的D0和D

12、1用于選擇要讀的寄存器是IIR還是ISR。IRR：Interrupt Request Register 中斷請(qǐng)求寄存器ISR：In-Service Register 服務(wù)寄存器IMR：Interrupt Mask Register中斷屏蔽寄存器有關(guān)8259A ICW、OCW、狀態(tài)寄存器及8259A編程的具體說(shuō)明，已超出了本課程的范圍，由興趣者可以查閱后續(xù)課程接口與通信3.2 中斷控制器8259PIC1 EQU 48H; 8259A Port A0=0PIC2EQU49H; 8259A Port A0=1ICW1EQU1bHICW2EQU80HICW4EQU3OCW1EQU0FEHMOVAL,

13、ICW 1; 編程ICW1OUTPIC1, ALMOV AL, ICW2; 編程ICW2OUTPIC2, ALMOVAL, ICW4; 編程ICW4OUTPIC2, ALMOVAL, OCW1; 編程OCW1OUTPIC2, AL STI; 開中斷I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線4.1 的一般概念程序I/O與中斷I/O的不足I/O傳送速度受處理器測(cè)試和給設(shè)備提供服務(wù)的速度的限制處理器直接負(fù)責(zé)管理I/O，對(duì)于每一次I/O傳送，處理器必須執(zhí)行一些指令。DMA（Direct Memory Access)CPU對(duì)總線的控制被臨時(shí)禁止。DM

14、A控制器接管總線控制權(quán)，控制數(shù)據(jù)直接在存儲(chǔ)器與外設(shè)之間高速交換，CPU不再介入具體的I/O操作，由DMA控制器來(lái)負(fù)責(zé)提供存儲(chǔ)器地址信號(hào)、讀寫控制信號(hào)等。CPU與I/O設(shè)備在更大的程度上并行工作，效率更高。DMA方式適合高速批量的數(shù)據(jù)傳輸，如視頻顯示刷新、磁盤存儲(chǔ)系統(tǒng)的讀寫，存儲(chǔ)器到存儲(chǔ)器的傳輸?shù)取?.2 過(guò)程CPU的工作：初始化DMA控制器設(shè)置數(shù)據(jù)傳送方向：是請(qǐng)求讀還是請(qǐng)求寫（對(duì)存儲(chǔ)器而言）設(shè)置I/O接口地址：DMA操作所涉及的I/O接口的地址設(shè)置存儲(chǔ)器起始地址：讀或?qū)懘鎯?chǔ)器的起始單元地址設(shè)置傳送的數(shù)據(jù)數(shù)量：傳送數(shù)據(jù)的字?jǐn)?shù)有關(guān)中斷方式的設(shè)置：DMA結(jié)束后通過(guò)中斷方式請(qǐng)求CPU處理DMA請(qǐng)求當(dāng)接

15、口做好數(shù)據(jù)傳輸?shù)臏?zhǔn)備，通過(guò)有關(guān)邏輯向CPU發(fā)出DMA請(qǐng)求信號(hào)。DMA響應(yīng)CPU接到DMA請(qǐng)求，在當(dāng)前總線周期操作結(jié)束后，暫停CPU對(duì)系統(tǒng)總線的控制和使用，發(fā)出DMA響應(yīng)信號(hào)，并交出系統(tǒng)總線的控制權(quán)。4.2 過(guò)程DMA操作DMA控制器接到DMA應(yīng)答信號(hào)后，通過(guò)控制邏輯向系統(tǒng)總線發(fā)送存儲(chǔ)器地址信號(hào)、存儲(chǔ)器讀寫控制信號(hào)、I/O接口讀寫控制信號(hào)等，完成一次數(shù)據(jù)傳送。這些操作完全由硬件控制，一般僅需要一個(gè)總線周期，所以這種方式稱為周期竊用（cycle-stealing)方式。所有數(shù)據(jù)傳送結(jié)束后，通過(guò)中斷方式告知CPU進(jìn)行善后處理。CPU僅在開始DMA操作之前和完成DMA操作之后參與I/O處理，在DMA過(guò)

16、程中，CPU可以運(yùn)行原來(lái)的程序（背景程序）4.2 過(guò)程4.2 過(guò)程DMA方式單字傳送方式每次DMA請(qǐng)求得到響應(yīng)后，DMA控制器竊取一個(gè)總線周期完成一次數(shù)據(jù)傳送，然后釋放總線。一般適應(yīng)存儲(chǔ)器速度遠(yuǎn)高于I/O設(shè)備速度的情況。成組傳送方式一次DMA請(qǐng)求得到響應(yīng)后，DMA控制器完全占用總線，進(jìn)行多次DMA傳送，直到所有數(shù)據(jù)傳送完畢才釋放總線，這段時(shí)間完全停止CPU訪問(wèn)內(nèi)存。適應(yīng)高速外設(shè)與存儲(chǔ)器交換數(shù)據(jù)的情況。4.3 典型控制器的結(jié)構(gòu)Counter：長(zhǎng)度計(jì)數(shù)器，保存?zhèn)魉蛿?shù)據(jù)的字?jǐn)?shù)。Data Reg：數(shù)據(jù)寄存器。Address Reg：地址寄存器，向地址總線提供存儲(chǔ)器地址。DMA控制邏輯DMA狀態(tài)邏輯中斷

17、控制邏輯4.3 典型控制器的結(jié)構(gòu)可能的DMA結(jié)構(gòu)4.3 典型控制器的結(jié)構(gòu)8237A-5 可編程DMA控制器邏輯結(jié)構(gòu)I/O接口程序查詢I/O方式程序中斷I/O方式直接存儲(chǔ)器訪問(wèn)(DMA) I/O方式I/O通道總線5.1 通道方式及其特點(diǎn)通道I/O方式的特點(diǎn)通道是一種專業(yè)控制器，具有自己的指令系統(tǒng)（基本上都是I/O指令）通道執(zhí)行通道程序來(lái)實(shí)現(xiàn)和管理I/O，CPU基本上不需要管理I/O,CPU的效率得到更大的提高。通道程序由操作系統(tǒng)根據(jù)I/O任務(wù)的需求自動(dòng)生成，存放在存儲(chǔ)器中，通道程序由操作系統(tǒng)管理，用戶程序執(zhí)行和訪問(wèn)通道程序。5.1 通道方式及其特點(diǎn)通道結(jié)構(gòu)CPU存儲(chǔ)器選擇通道I/OI/OI/OI

18、/O數(shù)組多路通道I/OI/OI/OI/O字節(jié)多路通道I/OI/OI/OI/OI/O總線I/O總線I/O總線5.2 通道分類字節(jié)多路通道通道連接多臺(tái)慢速外設(shè)，通道可以同時(shí)為多臺(tái)設(shè)備服務(wù)；以字節(jié)為單位交叉?zhèn)魉透魍庠O(shè)的數(shù)據(jù)；通道的數(shù)據(jù)傳輸率 各外設(shè)的數(shù)據(jù)傳輸率之和。選擇通道通道可以連接多臺(tái)高速設(shè)備，但一次只能為其中一臺(tái)設(shè)備服務(wù)；與一臺(tái)設(shè)備的成組數(shù)據(jù)傳送結(jié)束后，才能選擇另一臺(tái)設(shè)備；通道數(shù)據(jù)傳輸率 一臺(tái)設(shè)備的數(shù)據(jù)傳輸率。一臺(tái)選擇了一個(gè)外設(shè)，即使該外設(shè)沒(méi)有準(zhǔn)備好，也只能等待。數(shù)組多路通道通道可以連接多臺(tái)高速外設(shè)，通道可以同時(shí)為多臺(tái)設(shè)備服務(wù)；以成組交叉的方式傳送數(shù)據(jù)。通道數(shù)據(jù)傳輸率 各設(shè)備數(shù)據(jù)傳輸率之和I/O接口程序查詢I/O方式程序中斷I