差分線對在高速PCB中的應用

1、差分線對在高速PCB中的應用一、差分信號的概念差分信號就是驅(qū)動端發(fā)送兩個等值、反相的信號，接受端通過比較這兩個新 信號的電壓的差值來判斷邏輯狀態(tài)是0還是1，而承載差分信號的那一對走線就 是差分線。差分信號也稱差動信號，用兩根完全一樣、極性相反的信號傳輸一路 數(shù)據(jù)，依靠兩根信號電平差進行判斷，為了保證兩根信號完全一致，在布線時要 保持并行，線寬、線間距保持不變。二、差分信號的優(yōu)點很容易的識別小信號因為你可以自己控制“基準”電壓，從差分信號中恢復出來的信號在很大程 度上與基準電壓的精確值無關(guān)，而是在一個范圍內(nèi)。對外部電磁干擾高度免疫因為干擾源幾乎同時影響到差分信號的每一端，而差分信號通過電壓差異判

2、 斷邏輯電平，所以可以有效的抑制共模干擾。在單電源系統(tǒng)中，能夠精確地處理“雙極”信號在單電源系統(tǒng)中的雙極信號，我們必須在地和電源干線之間建立一個虛地， 用高于虛地的電壓表示正極信號，低于虛地的電壓表示負極信號，接下來，必須 把虛地均勻的分布在整個系統(tǒng)中，而對于差分信號，我們不需要這樣一個虛地， 這就使我們處理和傳播雙極信號有一個高真度，而無須依賴虛地的穩(wěn)定性。三、差分線的阻抗匹配差分線是分布參數(shù)系統(tǒng)，就像是河流一樣，當信號在差分線中傳輸時，如果 遇到不匹配的情況就會發(fā)生發(fā)射。信號反射在數(shù)字波形上主要表現(xiàn)為上沖、下沖 和振鈴現(xiàn)象。信號上升沿從驅(qū)動端經(jīng)過差分傳輸線到接受端的頻率響應為： TOC o

3、 1-5 h z v E泓 岫)(4+】)5小瓦寸4質(zhì)3(1)式中：Eg為驅(qū)動端端的電動勢，Z。為源端的內(nèi)阻抗，z為差分線之間的特性 阻抗，H1 (W)為傳輸線的系統(tǒng)函數(shù)，、為信號接收端的反射系數(shù)，rG為信號驅(qū) 動端的反射系數(shù)。L告務1=涪。由上式可以看出傳輸線上的電壓是由從信號源向負載傳輸?shù)娜肷洳ê訌呢?載向信號源傳輸?shù)姆瓷洳ǖ寞B加，在這里我們只要保證信號接受端的反射系數(shù)為 0，就可以避免信號因為反射造成的干擾，因為，如果接受端不存在反射現(xiàn)象， 那么在驅(qū)動端就不會發(fā)生源端反射?？梢?，只要ZL與3。相等就可以抑制反射十 擾。傳輸線的特性阻抗與差分線的線寬、線間距及相鄰介質(zhì)的介電常數(shù)有關(guān)，一 般

4、差分線的特性阻抗被控制在100。左右。四、差分線的端接差分線的端接要滿足兩方面的要求：邏輯電平的工藝要求和傳輸線阻抗匹配 的要求。介紹兩種常用發(fā)熱適于高數(shù)傳輸?shù)碾娖降亩私臃椒āVDS電平信號的端接LVDS電平既是低壓差分信號，是一種低擺幅的差分信號技術(shù)，它上面的信 號可以是幾百兆的速率傳輸。LVDS信號的驅(qū)動器由1個驅(qū)動差分線的電流源組 成，電流為3.5 mA。它的端接電阻只要跨接在正負兩路信號的中間就可以了。LVDS RECEIVERLVDS信號的接受器具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都 流過了 100。的匹配電阻，并產(chǎn)生了 350 mV的電壓。有時為了增加抗噪聲性能， 差分

5、線的正負兩路信號之間用2個50。的電阻串聯(lián)，并在電阻中間加1個濾波 電容到地，這樣可以減少高頻噪聲。LVPECL電平信號的端接ECL電平即射極耦合邏輯，是帶有射隨輸出結(jié)構(gòu)的典型輸入輸出接口電路ECL電路的最大特點是其基本門電路工作在非飽和狀態(tài)，因此ECL又稱為 非飽和性邏輯。也正因為如此，ECL電路的最大優(yōu)點是具有相當高的速度。這種 電路的平均延遲時間可達幾個ns數(shù)量級甚至更少。傳統(tǒng)的ECL以VCC為零電壓， VEE 為-5.2 V 電源，V0H二VCC-0.9 V=-0.9 V，VOL二VCC-1.7 V=-1.7 V，所以 ECL 電路的邏輯擺幅較?。▋H約0.8 V）。當電路從一種狀態(tài)過渡

6、到另一種狀態(tài)時，對 寄生電容的充放電時間將減少，這也是ECL電路具有高開關(guān)速度的重要原因。另 外，ECL電路是由一個差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻 抗小，驅(qū)動能力強，信號檢測能力高，差分輸出，抗共模干擾能力強；但是由于 單元門的開關(guān)管對是輪流導通的，對整個電路來講沒有“截止”狀態(tài)，所以電路的功耗較大。如果省掉ECL電路中的負電源，采用正電源的系統(tǒng)(+5 V)，可將VCC接到正 電源而VEE接到零點。這樣的電平通常被稱為PECL(Positive Emitter Coupled Logic)。如果采用+3.3 V供電，則稱為LVPECL。當然，此時高低電平的定義也 是不同的。

7、它的電路如圖3、4所示。其中，輸出射隨器工作在正電源范圍內(nèi)，其 電流始終存在。這樣有利于提高開關(guān)速度，而且標準的輸出負載是接 50。全 VCC-2 V的電平上。j OUT*I OHT-；PLCL翁辛負就x1N-圖2 PECL輸出結(jié)構(gòu)bigT 2 The PECL miipm tmciure在使用PECL電路時要注意加電源去耦電路，以免受噪聲的干擾。輸出采用 交流耦合還是直流耦合，對負載網(wǎng)絡的形式將會提出不同的需求。直流耦合的接 口電路有兩種工作模式：其一，對應于近距離傳送的情況，采用發(fā)送端加到地偏 置電阻，接收端加端接電阻模式；其二，對應于較遠距離傳送的情況，采用接收 端通過電阻對提供截止電平

8、VTT和50。的匹配負載的模式。以上都有標準的工 作模式可供參考，不必贅述。對于交流耦合的接口電路，也有一種標準工作模式，即發(fā)送端加到地偏置電阻，耦合電容靠近發(fā)送端放置，接收端通過電阻對提供共 模電平VBB和50。的匹配負載的模式。(P)ECL是高速領域內(nèi)一種十分重要的邏輯電路，它的優(yōu)良特性使它廣泛應 用于高速計算機、高速計數(shù)器、數(shù)字通信系統(tǒng)、雷達、測量儀器和頻率合成器等 方面。因為LVPECL電平信號的每一路信號都有一個比信號驅(qū)動電壓小2V的直流電 壓，因此應用終端匹配時不能在正負兩條差分線上直接跨接電阻(如果在差分線 之間跨接電阻，電阻中間相當于虛地，直流電位將變成零)，而只能將每一路進 行單短匹配。五、差分線的一些設計規(guī)則差分線離開器件引腳后，要盡量相互靠近，以確保耦合到信號線的噪聲 為共模噪聲。差分線之間的間距要小于0.2mm。信號線的長度應匹配，不然會引起信號扭曲，引起電磁輻射；盡量減少使用過孔和其他一些引起阻抗不連續(xù)的因素不要使用90。走線，可用圓弧或45。折線代替信號線在不同的信號層時，要注意調(diào)整差分線的線寬和線距，避免因介 質(zhì)條件改變引起的阻