數(shù)字電子技術(shù)-時序邏輯電路教學(xué)課件

1、數(shù)字電子技術(shù)本章內(nèi)容1時序邏輯電路的基本概念3計數(shù)器5同步時序邏輯電路的設(shè)計方法2時序邏輯電路的分析方法4數(shù)碼寄存器與移位寄存器第5章 時序邏輯電路5.1 時序邏輯電路的基本概念 時序邏輯電路一般包含組合邏輯電路、存儲電路和反饋電路。其中，反饋電路可以將存儲電路的輸出狀態(tài)反饋到組合邏輯電路的輸入端，與輸入信號共同決定整個電路的輸出；存儲電路則是將組合邏輯電路的輸出狀態(tài)作為輸入信號存儲到存儲器件中。1時序邏輯電路的組成結(jié)構(gòu) 存儲器件是時序邏輯電路的重要組成部分，常用的存儲器件主要有觸發(fā)器、延遲線和磁性器件等。如圖5-1所示為觸發(fā)器構(gòu)成的時序邏輯電路結(jié)構(gòu)框圖。圖5-1 觸發(fā)器構(gòu)成的時序邏輯電路結(jié)構(gòu)

2、框圖（1）根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同，時序邏輯電路可分為同步時序邏輯電路和異步時序邏輯電路。（2）根據(jù)電路中輸出變量是否和輸入變量直接相關(guān)，時序邏輯電路可分為米里（Mealy）型電路和莫爾（Mooer）型電路。其中，米里型電路的外部輸出Z 既與觸發(fā)器的狀態(tài) Qn有關(guān)，又與外部輸入 X有關(guān)；而莫爾型電路的外部輸出 Z僅與觸發(fā)器的狀態(tài)Qn 有關(guān)，而與外部輸入 X無關(guān)。2時序邏輯電路的分類3時序邏輯電路的狀態(tài)表和狀態(tài)圖1）狀態(tài)轉(zhuǎn)換表 狀態(tài)轉(zhuǎn)換表類似于組合邏輯電路的真值表，它是將時序邏輯電路的輸入變量、現(xiàn)態(tài)變量、次態(tài)變量和輸出變量寫入表格而形成的，因此也稱為狀態(tài)轉(zhuǎn)換真值表。例如，分析時序邏輯電路時，將

3、時序邏輯電路的現(xiàn)態(tài) Qn填入表中，當(dāng)輸入為 X 時，輸出為Z ，在時鐘脈沖CP的作用下，電路進入次態(tài) Qn +1，將相關(guān)數(shù)據(jù)依次填入表中，就形成了一個狀態(tài)轉(zhuǎn)換真值表。 狀態(tài)轉(zhuǎn)換圖是用來描述時序邏輯電路的輸入變量、現(xiàn)態(tài)變量、次態(tài)變量和輸出變量之間關(guān)系的圖形。如圖5-2所示為狀態(tài)轉(zhuǎn)換圖示例。2）狀態(tài)轉(zhuǎn)換圖圖5-2 狀態(tài)轉(zhuǎn)換圖示例5.2 時序邏輯電路的分析方法1同步時序邏輯電路2異步時序邏輯電路5.2.1 同步時序邏輯電路1同步時序邏輯電路分析法其分析步驟一般包括以下幾點:（1）根據(jù)同步時序邏輯電路確定輸入信號和輸出信號，并列出各類方程。 輸出方程：是指同步時序邏輯電路的輸出邏輯表達式，一般為觸發(fā)器

4、的現(xiàn)態(tài)函數(shù)。 驅(qū)動方程：由存儲電路中各觸發(fā)器輸入端的邏輯表達式組合而成。 狀態(tài)方程：由同步時序邏輯電路中觸發(fā)器的次態(tài)方程組合而成。其中，將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，即可得到該觸發(fā)器的次態(tài)方程。（2）將觸發(fā)器的現(xiàn)態(tài)和外部輸入信號的各種取值組合，代入狀態(tài)方程、輸出方程求出相應(yīng)的次態(tài)和輸出，并將外部輸入信號、現(xiàn)態(tài)、次態(tài)和輸出填入列表，即可得到同步時序邏輯電路的狀態(tài)轉(zhuǎn)換表。（3）根據(jù)狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖。（4）對電路的邏輯功能進行分析和說明，為使結(jié)果更直觀，可用文字、圖表等形式。2同步時序邏輯電路分析舉例例5.2.1 如圖5-3所示為某時序邏輯電路，試分析該電路的邏輯功能。圖5-3 例的

5、電路結(jié)構(gòu)（1）寫出電路的輸出方程為解：（2）寫出各觸發(fā)器的驅(qū)動方程為（3）將驅(qū)動方程代入JK觸發(fā)器的特性方程 ，得到各觸發(fā)器的次態(tài)方程為（4）列出電路的狀態(tài)轉(zhuǎn)換表 將 代入電路的輸出方程和觸發(fā)器的次態(tài)方程，可得由于輸入控制信號 可取1，也可取0，所以分兩種情況進行分析。 將電路的現(xiàn)態(tài) 的組合情況依次代入上述方程組，得到電路的狀態(tài)轉(zhuǎn)換表，如表5-1所示。表5-1 例的狀態(tài)轉(zhuǎn)換表（ X=0） 將 代入電路的輸出方程和觸發(fā)器的次態(tài)方程，可得 將電路的現(xiàn)態(tài) 的組合情況依次代入上述方程組，得到電路的狀態(tài)轉(zhuǎn)換表，如表5-2所示。表5-2 例的狀態(tài)轉(zhuǎn)換表（X=1 ）（5）如圖5-4所示，根據(jù)電路的狀態(tài)轉(zhuǎn)換表

6、畫出狀態(tài)轉(zhuǎn)換圖。圖5-4 例的狀態(tài)轉(zhuǎn)換圖（6）如圖5-5所示，畫電路的時序波形圖。圖5-5 例的時序波形圖（7）邏輯功能分析：電路穩(wěn)定后，該電路有00，01，10共3個狀態(tài)。當(dāng) 時，按照加1規(guī)律從00011000循環(huán)變化，且當(dāng)轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時，輸出 ；當(dāng) 時，按照減1規(guī)律從10010010循環(huán)變化，且當(dāng)轉(zhuǎn)換為00狀態(tài)（最小數(shù)）時，輸出 。因此，該電路是一個可控的3進制計數(shù)器，當(dāng) 時，作加法計數(shù)，Z是進位信號；當(dāng) 時，作減法計數(shù)，Z是借位信號。由于無效狀態(tài)11可以回到有效的循環(huán)狀態(tài)，所以電路具有自啟動功能。5.2.2 異步時序邏輯電路1異步時序邏輯電路分析法 在異步時序邏輯電路中，由于

7、沒有統(tǒng)一的時鐘脈沖，因此分析時必須寫出時鐘方程，其他步驟與同步時序邏輯電路的分析步驟一樣。2異步時序邏輯電路的分析舉例例5.2.2 如圖5-6所示為某時序邏輯電路，試分析該電路的邏輯功能。圖5-6 例的電路結(jié)構(gòu)（1）寫出電路的各邏輯方程式。解： 寫出電路的時鐘方程組為 寫出各觸發(fā)器的驅(qū)動方程為 寫出電路的輸出方程為（3）如表5-3所示，列出電路的狀態(tài)轉(zhuǎn)換表。（2）將驅(qū)動方程代入D觸發(fā)器的特性方程 ，得到各觸發(fā)器的次態(tài)方程為表5-3 例的狀態(tài)轉(zhuǎn)換表（4）如圖5-7所示，根據(jù)電路的狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖。圖5-7 例的狀態(tài)轉(zhuǎn)換圖（5）如圖5-8所示，畫電路的時序波形圖。圖5-8 例電路的時序波形

8、圖（6）邏輯功能分析。 由狀態(tài)圖可知，該電路有00，01，10，11共4個狀態(tài)，在時鐘脈沖的作用下，按照減1規(guī)律循環(huán)變化，所以該電路是一個4進制減法計數(shù)器，Z是借位信號。01二進制計數(shù)器5.3 計數(shù)器02 非二進制計數(shù)器03 集成計數(shù)器的應(yīng)用 如圖5-9所示為JK觸發(fā)器組成的4位同步二進制加法計數(shù)器的電路結(jié)構(gòu)。5.3.1 二進制計數(shù)器1二進制同步計數(shù)器圖5-9 4位同步二進制加法計數(shù)器的電路結(jié)構(gòu)1）二進制同步加法計數(shù)器 由于各觸發(fā)器的時鐘脈沖輸入端接同一計數(shù)脈沖CP，所以該計數(shù)器是一個同步時序邏輯電路，各觸發(fā)器的驅(qū)動方程分別為 由于該電路的驅(qū)動方程規(guī)律性較強，只需用“觀察法”就可畫出時序波形圖

9、或狀態(tài)轉(zhuǎn)換表（參見表5-4）。表5-4 4位二進制同步加法計數(shù)器的狀態(tài)轉(zhuǎn)換表表5-4（續(xù)）如表5-5所示為4位二進制同步減法計數(shù)器的狀態(tài)轉(zhuǎn)換表。2）二進制同步減法計數(shù)器表5-5 4位二進制同步減法計數(shù)器的狀態(tài)轉(zhuǎn)換表 分析其翻轉(zhuǎn)規(guī)律并與4位二進制同步加法計數(shù)器相比較，可以得出：只要將圖5-9所示電路的各觸發(fā)器的驅(qū)動方程改為就構(gòu)成了4位二進制同步減法計數(shù)器。如圖5-10所示為4位二進制同步可逆計數(shù)器的電路結(jié)構(gòu)。3）二進制同步可逆計數(shù)器圖5-10 4位二進制同步可逆計數(shù)器的電路結(jié)構(gòu)由圖可知，各觸發(fā)器的驅(qū)動方程為 當(dāng)控制信號 時， 中的各J，K端分別與低位各觸發(fā)器的Q端相連，作加法計數(shù)；當(dāng)控制信號 時

10、， 中的各J，K端分別與低位各觸發(fā)器的 端相連，作減法計數(shù)，實現(xiàn)了可逆計數(shù)器的功能。 如圖5-11所示為JK觸發(fā)器組成的4位異步二進制加法計數(shù)器的電路結(jié)構(gòu)。2二進制異步計數(shù)器1）二進制異步加法計數(shù)器圖5-11 4位異步二進制加法計數(shù)器的電路結(jié)構(gòu) 圖5-11中，將JK觸發(fā)器連接成T觸發(fā)器（即 ）的形式，最低位觸發(fā)器 FF0的時鐘脈沖輸入端接計數(shù)脈沖CP，其他觸發(fā)器的時鐘脈沖輸入端接相鄰低位觸發(fā)器的Q端。 由于該電路的連線簡單且規(guī)律性強，因此無須用前面介紹的分析步驟進行分析，只需進行簡單的觀察與分析就可畫出時序波形圖和狀態(tài)轉(zhuǎn)換圖，這種分析方法稱為“觀察法”。 用“觀察法”畫出4位異步二進制加法計數(shù)

11、器的時序波形圖，如圖5-12所示。圖5-12 4位異步二進制加法計數(shù)器的時序波形圖畫4位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖，如圖5-13所示。圖5-13 4位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖 如圖5-14所示為D觸發(fā)器組成的4位異步二進制減法計數(shù)器的電路結(jié)構(gòu)。2）二進制異步減法計數(shù)器圖5-14 4位異步二進制減法計數(shù)器的電路結(jié)構(gòu)如圖5-15所示為4位異步二進制減法計數(shù)器的時序波形圖。圖5-15 4位異步二進制減法計數(shù)器的時序波形圖如圖5-16所示為4位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖。圖5-16 4位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖3集成二進制計數(shù)器 如圖5-17所示為集成4位二進制同步加法計數(shù)

12、器74LS161的邏輯符號圖。1）4位二進制同步加法計數(shù)器74LS161圖5-17 4位二進制同步加法計數(shù)器74LS161的邏輯符號如表5-6所示為74LS161的功能表。表5-6 74LS161的功能表由表可知，74LS161具有以下功能:（1）異步清零：當(dāng) 時，不管其他輸入端的狀態(tài)如何，不論有無時鐘脈沖CP，計數(shù)器輸出將被直接置零（ ），稱為異步清零。（2）同步并行預(yù)置數(shù)：當(dāng) 時，在輸入時鐘脈沖CP上升沿的作用下，并行輸入端的數(shù)據(jù) 被置入計數(shù)器的輸出端，即 。由于這個操作要與CP上升沿同步，所以稱為同步預(yù)置數(shù)。（3）保持：當(dāng) ，且 ，即兩個使能端中有“0”時，則計數(shù)器保持原來的狀態(tài)不變。例

13、如，若 且 ，則進位輸出信號RCO保持不變；若 ，則不管EP狀態(tài)如何，進位輸出信號RCO都為低電平“0”。（4）計數(shù)：當(dāng) 時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制加法計數(shù)。 如圖5-18所示為74LS161的時序圖。圖5-18 74LS161的時序圖2）4位二進制同步可逆計數(shù)器74LS191 如圖5-19（a）所示為集成4位二進制同步可逆計數(shù)器74LS191的邏輯符號圖。如圖5-19（b）所示為74LS191的引腳排列圖，其中LD是異步預(yù)置數(shù)控制端，D3，D2，D1，D0是預(yù)置數(shù)據(jù)輸入端；EN是使能端，低電平有效； 是加/減控制端，為0時作加法計數(shù)，為1時作減法計數(shù)；MAX/MIN是最大/最

14、小輸出端；RCO是進位/借位輸出端。（a）邏輯功能示意圖 （b）引腳圖圖5-19 74LS191的邏輯符號圖及引腳圖如表5-7所示為74LS191的功能表。表5-7 74LS191的功能表由表可知，74LS191具有以下功能。（1）異步置數(shù)：當(dāng) 時，不管其他輸入端的狀態(tài)如何，不論有無時鐘脈沖CP，并行輸入端的數(shù)據(jù) 被直接置入計數(shù)器的輸出端，即 。由于該操作不受CP控制，所以稱為異步置數(shù)。由于該計數(shù)器無清零端，因此需清零時可用預(yù)置數(shù)的方法置零。（2）保持：當(dāng) 且 時，則計數(shù)器保持原來的狀態(tài)不變。（3）計數(shù)：當(dāng) 且 時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制計數(shù)。當(dāng) 時作加法計數(shù)；當(dāng) 時作減法計數(shù)

15、。 另外，該電路還有最大/最小控制端MAX/MIN和進位/借位輸出端RCO，它們的邏輯表達式為 即當(dāng)加法計數(shù)，計到最大值1111時，MAX/MIN端輸出1，如果此時 ，則 ，發(fā)一個進位信號；當(dāng)減法計數(shù)，計到最小值0000時，MAX/MIN端也輸出1。如果此時 ，則 ，發(fā)一個借位信號。5.3.2 非二進制計數(shù)器 如圖5-20所示為JK觸發(fā)器組成的8421BCD碼同步加法計數(shù)器的電路結(jié)構(gòu)。18421BCD碼同步加法計數(shù)器圖5-20 8421BCD碼同步加法計數(shù)器的電路結(jié)構(gòu)（1）寫出電路的驅(qū)動方程為用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（2）將驅(qū)動方程帶入JK觸發(fā)器的特性方程 ，得到

16、各觸發(fā)器的次態(tài)方程為（3）設(shè)電路的初狀態(tài) ，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表，如表5-8所示。表5-8 8421BCD碼同步加法計數(shù)器的狀態(tài)轉(zhuǎn)換表（4）如圖5-21所示，根據(jù)狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖。圖5-21 8421BCD碼同步加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖（5）如圖5-22所示，畫出8421BCD碼同步加法計數(shù)器的時序波形圖。圖5-22 8421BCD碼同步加法計數(shù)器的時序波形圖（6）檢查電路能否自啟動。 由于圖5-20所示的電路中有4個觸發(fā)器，它們的狀態(tài)組合共有16種，而8421BCD碼計數(shù)器只用了10種，稱為有效狀態(tài)，其余6種狀態(tài)稱為無效狀態(tài)。在實際工作中，當(dāng)由于某種原因，使計數(shù)器進入無效

17、狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動能力。28421BCD碼異步十進制加法計數(shù)器 如圖5-24所示為JK觸發(fā)器組成的8421BCD碼異步加法計數(shù)器的電路結(jié)構(gòu)。圖5-24 8421BCD碼異步加法計數(shù)器的電路結(jié)構(gòu)（1）寫出電路的各邏輯方程式。用前面介紹的異步時序邏輯電路分析方法對該電路進行分析。 寫出電路的時鐘方程組為 寫出各觸發(fā)器的驅(qū)動方程為（2）將驅(qū)動方程代入JK觸發(fā)器的特性方程 ，得到各觸發(fā)器的次態(tài)方程為（3）設(shè)電路的初狀態(tài) ，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表，如表5-9所示。表5-9 8421BCD碼異步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表3集成十進制計數(shù)

18、器如圖5-25所示為74LS160的邏輯符號圖。1）8421BCD碼同步加法計數(shù)器74LS160圖5-25 8421BCD碼同步加法計數(shù)器74LS160的邏輯符號如表5-10所示為74LS160的功能表。表5-10 74LS160的功能表如表5-11所示為74LS290的功能表。2）二五十進制異步加法計數(shù)器74LS290表5-11 74LS290的功能表（1）異步清零：當(dāng)復(fù)位輸入端 ，且置位輸入 時，不論有無時鐘脈沖CP，計數(shù)器輸出將被直接置零。（2）異步置數(shù)：當(dāng)置位輸入 時，無論其他輸入端狀態(tài)如何，計數(shù)器輸出將被直接置9（即 ）。（3）加法計數(shù)：當(dāng) ，且 時，在計數(shù)脈沖（下降沿）作用下，進行

19、二五十進制加法計數(shù)。由表可知，74LS290具有以下功能。5.3.3 集成計數(shù)器的應(yīng)用 如圖5-26所示為74161同步級聯(lián)方式組成的8位二進制同步加法計數(shù)器。1計數(shù)器的級聯(lián)兩個模 計數(shù)器級聯(lián)，可實現(xiàn) 的計數(shù)器。1）同步級聯(lián)圖5-26 74161同步級聯(lián)組成8位二進制加法計數(shù)器的電路結(jié)構(gòu) 如圖5-27所示為74LS191異步級聯(lián)方式組成的8位二進制異步可逆計數(shù)器。2）異步級聯(lián)圖5-27 74LS191異步級聯(lián)組成8位二進制可逆計數(shù)器的電路結(jié)構(gòu) 如圖5-28所示，用兩片二五十進制異步加法計數(shù)器74LS290采用異步級聯(lián)的方式組成二位8421BCD碼加法計數(shù)器，模為 。圖5-28 74LS290異

20、步級聯(lián)組成100進制計數(shù)器的電路結(jié)構(gòu) 如圖5-29所示為集成計數(shù)器74LS161和與非門組成的6進制計數(shù)器，其中5-29（a）為該6進制計數(shù)器的電路結(jié)構(gòu)，5-29（b）所示為對應(yīng)的狀態(tài)轉(zhuǎn)換圖。2組成任意進制計數(shù)器1）異步清零法圖5-29 異步清零法組成6進制計數(shù)器 同步清零法適用于具有同步清零端的集成計數(shù)器。如圖5-30所示為集成計數(shù)器74LS163和與非門組成的6進制計數(shù)器，其中圖5-30（a）所示為該6進制計數(shù)器的電路結(jié)構(gòu)，圖5-30（b）為對應(yīng)的狀態(tài)轉(zhuǎn)換圖。2）同步清零法（a）電路結(jié)構(gòu) （b）狀態(tài)轉(zhuǎn)換圖圖5-30 同步清零法組成6進制計數(shù)器 如圖5-31所示為集成計數(shù)器74LS191和與

21、非門組成的10進制計數(shù)器，其中圖5-31（a）所示為該10進制計數(shù)器的電路結(jié)構(gòu)，圖5-31（b）所示為對應(yīng)的狀態(tài)轉(zhuǎn)換圖。該電路的有效狀態(tài)是00111100，共10個狀態(tài)，可作為余3碼計數(shù)器。3）異步預(yù)置數(shù)法（a）電路結(jié)構(gòu) （b）狀態(tài)轉(zhuǎn)換圖圖5-31 異步置數(shù)法組成余3碼十進制計數(shù)器 同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計數(shù)器。如圖5-32所示為集成計數(shù)器74LS160和與非門組成的7進制計數(shù)器，其中圖5-32（a）所示為該7進制計數(shù)器的電路結(jié)構(gòu)，圖5-32（b）所示為對應(yīng)的狀態(tài)轉(zhuǎn)換圖。4）同步預(yù)置數(shù)法（a）電路結(jié)構(gòu) （b）狀態(tài)轉(zhuǎn)換圖圖5-32 同步預(yù)置數(shù)法組成的七進制計數(shù)器例5.3.1 用7

22、4LS160組成48進制計數(shù)器。解： 因為 ，而74LS160為模10計數(shù)器，所以要用兩片74LS160構(gòu)成此計數(shù)器。其設(shè)計思路：先將兩芯片采用同步級聯(lián)方式連接成100進制計數(shù)器，然后再借助74LS160異步清零功能，在輸入第48個計數(shù)脈沖后，計數(shù)器輸出狀態(tài)為0100 1000時，高位片的 Q2和低位片的 Q3同時為1，使與非門輸出0，加到兩芯片異步清零端上，使計數(shù)器立即返回0000 0000狀態(tài)，狀態(tài)0100 1000僅在極短的瞬間出現(xiàn)，為過渡狀態(tài)，這樣就組成了48進制計數(shù)器。如圖5-33所示為48進制計數(shù)器的電路結(jié)構(gòu)。圖5-33 例的電路結(jié)構(gòu)例5.3.2 用某石英晶體振蕩器輸出脈沖信號的頻

23、率為32 768 Hz，用74LS161組成分頻器，將其分頻為頻率為1 Hz的脈沖信號。解： 因為 ，因此32 768 Hz的脈沖信號經(jīng)15級二分頻，就可獲得頻率為1 Hz的脈沖信號。3組成分頻器 如圖5-34所示為15級二分頻電路，將四片74LS161級聯(lián)，高位片（4）的 Q2輸出即為頻率為1 Hz的脈沖信號。圖5-34 例的電路結(jié)構(gòu)4組成序列信號發(fā)生器圖5-35 計數(shù)器組成的序列信號發(fā)生器 如圖5-35所示為74LS161及門電路組成的序列信號發(fā)生器，其中74LS161與 G1組成模5計數(shù)器，且 。如表5-12所示為該序列信號發(fā)生器的狀態(tài)轉(zhuǎn)換表。表5-12 序列信號發(fā)生器的狀態(tài)表 由于 ，

24、故不同狀態(tài)下的輸出如該表右列所示，因此該信號發(fā)生器是一個01010序列信號發(fā)生器，序列長度 。（1）構(gòu)成一個模P計數(shù)器。（2）選擇適當(dāng)?shù)臄?shù)據(jù)選擇器，把欲產(chǎn)生的序列按規(guī)定的順序加在數(shù)據(jù)選擇器的數(shù)據(jù)輸入端，并把地址輸入端與計數(shù)器的輸出端適當(dāng)?shù)剡B接在一起。 用計數(shù)器輔以數(shù)據(jù)選擇器可以方便地構(gòu)成各種序列發(fā)生器，主要包括以下兩步。例5.3.3 試用計數(shù)器74LS161和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。解： 由于序列長度 ，故將74LS161組成模8計數(shù)器，并選用數(shù)據(jù)選擇器74LS151產(chǎn)生所需序列。如圖5-36所示為該序列信號發(fā)生器的電路結(jié)構(gòu)。圖5-36 例的電路結(jié)構(gòu)5組成脈沖分配器 如圖

25、5-37所示為計數(shù)器74LS161和譯碼器74LS138組成的脈沖分配器。圖5-37 74LS161和74LS138組成的脈沖分配器圖5-38 脈沖分配器的輸出波形圖 分析電路可知，74LS161組成模8計數(shù)器，使輸出狀態(tài) 在000111之間循環(huán)變化，根據(jù)譯碼器的工作原理，可得輸出端 的脈沖序列，如圖5-38所示。 分析電路可知，74LS161組成模8計數(shù)器，使輸出狀態(tài) 在000111之間循環(huán)變化，根據(jù)譯碼器的工作原理，可得輸出端 的脈沖序列，如圖5-38所示。圖5-38 脈沖分配器的輸出波形圖5.4 數(shù)碼寄存器與移位寄存器1數(shù)碼寄存器2移位寄存器5.4.1 數(shù)碼寄存器如圖5-39所示為D觸發(fā)

26、器組成的4位集成寄存器74LSl75的電路結(jié)構(gòu)。圖5-39 4位集成寄存器74LSl75的電路結(jié)構(gòu)圖5-40 4位集成寄存器74LSl75的引腳圖 如圖5-40所示為4位集成寄存器74LSl75的引腳圖，其中RD 是異步清零控制端， 是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端， 是并行數(shù)據(jù)輸出端， 是反碼數(shù)據(jù)輸出端。如表5-13所示為74LS175的功能表。表5-13 74LS175的功能表5.4.2 移位寄存器如圖5-41所示為D觸發(fā)器組成的4位右移寄存器的電路結(jié)構(gòu)。1單向移位寄存器1）4位右移寄存器圖5-41 4位右移寄存器的電路結(jié)構(gòu) 設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼 ，從高位到低位

27、依次輸入。在4個移位脈沖作用后，輸入的4位串行數(shù)碼1101全部存入了寄存器中。如表5-14所示為4位右移寄存器的狀態(tài)轉(zhuǎn)換表。表5-14 4位右移寄存器的狀態(tài)狀態(tài)表表5-14（續(xù)）如圖5-42所示為4位右移寄存器的時序波形圖。圖5-42 4位右移寄存器的時序波形圖 圖5-42中第5到第8個CP脈沖及所對應(yīng)的 Q3，Q2 ，Q1 ，Q0波形，就是將4位數(shù)碼1101串行輸出的過程。如圖5-43所示為D觸發(fā)器組成的4位左移寄存器的電路結(jié)構(gòu)。2）4位左移寄存器圖5-43 4位左移寄存器的電路結(jié)構(gòu) 圖5-43中，數(shù)碼從串行輸入端輸入，輸出可以是串行輸出或并行輸出，移位操作由“左移控制”端控制。 如圖5-4

28、4所示，將圖5-41所示的右移寄存器與圖5-43所示的左移寄存器組合起來，并引入控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。2雙向移位寄存器圖5-44 4位雙向移位寄存器的電路結(jié)構(gòu)由圖5-44可知該電路的驅(qū)動方程為式中，DSR 為右移串行輸入端， DSL為左移串行輸入端。 當(dāng) 時， ，在CP脈沖作用下，實現(xiàn)右移操作；當(dāng) 時 ，在CP脈沖作用下，實現(xiàn)左移操作。如圖5-45所示為4位集成移位寄存器74LS194的邏輯符號及引腳圖。3集成移位寄存器74LS194（a）邏輯符號 （b）引腳圖圖5-45 集成移位寄存器74LS194 如表5-15所示為74LS194的功能表。表5-15 74LS19

29、4的功能表（1）當(dāng) 時，異步清零，輸出與其他輸入狀態(tài)及CP無關(guān)。（2）當(dāng) 時，不論有無CP到來，各觸發(fā)器保持工作狀態(tài)不變。（3）當(dāng) 時，在CP上升沿的作用下，實現(xiàn)右移（上移）操作，流向是SR Q0 Q1 Q2 Q3 。（4）當(dāng) 時，在CP上升沿的作用下，實現(xiàn)左移（下移）操作，流向是 SL Q3 Q2 Q1 Q0 。（5）當(dāng) 時，在CP上升沿的作用下，實現(xiàn)置數(shù)操作：d0 Q0 ，d1 Q1 ， d2 Q2 ， d3 Q3 。由表可知，74LS194具有以下功能。5.5 同步時序邏輯電路的設(shè)計方法1同步時序邏輯電路的設(shè)計方法2異步時序邏輯電路的設(shè)計方法5.5.1 同步時序邏輯電路的設(shè)計方法（1）根

30、據(jù)設(shè)計要求，設(shè)定狀態(tài)，導(dǎo)出對應(yīng)狀態(tài)圖或狀態(tài)表。（2）狀態(tài)化簡，消去原始狀態(tài)圖（表）中一些多余狀態(tài)。（3）狀態(tài)分配，又稱狀態(tài)編碼。（4）選擇合適的觸發(fā)器類型，以便簡化電路結(jié)構(gòu)。（5）根據(jù)編碼狀態(tài)表以及所采用觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計電路的輸出方程和驅(qū)動方程。（6）根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖。（7）檢查電路能否自啟動。1同步時序邏輯電路的設(shè)計步驟2同步計數(shù)器的設(shè)計舉例例5.5.1 設(shè)計一個同步5進制加法計數(shù)器。解：（1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。如圖5-46所示，畫出5進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖。圖5-46 例的狀態(tài)轉(zhuǎn)換圖 由于是5進制計數(shù)器，所以應(yīng)有5個不同的狀態(tài)，分別用

31、表示；在計數(shù)脈沖CP作用下，5個狀態(tài)循環(huán)翻轉(zhuǎn)；在狀態(tài)為 時，進位輸出 。（2）狀態(tài)化簡。5進制計數(shù)器應(yīng)有5個狀態(tài)，不須化簡。（3）狀態(tài)分配。由式 可知，應(yīng)采用3位二進制代碼，因此該計數(shù)器選用三位自然二進制加法計數(shù)編碼，即 ， ， 。如表5-16所示列出電路的狀態(tài)轉(zhuǎn)換編碼表。（4）選擇觸發(fā)器。本例選用功能比較靈活的JK觸發(fā)器。（5）求各觸發(fā)器的驅(qū)動方程和進位輸出方程。表5-16 例的狀態(tài)轉(zhuǎn)換表如表5-17所示，列出JK觸發(fā)器的驅(qū)動表。方法一：表5-17 JK觸發(fā)器的驅(qū)動表 三個無效狀態(tài)101，110，111作無關(guān)項處理，根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖，如圖5-47所示

32、。圖5-47 例各觸發(fā)器的驅(qū)動卡諾圖再畫出輸出卡諾圖，可得電路的輸出方程為將各驅(qū)動方程與輸出方程歸納為方法二： 如圖5-48所示，根據(jù)表5-16狀態(tài)轉(zhuǎn)換表畫出 四個卡諾圖。圖5-48 例5.5.1次態(tài) 和輸出Y的卡諾圖由卡諾圖得到電路的狀態(tài)方程和輸出方程為 因為選用的是JK觸發(fā)器，根據(jù)JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式 ，將上述狀態(tài)方程化為特性方程標(biāo)準(zhǔn)形式即可找出驅(qū)動方程為（6）如圖5-49所示，根據(jù)驅(qū)動方程和輸出方程，畫出5進制計數(shù)器的電路結(jié)構(gòu)。圖5-49 例的電路結(jié)構(gòu)（7）如圖5-50所示，利用邏輯分析的方法畫出電路完整的狀態(tài)圖，檢查電路能否自啟動。由圖5-49分析可知，電路進入無效狀態(tài)101，

33、110，111時，在CP脈沖作用下可分別進入有效狀態(tài)010，010，000，所以電路能夠自啟動。圖5-50 例完整的狀態(tài)轉(zhuǎn)換圖3一般時序邏輯電路的設(shè)計舉例解：（1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。其中，S0 為初始狀態(tài)或沒有收到1時的狀態(tài)； S1 為收到一個1后的狀態(tài)； S2 為連續(xù)收到兩個1后的狀態(tài)； S3為連續(xù)收到三個1（以及三個以上1）后的狀態(tài)。例5.5.2 一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端X，它的功能是對輸入信號進行檢測。當(dāng)連續(xù)輸入三個1（以及三個以上1）時，該電路輸出 ，否則輸出 。（2）如圖5-51所示，根據(jù)題意畫出原始狀態(tài)轉(zhuǎn)換圖。圖5-51 例的原始狀態(tài)轉(zhuǎn)換圖（3

34、）狀態(tài)化簡。狀態(tài)化簡就是合并等效狀態(tài)，即將那些在相同的輸入條件下，輸出相同、次態(tài)也相同的狀態(tài)進行合并。原始狀態(tài)轉(zhuǎn)換圖中，由于 S2和 S3是等價狀態(tài)，所以將 S2 和 S3 合并，并用 S2表示，得到化簡后的狀態(tài)轉(zhuǎn)換圖，如圖5-52所示。圖5-52 例化簡后的狀態(tài)轉(zhuǎn)換圖表5-18 例的編碼狀態(tài)轉(zhuǎn)換表（4）狀態(tài)分配。本例取 。如表5-18所示列出電路的狀態(tài)轉(zhuǎn)換表。（5）本例選用2個D觸發(fā)器，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。方法一：如表5-19所示，列出D觸發(fā)器的驅(qū)動表。表5-19 D觸發(fā)器的驅(qū)動表 如圖5-53所示，根據(jù)次態(tài)卡諾圖和D觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖。圖5-53 例各觸發(fā)器的驅(qū)動卡諾圖如圖5-54所示，畫出串行數(shù)據(jù)檢測器的次態(tài)和輸出卡諾圖。圖5-54 例的次態(tài)和輸出卡諾圖由輸出卡諾圖可得電路的輸出方程為