電壓控制LC振蕩器設計與總結(jié)報告

1、電壓控制LC振蕩器（A題）設計與報告總結(jié)摘要根據(jù)題目要求，設計采用變?nèi)荻O管BB910實現(xiàn)電壓控制LC振蕩，核心控 制電路基于STM32F103VET6單片機控制。系統(tǒng)主要由壓控式LC振蕩電路，鎖相 環(huán)，AGC電路，單片機的控制電路及頻率計，電壓峰峰值測量電路，TFT液晶顯 示模塊，鍵盤等部分組成。通過晶體振蕩器，MC1648和MC145162等構(gòu)成的鎖相 環(huán)頻率合成電路來提高輸出頻率的穩(wěn)定度，實現(xiàn)100kHz頻率步進。若負載為容 性阻抗，采用串聯(lián)諧振回路以提高輸出功率。為保證輸出電壓幅度穩(wěn)定，加入交 流電壓負反饋和直流AGC電路，可使系統(tǒng)集成度高，穩(wěn)定，性、可靠性強。關鍵詞STM32F103

2、VET6單片機變?nèi)荻O管鎖相環(huán)AGC電路MC1648一、方案設計與論證主振器模塊方案一：使用電感三點式振蕩電路。如下圖1-1所示，電感反饋振蕩電路容 易起振，但電感反饋支路為感性支路，對高次諧波呈現(xiàn)高阻抗，故對回路中的高 次諧波反饋較強，波形失真較大；另外，由于兩個電感元件上的分布電容并聯(lián)于 電感元件的兩端，工作頻率越高，分布電容的影響也愈嚴重，這就使得電感反饋 式三端振蕩電路的工作頻率不能太高。方案I03圖1-1j卜e容三點式振蕩電路。如上圖H方案I03圖1-1j卜e容三點式振蕩電路。如上圖H-2所示，電容三端振蕩器的優(yōu)圖1-2該電路中云使用的不穩(wěn)定電容（分布電容，器件的結(jié)電容等）都是 匕適

3、當加大回路電容量，就可以減弱不穩(wěn)定的分布電容對振但是電容三點式主振器在調(diào)頻時不方便，而點是輸出波形較好 與該電路并聯(lián)的，_ 蕩頻率的影響，提高了頻率穩(wěn)定度。 且可調(diào)范圍不大。方案三：使用采用集成的壓控振蕩器電路，如圖下1-3所示，選用壓控振蕩 器芯片MC1648，其工作電壓5V，工作頻率可從1.0MHz150MHz，需要外接一個 并行的LC槽路，結(jié)合變?nèi)荻O管BB910，可以實現(xiàn)發(fā)揮部分的擴展頻率范圍要 求，另外，MC1648內(nèi)部有放大電路和自動增益控制，可以實現(xiàn)輸出頻率穩(wěn)幅， 射極隨器有隔離作用，可減小負載對振蕩器工作狀態(tài)的影響，該電路外圍元器件 少，調(diào)試方便。81k 101200*0 b出

4、81k 101200*0 b出QL 1WL= 0.065uH0饋主-松5f - F 圖 1-3 &根據(jù)本題的要求并結(jié)合應用效果我們最終選擇了第三種方案。鎖相環(huán)頻率合成模塊方案一：采用D/A控制。此方案預先測試和計算好產(chǎn)生固定頻率所需要的 電壓。為方便控制將它量化存于ROM之中，在需要時利用單片機控制D/A轉(zhuǎn)換 即可完成。此方案設計的是一個開環(huán)的系統(tǒng)，它的穩(wěn)定性不好，且頻率步進無法做得很小，不夠精確。方案二：采用模擬鎖相環(huán)路法，通過環(huán)式的減法降頻，將VCO的頻率降低， 與參考頻率進行鑒相。優(yōu)點是：可以得到任意小的頻率間隔；鑒相器的工作頻率 不高，頻率變化范圍不大，比較好做，帶內(nèi)帶外噪聲和鎖定時間

5、易于處理。不需 要昂貴的晶體濾波器，頻率穩(wěn)定度與參考晶振的頻率穩(wěn)定度相同。缺點是分辨率 的提高要通過增加循環(huán)次數(shù)來實現(xiàn)，電路超小型化和集成化比較復雜。方案三：采用數(shù)字鎖相環(huán)路法，如下圖1-4所示為鎖相環(huán)合成的原理圖，把 VCO的頻率降低到鑒相器的參考頻率上，采用的是除法降頻。此法具有方案二 的優(yōu)點外，克服了方案二的缺點，還能與單片機結(jié)合，利用靈活方便的數(shù)字電路， 做成數(shù)控可變分頻，得到任意的頻率，且便于集成化，大大簡化電路連線，縮短 電路制作時間，降低整機體積。綜合考慮各個方案的優(yōu)缺點，我們最終選用方案三進行電壓控制。頻率測量模塊方案一：采用專用的頻率測量芯片，如用INTERSIL公司的ICM

6、7216B，只 需少量的元件就能構(gòu)成高精度的數(shù)字頻率計，并且該芯片可以直接驅(qū)動8個數(shù)碼 管進行動態(tài)掃描顯示。但該芯片價格昂貴，且本系統(tǒng)對芯片的資源利用較少。方案二：頻率計可以用數(shù)字邏輯電路構(gòu)成，因此可采用FPGA制作數(shù)字頻率 計，但由于系統(tǒng)的輸出頻率高達幾十兆赫茲，可能會超過FPGA的正常工作頻率， 直接用FPGA進行測量會造成較大誤差或者不穩(wěn)定。因此在測頻前先使用前置預 分頻器MC12022將待測頻率降低，再送FGPA測量，該方案省去了昂貴的測頻 芯片，開發(fā)利用YFPGA的資源，使得系統(tǒng)集成度高，體積小。但是由于整個系 統(tǒng)的MCU為STM32單片機，所以可行度不高。方案三：對于輸出的正弦波利

7、用分頻器CD4040 o CD4040是12位二進制串 行計數(shù)器，所有計數(shù)器位為主從觸發(fā)器。計數(shù)器在時鐘下降沿進行計數(shù)，CR為 高電平時，對計數(shù)器進行清零。由于在時鐘輸入端使用斯密特觸發(fā)器，對脈沖上 升和下降時間無限制，所有輸入和輸出均經(jīng)過緩沖。經(jīng)過討論，我們最終使用方案三。電源模塊方案一：使用電池12V經(jīng)過L7805和LM2576經(jīng)過分壓轉(zhuǎn)換成可調(diào)電壓，可 以提供5V電壓，3.3V電壓，以及9V以下可調(diào)電壓，直接對STM32最小系統(tǒng)供 電，攜帶方便，結(jié)構(gòu)簡單，而且易于編程。方案二：適應直流穩(wěn)壓電源發(fā)生器供電，電源發(fā)生器屬于精密儀器，可以提 供電壓范圍內(nèi)的任何電壓值，供電精準，但是成本太高，體

8、積較大，一般是實驗 室配置，而且要求隨時隨地有電源插座，搬運起來很不方便。經(jīng)比較，我們選擇方案一，用經(jīng)L7805電壓轉(zhuǎn)換后給控制器、傳感器及液顯 示等模塊使用。顯示模塊方案一：利用數(shù)碼管顯示。使用多個數(shù)碼管動態(tài)顯示，由于顯示的內(nèi)容較多， 過多增加數(shù)碼回導致電路過于復雜，不易編程。方案二：利用1602液晶顯示。液晶顯示具有重量輕，耗電小，顯示內(nèi)容多 等優(yōu)點，采用點陣式字符型液晶可以顯示漢字，符號等并可多行顯示，從而大大 增加了顯示的內(nèi)容，控制液晶顯示使用一片AT89C52單片機，將顯示的內(nèi)容編碼 后送入液晶顯示模塊即可，采用串行傳輸方式，控制簡單，。方案三：利用TFT液晶顯示。TFT液晶顯示屏的

9、特點是亮度好、對比度高、 層次感強、顏色鮮艷，而且TFT液晶屏環(huán)保特性好，無輻射、無閃爍，對使用者 的健康無損害，可以用STM32單片機控制，對于顯示內(nèi)容較多的系統(tǒng)法來說，是 非常合適的。綜合考慮，我們最終選擇方案三。整體方案模塊如下圖1-5所示為本題目的整體框圖。TFT顯示電源STM32單片機鎖相環(huán)電路（PLL）按鍵壓控LC振 蕩電路分頻器 (CD4040)功率放TFT顯示電源STM32單片機鎖相環(huán)電路（PLL）按鍵壓控LC振 蕩電路分頻器 (CD4040)功率放大電路比較電路圖1-5二、電路及軟件設計振蕩電路模塊如下圖2-1為振蕩電路，主要芯片為MC1648。MV209丑DIODEMV20

10、9丑DIODE功率放大電路如下圖2-2所示為功率放大電路，屬于多級三極管功率放大電路。圖2-2圖2-2峰值保持電路VCE 一一W如下圖2-3所示為峰值保持電路，VCE 一一Wvce 5V4-LM35D11N414B4-D21N41484-LM35D11N414B4-D21N41480 | VEE_VEE5V:由：_VEE5V10pF-D3圖:2-3： A一一圖:2-3：1N4148 .R2： . Wv4.電源模塊y ：:如下圖：2-4所示為電源模塊的電路圖，電路主要利用:LM7805和LM3576：芯片 進行電壓轉(zhuǎn)換。圖2-4圖2-4VCO輸出頻率計算鎖相環(huán)技術是一個閉環(huán)控制的系統(tǒng)，它能夠根據(jù)

11、鑒相器的輸出自動調(diào)整VCO 的控制電壓，產(chǎn)生振蕩頻率的穩(wěn)定度與晶振相通。VCO的輸出頻率由以下公式得 出。其中f為VCO最終輸出頻率，二為晶振產(chǎn)生的頻率，M 為鑒相器之前的分頻倍數(shù)，N為晶振的分頻倍數(shù)。軟件流程圖如下圖2-5為整個軟件的流程圖。圖 2-5+頻率顯示峰峰值顯示幅度選擇圖 2-5+頻率顯示峰峰值顯示幅度選擇三、測試方法及測試結(jié)果測試儀器：DS1062E-EDU型數(shù)字示波器，+12V穩(wěn)壓電源，UT39A型萬能表測試方法：設定預期參數(shù)后按要求檢測各項指標。測試結(jié)果：1）如下表3-1所示，設定頻率（MHz）152535實際頻率（MHz）15.12534.9表3-12）如下表3-2所示，設

12、定幅度（MHz）10.80.5實際幅度（MHz）10.810.52表3-23）又對波形的峰峰值進行了測量為1.1V，50Q純電阻的負載輸出功率為25mW。四、討論與總結(jié)通過這次比賽，本設計完成了題目的全部要求。本次題目涉及到高頻電路， 儀器儀表、和單片機的知識，考察比較綜合。本題對專業(yè)知識要求比較高，所以做題目的過程也是一個學習的過程。通過 測試，系統(tǒng)輸出頻率在20MHz左右時性能較好，輸出也很精確，但是在擴大頻 率范圍方面還需要改進。輸出頻率穩(wěn)定度與鎖相環(huán)跟蹤性能有關，還可以通過有 關參數(shù)來提高。輸出電壓幅度的大小與功放的放大倍數(shù)有關，通過仔細調(diào)整功放 三極管的工作點以及負反饋深度，使得輸出波形不失真，盡可能放大倍數(shù)提高。和以往的合作一樣，從題目的分析到整個流程下來團隊的每個人都認真的和 對方交流，分工明確，遇到問題一起解決。即使我們現(xiàn)在也許掌握的知識還不算 太多，但是只要我們一直以這個態(tài)度做下去，一定會得到更多看不見且更加珍貴 的財富。五、參考文獻畢滿清主編.電子技術實驗與課程設計.第3版.北京：