淺析多核計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)

1、淺析多核計(jì)算機(jī)系統(tǒng)結(jié)構(gòu).摘要:多核技術(shù)成為當(dāng)今處理器技術(shù)發(fā)展的重要方向，已經(jīng)是計(jì)算機(jī)系統(tǒng)設(shè)計(jì)者必須直面的現(xiàn)實(shí)。從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的角度探討了同構(gòu)與異構(gòu)、通用與多用等多核處理器的類型，討論了多核處理器對(duì)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)帶來的挑戰(zhàn)。關(guān)鍵詞:多核;結(jié)構(gòu)設(shè)計(jì);系統(tǒng)結(jié)構(gòu)引 言多核技術(shù)最早應(yīng)用于數(shù)字信號(hào)處理的 DSP 處理器，經(jīng)過十幾年的發(fā)展，已成為信號(hào)處理、網(wǎng)絡(luò)信息處理等專業(yè)方向針對(duì)多路信號(hào)處理普遍采用的技術(shù)。本世紀(jì)初多核技術(shù)在通用處理器上開始應(yīng)用，IBM 的Power4 成為首個(gè)雙核通用處理器，成為處理器芯片能力繼續(xù)按摩定律提升的新的技術(shù)手段。多核技術(shù)的普遍采用，引發(fā)了系統(tǒng)設(shè)計(jì)的新局面。其一，處理器芯

2、片的單位性能增長，使系統(tǒng)的能力隨之提高;其二，獲取芯片性能的方法發(fā)生變化，如何使多個(gè)核心發(fā)揮出效益成為新的問題;其三，處理器芯片內(nèi)核心個(gè)數(shù)的增加使得系統(tǒng)一下子進(jìn)入多核的并行局面，并行技術(shù)從系統(tǒng)層面、部件層面進(jìn)入了芯片層面，如，芯片內(nèi)的核間通信、多 cache 一致性已經(jīng)成為通用處理器必需面對(duì)的技術(shù)，也致使處理器結(jié)構(gòu)復(fù)雜性大大增加。本文試圖從多核處理器技術(shù)的誕生、發(fā)展趨勢(shì)、結(jié)構(gòu)設(shè)計(jì)以及所面臨的挑戰(zhàn)等方面對(duì)多和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)進(jìn)行淺析。一、多核技術(shù)的出現(xiàn)與發(fā)展1996年，斯坦福大學(xué)研制出世界上第一款多核處理器的原型系統(tǒng)Hydra。此后，多核處理器的相關(guān)研究與商業(yè)應(yīng)用開始蓬勃發(fā)展。短短10年時(shí)間，雙核

3、(Daul-Core)處理器芯片成為通用微處理器市場(chǎng)的主流產(chǎn)品，2005年4月，英特爾推出簡(jiǎn)單封裝雙核的奔騰D和奔騰4至尊版840處理器;AMD在之后也發(fā)布了雙核皓龍(Opteron)和速龍(Athlon)642和處理器。但真正的“雙核元年”則被認(rèn)為是2006年7月23日，英特爾基于酷睿(CORE)架構(gòu)發(fā)布的處理器。同年11月，英特爾又推出面向服務(wù)器、工作站和高端個(gè)人電腦的至強(qiáng)(Xeon)5300和酷睿雙核、四核的至尊版系列處理器。與上一代臺(tái)式機(jī)處理器相比，酷睿2雙核處理器在性能方面提高40%，功耗反而降低40%;AMD也推出了雙核、三核以及四核的 “皓龍”芯片;IBM多核(Multi-Cor

4、e)開始向眾核(Many-core)的方向發(fā)展。Sony與IBM等公司合作研發(fā)的針對(duì)圖形運(yùn)算的CELL芯片擁有9個(gè)核;SUN公 司 的Ultrasparc T1有8個(gè)核;Clearspeed的Cx600達(dá)到96個(gè)核;CISCO1的NPU有192個(gè)核;日本RIK-EN針對(duì)N-body計(jì)算的Grape-DR處理器達(dá)到512個(gè)核。多核處理器技術(shù)的研究在國內(nèi)起步較晚，但發(fā)展勢(shì)頭迅猛。2008年Hot Chips大會(huì)上，中國研究人員就展出了龍芯3的核心架構(gòu)。由中科院主導(dǎo)，我國已經(jīng)成功生產(chǎn)出65nm制程的多核“龍芯3”處理器，有四核和八核兩個(gè)版本，時(shí)鐘主頻均為1GHz?！褒埿?”的特色在于采用分布式、可擴(kuò)

5、展的架構(gòu)，使用了MIPS64內(nèi)核，增加了超過200條的86二進(jìn)制轉(zhuǎn)換和多媒體加速指令。清華大學(xué)信息科學(xué)技術(shù)國家實(shí)驗(yàn)室CPU中心汪東升教授和他的團(tuán)隊(duì)目前也致力于多核處理器的研究，在2009年中國計(jì)算機(jī)大會(huì)上，他們從產(chǎn)業(yè)界和學(xué)術(shù)界的角度出發(fā)，針對(duì)多核系統(tǒng)設(shè)計(jì)中的關(guān)鍵問題、面向多核環(huán)境的操作系統(tǒng)、并行編程、并行編譯、可重構(gòu)等方面展開討論，系統(tǒng)闡述了我國多核處理器技術(shù)的研究思路、發(fā)展方向及面臨的挑戰(zhàn)。二、多核發(fā)展趨勢(shì)多核處理器產(chǎn)生的直接原因是替代單處理器，解決微處理器的發(fā)展瓶頸，但發(fā)展多核的深層次原因還是為了滿足人類社會(huì)對(duì)計(jì)算性能的無止境需求，而且這種壓力還會(huì)持續(xù)下去。即便在當(dāng)前，設(shè)計(jì)者已經(jīng)有效地將多

6、核性能提高到了一個(gè)新的水平，可是人們對(duì)性能的渴望并未就此泯滅。為了實(shí)現(xiàn)高性能、低功耗和高應(yīng)用性的目標(biāo)多核處理器呈現(xiàn)以下幾種發(fā)展趨勢(shì):(1) 多核上將集成更多結(jié)構(gòu)簡(jiǎn)單、低功耗的核心。為了滿足性能需求，通過集成更多核心來提高性能是必然選擇，但是核心的結(jié)構(gòu)也必須考慮。因?yàn)槿绻诵慕Y(jié)構(gòu)過于復(fù)雜，隨著核心數(shù)量的增多，不僅不能提升性能，還會(huì)帶來線延遲增加和功耗變大等問題。例如，2007 年 Tilera 公司和 Plurality 公司分別推出自己的 64 核處理器產(chǎn)品，而 Intel 公司也將推出 80個(gè)核心的低功耗處理器。(2) 異構(gòu)多核是一個(gè)重要的方向。研究表明，將結(jié)構(gòu)、功能、功耗、運(yùn)算性能各不相同

7、的多個(gè)核心集成在芯片上，并通過任務(wù)分工和劃分將不同的任務(wù)分配給不同的核心，讓每個(gè)核心處理自己擅長的任務(wù)，這種異構(gòu)組織方式比同構(gòu)的多核處理器執(zhí)行任務(wù)更有效率，實(shí)現(xiàn)了資源的最佳化配置，而且降低了整體功耗。(3) 多核上應(yīng)用可重構(gòu)技術(shù)。大規(guī)模高性能可編程器件的出現(xiàn)，推動(dòng)了現(xiàn)場(chǎng)可編程門陣列(field programmable gate arrays，F(xiàn)PGA) 技術(shù)的發(fā)展。在芯片上應(yīng)用 FPGA 技術(shù)有高靈活性、高可靠性、高性能、低能耗和低成本多種優(yōu)勢(shì)。微處理器設(shè)計(jì)人員注意到了這種優(yōu)勢(shì)，并將 FPGA 等可重構(gòu)技術(shù)應(yīng)用到多核結(jié)構(gòu)上，讓結(jié)構(gòu)具備可重構(gòu)性和可編程性。這種創(chuàng)新思路大大提高了多核的通用性和運(yùn)

8、算性能，使處理器既有了通用微處理器的通用性，又有專用集成電路的高性能，使之兼具了靈活性、高性能、高可靠、低能耗等眾多優(yōu)良特點(diǎn)。2三、多核計(jì)算機(jī)結(jié)構(gòu)設(shè)計(jì)從所包含的處理器核結(jié)構(gòu)的角度來看，多核處理器分為同構(gòu)多核處理器和異構(gòu)多核處理器。同構(gòu)與異構(gòu)是多核處理器主要的兩種結(jié)構(gòu)形態(tài)。同構(gòu)多核處理器中處理器芯片內(nèi)部的所有內(nèi)核結(jié)構(gòu)完全相同，各個(gè)內(nèi)核具有等同的地位。異構(gòu)多核處理器中異構(gòu)多核處理器芯片內(nèi)部采用多種功能不同的內(nèi)核，一般是由負(fù)責(zé)管理調(diào)度的主核和負(fù)責(zé)計(jì)算的從核構(gòu)成，或者由承擔(dān)定點(diǎn)、浮點(diǎn)、特殊計(jì)算等不同計(jì)算功能的多種內(nèi)核組成。從應(yīng)用的角度來說，目前的同構(gòu)多核處理器大多數(shù)由通用的處理器核組成，每個(gè)處理器核可

9、以獨(dú)立地執(zhí)行任務(wù)，與通用單核處理器結(jié)構(gòu)相近。異構(gòu)多核處理器通常同時(shí)集成通用處理器、DSP、媒體處理器、網(wǎng)絡(luò)處理器等多種類型的處理器內(nèi)核，各個(gè)內(nèi)核針對(duì)不同的需求，從而提高應(yīng)用的計(jì)算性能。其中，通用處理器核常作為主核控制處理器以進(jìn)行通用計(jì)算，而其他處理器核用于加速特定的應(yīng)用。3.1 同構(gòu)多核處理器結(jié)構(gòu)同構(gòu)多核結(jié)構(gòu)的處理器主要有 Intel、AMD、IBM和 SUN 的產(chǎn)品。目前，雙核和四核處理器是主流，它們的共同點(diǎn)是采用對(duì)稱設(shè)計(jì)，設(shè)置多級(jí)緩存，共享二級(jí)或三級(jí)緩存，核間用高速總線或開關(guān)互連，增強(qiáng)多媒體處理和特殊應(yīng)用能力，采用智能功耗管理技術(shù)，支持虛擬化技術(shù)等。同構(gòu)多核處理器的核數(shù)有繼續(xù)擴(kuò)大的趨勢(shì)，正

10、在研究一種稱作 Tile(塊)結(jié)構(gòu)的新型多核處理器，可以將核數(shù)增至數(shù)十個(gè)以上。Tile(塊)結(jié)構(gòu)是一種把無布線延遲問題的小尺寸功能塊，按一定規(guī)則排列構(gòu)成高速處理器的方式。這種方式由于受到小尺寸功能塊的制約，可以大大減輕在 Tile 內(nèi)部產(chǎn)生布線延遲問題。另外，由于信息傳輸僅在物理位置相距很近的幾個(gè)Tile 間進(jìn)行，因而也使 Tile 間的通信延遲得以緩解。Tile 結(jié)構(gòu)與超標(biāo)量處理器最大不同在于:(1)Tile 處理器是由多個(gè)采用相同設(shè)計(jì)的功能塊按一定規(guī)則排列構(gòu)成的，其功能部件主要有計(jì)算單元、Tile 間連接布線和路由器等;(2)傳統(tǒng)處理器設(shè)計(jì)只是對(duì)高速緩存和互連網(wǎng)絡(luò)進(jìn)行了優(yōu)化以謀求更高的性能

11、，而 Tile 處理器為了克服布線延遲，在芯片上配置多個(gè)結(jié)構(gòu)完全相同的Tile 單元，以提高設(shè)計(jì)的可重用性，減輕驗(yàn)證等作業(yè)的負(fù)擔(dān);(3)Tile 結(jié)構(gòu)大多采用在增加 Tile 單元數(shù)時(shí)，不降低工作頻率的就近連接網(wǎng)絡(luò)。美國馬薩諸塞大學(xué)正在開發(fā)的 Raw 處理器是Tile 結(jié)構(gòu)的先驅(qū)。IBM 和德克薩斯大學(xué)也正在開發(fā)一款采用 Tile 結(jié)構(gòu)的 TRIPS 處理器。此外，日本也在進(jìn)行相關(guān)研究，即正在研制一種世界尖端的稱為 ALU-Net 的大規(guī)模數(shù)據(jù)通路處理器。33.2 異構(gòu)多核處理器結(jié)構(gòu)微處理器結(jié)構(gòu)在未來數(shù)年內(nèi)將發(fā)生革命性變化，那就是多核架構(gòu)將從通用的對(duì)稱設(shè)計(jì)遷移到“主核心+協(xié)處理器”的非對(duì)稱設(shè)計(jì)

12、，亦即處理器中只有少數(shù)通用核心承擔(dān)任務(wù)指派功能，諸如浮點(diǎn)運(yùn)算、視頻解碼、Java 語言執(zhí)行等任務(wù)都可以由專門的硬件核心來完成，由此實(shí)現(xiàn)處理器執(zhí)行效率和最終性能的大幅度躍升。IBM 的 Cell、Intel 的 Many-core 和 AMD Hyper,Transport 協(xié)處理器平臺(tái)，便是該思想的典型代表。異構(gòu)多核處理器體系結(jié)構(gòu)的設(shè)計(jì)方法已經(jīng)從單純的多處理器核的統(tǒng)一構(gòu)建發(fā)展為根據(jù)需求進(jìn)行的自動(dòng)化構(gòu)建，逐漸從通用的設(shè)計(jì)目標(biāo)轉(zhuǎn)化為面向某一特定領(lǐng)域?qū)Ｓ玫脑O(shè)計(jì)目標(biāo)。隨著工藝的發(fā)展和應(yīng)用程序需求的提高，使用可配置的、具有基本加速功能單元的處理器核作為多核處理器的節(jié)點(diǎn)已經(jīng)不足以滿足性能需求。而使用定制理

13、器核作為異構(gòu)多核處理器的節(jié)點(diǎn)進(jìn)行更加靈活高效的多處理器核配置，是異構(gòu)多核處理器體系結(jié)構(gòu)發(fā)展的重要趨勢(shì)。同時(shí)，異構(gòu)多核處理器體系結(jié)的設(shè)計(jì)需要在不同體系結(jié)構(gòu)的處理器核之間進(jìn)行任務(wù)的映射以及任務(wù)間的通信。如何構(gòu)建高效的異構(gòu)多核處理器的設(shè)計(jì)開發(fā)平臺(tái)，進(jìn)行有效的軟硬件任務(wù)劃分后進(jìn)行任務(wù)映射，都是當(dāng)前該領(lǐng)域的重要研究?jī)?nèi)容。3.3多核處理器對(duì)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的影響多核技術(shù)能充分利用芯片集成度提高帶來的諸多好處，使處理器芯片性能成倍的增加。但是，很明顯，原本基于單核的計(jì)算機(jī)系統(tǒng)中的系統(tǒng)級(jí)的一些問題也隨之引入到了處理器芯片內(nèi)部，直接對(duì)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)產(chǎn)生影響，如系統(tǒng)的多級(jí)并行問題、芯片內(nèi)的核間通信問題、多 Cache

14、一致性問題、芯片間互連問題等等，系統(tǒng)功耗問題、存儲(chǔ)器墻問題也會(huì)進(jìn)一步加劇。四、多核技術(shù)面臨的挑戰(zhàn)多核處理器雖然擁有芯片集成度高、指令并行度高、器件設(shè)計(jì)驗(yàn)證方便等諸多優(yōu)勢(shì)，而且還繼承了傳統(tǒng)單處理器研究中的某些成果，例如同時(shí)多線程、寬發(fā)射指令、降壓低功耗技術(shù)等，但它畢竟是一種新的結(jié)構(gòu)，在多核結(jié)構(gòu)設(shè)計(jì)和應(yīng)用開發(fā)中出現(xiàn)了很多新問題，這些問題成為制約多核處理器技術(shù)進(jìn)步的重要因素，給多核處理器的未來發(fā)展提出了挑戰(zhàn)。4.1核心結(jié)構(gòu)的選擇難題目前多核處理器的核心結(jié)構(gòu)主要有同構(gòu)和異構(gòu)兩種。同構(gòu)結(jié)構(gòu)采用對(duì)稱設(shè)計(jì)，原理簡(jiǎn)單，硬件上較易實(shí)現(xiàn)。當(dāng)前主流的雙核和四核處理器基本上都采用同構(gòu)結(jié)構(gòu)。同構(gòu)設(shè)計(jì)的問題在于:隨著核心

15、數(shù)量的不斷增多，如何保持各個(gè)核心的數(shù)據(jù)4一致;如何滿足核心的存儲(chǔ)訪問和I/O訪問需求;如何選擇一個(gè)各方面性能均衡、面積較小以及功耗較低的處理器;如何平衡若干處理器的負(fù)載和任務(wù)協(xié)調(diào)等。與同構(gòu)結(jié)構(gòu)相比，異構(gòu)的優(yōu)勢(shì)是通過組織不同特點(diǎn)的核心來優(yōu)化處理器內(nèi)部結(jié)構(gòu)，實(shí)現(xiàn)處理器性能的最佳化，而且能有效地降低功耗。但是異構(gòu)結(jié)構(gòu)也存在著一些難點(diǎn)。首先，搭配哪幾種不同的核，核心間任務(wù)如何分工以及如何實(shí)現(xiàn);其次，結(jié)構(gòu)是否具有良好的擴(kuò)展性，還是受到核心數(shù)量的限制;再者，處理器指令系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)也是問題。因?yàn)椴煌怂玫闹噶钕到y(tǒng)對(duì)系統(tǒng)的實(shí)現(xiàn)也是很重要的，那么采用這些不同的核，是采用相同的指令系統(tǒng)還是不同的指令系統(tǒng)，能否

16、運(yùn)行操作系統(tǒng)等，也是需要考慮的內(nèi)容。4.2功耗問題傳統(tǒng)單處理器的一個(gè)瓶頸就是隨著頻率的提升，功耗越來越高，最終使得芯片無法正常運(yùn)行。在早期的多核處理器設(shè)計(jì)中，主要通過降低核心頻率來降低處理器的功耗，但是這樣限制了核心的運(yùn)算性能，并沒有從根本上實(shí)現(xiàn)高性能、低功耗的目的。功耗過高不僅導(dǎo)致能源消耗，而且熱堆積和過高的功耗密度也會(huì)對(duì)系統(tǒng)穩(wěn)定性造成影響?，F(xiàn)在一個(gè)芯片上可以集成10億以上的晶體管，如此眾多的片上資源，如何控制它的功耗，保持較高性能，成為了一個(gè)重要的問題。在多核處理器產(chǎn)生以前，低功耗技術(shù)主要有降低動(dòng)態(tài)消耗和降低靜態(tài)消耗技術(shù)兩方面。動(dòng)態(tài)消耗包括處理器內(nèi)部各元件正常工作時(shí)所消耗的電能，例如電容性

17、的充放電、切換頻率、邏輯門的狀態(tài)轉(zhuǎn)換等。降低動(dòng)態(tài)消耗一直以來都是人們研究的重點(diǎn)，而且技術(shù)比較成熟。降低動(dòng)態(tài)消耗技術(shù)現(xiàn)在主要有多元功能電壓技術(shù)、動(dòng)態(tài)電壓調(diào)節(jié)、時(shí)鐘屏蔽技術(shù)等。靜態(tài)消耗技術(shù)是指來自漏電流的功率消耗，特點(diǎn)是即使元件處在空閑狀態(tài)也會(huì)消耗電能，具體包括亞閾值漏電流和門漏電流。降低靜態(tài)消耗技術(shù)的主要技術(shù)有通道長度調(diào)整、寄存器鎖存技術(shù)、能量選通技術(shù)等。 4.3操作系統(tǒng)設(shè)計(jì)由于多核內(nèi)部有多個(gè)核心，因此就存在任務(wù)分配、調(diào)度、仲裁以及平衡負(fù)載等問題，多核之間的任務(wù)調(diào)度是充分利用多處理器性能的關(guān)鍵?，F(xiàn)有的操作系統(tǒng)還無法有效地支持多核處理器的任務(wù)運(yùn)行。為滿足實(shí)時(shí)處理的要求，均衡各處理器負(fù)載，任務(wù)調(diào)度機(jī)

18、制需要研究的內(nèi)容有設(shè)計(jì)和優(yōu)化分布式實(shí)時(shí)任務(wù)調(diào)度算法、動(dòng)態(tài)任務(wù)遷移技術(shù)等。五、結(jié)束語多核處理器結(jié)構(gòu)通過采用簡(jiǎn)化單核結(jié)構(gòu)、增加核心數(shù)目和片上部件等結(jié)構(gòu)設(shè)計(jì)方法提高了處理器性能，適應(yīng)了工藝發(fā)展和應(yīng)用的需求，逐步成為了應(yīng)用的主流。多核下一步深入發(fā)展是需要解決低功耗和應(yīng)用開發(fā)等幾個(gè)重要問題，而這些5問題的解決是一個(gè)綜合考慮的過程。它要求研究人員需要根據(jù)設(shè)計(jì)目標(biāo)和應(yīng)用需求采用適當(dāng)?shù)募夹g(shù)和解決方案，不能一味使用某些技術(shù)，需要多方面權(quán)衡的選擇。因此，深入理解各項(xiàng)關(guān)鍵技術(shù)是多核結(jié)構(gòu)設(shè)計(jì)和實(shí)現(xiàn)的基礎(chǔ)，而對(duì)多核結(jié)構(gòu)設(shè)計(jì)的研究又將推動(dòng)多核技術(shù)的發(fā)展。總的來看，多核正向著眾核方向發(fā)展，并呈現(xiàn)多核心、低功耗、異構(gòu)和可重構(gòu)等幾個(gè)方面的趨勢(shì)。雖然現(xiàn)階段多核發(fā)展仍面臨眾多挑戰(zhàn)，但多核的未來值得期待參考文獻(xiàn)1多核技術(shù)-百度百科EB/OL/view/980734.htm.2 黃國睿,張 平,魏廣博.多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)J.計(jì)算機(jī)工程與設(shè)計(jì)2009,30(10):2414-2418.3Microsoft.The manycore shift:Microsoft parallel computing