低功耗觸發(fā)器比較分析及計算機模擬 論文答辯PPT

1、指導教師： 低功耗觸發(fā)器比較分析及計算機模擬 姓名： 班級： 學號： 提 綱課題概述理論準備-CMOS電路、雙邊沿觸發(fā)工具掌握HSPICE、.SP文件仿真結果及分析-半靜態(tài)、多閾值、傳輸門觸發(fā)器總結感謝課題概述本次的課題是一次在學習并掌握CMOS集成電路和雙邊沿觸發(fā)器的相關知識的基礎上，使用HSPICE軟件對選定的半靜態(tài)低功耗觸發(fā)器、多閾值低功耗觸發(fā)器、基于傳輸門低功耗觸發(fā)器進行分析模擬，并對模擬結果進行比較總結的理論研究。理論準備-CMOS電路NMOS：襯底為P摻雜，漏和源為N摻雜，柵極下方形成的溝道為電子溝道，即N溝道；實際電流從漏流到源，所以在電路圖中NMOS都是漏在上，源在下，電流從源

2、流出PMOS：襯底為N摻雜，漏和源為P摻雜，柵極下方形成的溝道為空穴溝道，即P溝道；實際電流從源流到漏，所以在電路圖中PMOS都是源在上，漏在下，電流從源流入CMOS反相器：由一個P溝道增強型MOS管和一個N溝道增強型MOS管通過串聯(lián)而成，通常用P溝道MOS管作為負載管，N溝道MOS管作為開關管。當輸入為低電平時，輸出為高電平；當輸入為高電平時，輸出為低電平。理論準備雙邊沿觸發(fā)器單邊沿觸發(fā)器只對時鐘某個特定的跳變方向敏感。這樣另一個跳變方向的時鐘跳變純屬一種冗余跳變，而它對應的大量功耗也純屬浪費。試想，如果觸發(fā)器能對時鐘信號的二個跳變方向均敏感，則原來冗余跳變的時鐘信號將被有效利用，這便是雙邊

3、沿觸發(fā)器的設計思想。 采用雙邊沿觸發(fā)器后，在保持原有的數(shù)據(jù)傳輸速率的條件下，時鐘信號的頻率可以減半，由此就可以降低集成電路的功耗。此外，如果保持原有的時鐘頻率不變，則系統(tǒng)處理數(shù)據(jù)的速度將加倍，從而提高系統(tǒng)的效率。 工具掌握-HSPICEHPICE軟件主要用于模擬電路的仿真。模擬電路仿真工具是以電路理論、數(shù)值計算方法和計算機技術為基礎實現(xiàn)的，由于模擬電路在性能上的復雜性和電路結構上的多樣性，對仿真工具的精度、可靠性、收斂性以及速度等都有相當高的要求。HSPICE程序由于收斂性好，適于做系統(tǒng)及電路仿真，又有工作站版和微機版本，在國內外的用戶十分廣泛 工具掌握-.SP文件仿真過程及結果低功耗原理半靜

4、態(tài)：動靜態(tài) 電路中，利用CMOS 電路的電容特性，用反相器替換了靜態(tài)觸發(fā)器電路中的閂鎖，因此，這一部分電路是動態(tài)的。兩個反相器存儲的數(shù)據(jù)經(jīng)選擇后被存儲在閂鎖中，經(jīng)緩沖后輸出，因此，這一部分電路是靜態(tài)的。 多閾值：靜態(tài) 為了提高電路的性能，電路用較低閾值的管子實現(xiàn)，稱為低閾值模塊；而為了抑制低閾值模塊的漏電流，在低閾值模塊與地之間接入一個高閾值NMOS管TNR,S信號是低閾值模塊是否工作的控制信號：當R=1,S=1時，TN導通，低閾值模塊處于工作狀態(tài)，此時該模塊就跟地連接，TN的漏極相當于一個虛地，由于虛地的電壓略大于0，相當于增加了低閾值模塊中管子的閾值電壓，從而降低了一定的漏電流當R=0或S

5、=0時，TN管斷開，低閾值模塊處于不工作狀態(tài)，此時該模塊就跟地斷開，虛地點相當于懸空，而TN的閾值電壓較高，其漏電流較小，所以低閾值模塊的漏電流被TN抑制，降低了電路的漏電流 傳輸門: 利用傳輸門在觸發(fā)器結構中加入基于數(shù)據(jù)選擇器邏輯結構的高低電平鎖存器改進電路提高電路速度，降低延遲。仿真過程與結果延遲 控制HSPICE輸出clk和輸出端信號Q 的兩個輸出波形，當clk上升Q也跟著上升的地方把波形放大，在clk上升到一半的時候（時間電A）到Q上升到電源電壓一半的時候（時間點B）分別取標記,A和B相距的時間（A和B的標記在 x軸上的距離）就是觸發(fā)器上升沿的延遲時間。同理可得下降沿的延遲。 仿真過程

6、與結果功耗.OP語句直流工作點分析輸出全局數(shù)據(jù).MEAS TRAN AvgPower AVG P(v0) FROM=0us TO=10us-測量電路平均功耗仿真過程與結果功耗 因為任何電路的能耗均來自電源所提供的能量，所以我們拋開具體的電路結構而從電路的電源出發(fā)來考慮電路的總體功耗。所以只要我們測得電流，則系統(tǒng)的功耗可以如下計算： 平均功耗： 總能耗：仿真過程與結果對比總結半靜態(tài)多閾值傳輸門器件數(shù)91911上升沿延遲 834ps 553ps 156ps 下降沿延遲 776ps 174ps 278ps 平均功耗951uw1034uw1157uw 半靜態(tài)觸發(fā)器擁有最少的器件，有效的減小了電路冗余，

7、在功耗上半靜態(tài)觸發(fā)器是最小的，但是它的延遲時間要遠遠大于另外兩種觸發(fā)器。多閾值觸發(fā)器延遲時間較半靜態(tài)觸發(fā)器要短，但是需要更多的器件，增加了面積，并且多閾值觸發(fā)器還需要R,S兩個信號，增加了時鐘信號，增加了功耗?；趥鬏旈T的觸發(fā)器具有中等數(shù)量的器件，最快的速度，中等的功耗，實現(xiàn)了速度，器件，功耗的有效折中，是最具有實用意義的低功耗觸發(fā)器?？偨Y 至此，本次課題研究就將告一段落，所以接下來特地對此次畢業(yè)論文的研究工作進行相關的總結：（1）首先鞏固加深了CMOS電路和觸發(fā)器的基本結構、關鍵參數(shù)和工作原理等專業(yè)知識。 (2) 調研了CMOS電路的功耗組成，了解了現(xiàn)在CMOS電路設計中常用的低功耗技術。（3）學會了HSPICE的使用，并且掌握了簡單的.sp語言的編寫，能過通過分析電路的結構將電路轉化為.sp文件并在HSPISE軟件上進行模擬和仿真以得到正