數(shù)字邏輯試卷及答案

1、A卷學(xué)號班級姓名成績一、填空（每空 1 分，共 14 分）121.5） （ ） （） （）1610282、若 0.1101，則 （）xx補3、十進制數(shù) 809 對應(yīng)的 8421BCD碼是（）4、若采用奇校驗，當(dāng)信息位為 10011時，校驗位應(yīng)是（）5、數(shù)字邏輯電路分為（）和（）兩大類6、電平異步時序邏輯電路的描述工具有（7、函數(shù)F (AB)(C D)的反函數(shù)是（）8、與非門扇出系數(shù) N 的含義是（）O9、若要消除函數(shù)F(,B,C) AB AC 對應(yīng)的邏輯電路可能存在的險象，則應(yīng)增加的冗余項是（）二、選擇題（每空 2 分，共 16 分）從下列各題的四個答案中，選出一個正確答案，并將其代號填入括號

2、內(nèi)1、數(shù)字系統(tǒng)采用（ ）可以將減法運算轉(zhuǎn)化為加法運算原碼2、欲使 J-K 觸發(fā)器在 CP 脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，JK 的取值應(yīng)為（ ）00 B01 C10 D113、對完全確定原始狀態(tài)表中的 6 個狀態(tài)，A、C、E、F 進行比簡，若有（，、E）等效，則最簡狀態(tài)表中只有（ ）個狀態(tài)2 B4 C5 D6余 3 碼CGray碼補碼4計數(shù)器 74290）屬于組合邏輯電路B寄存器 74194C三一八譯碼器 74138D集成定時器 5G5555、設(shè)計一個 20 進制同步計數(shù)器，至少需要（ ）個觸發(fā)器4 B5 C6 D206、用 5G555構(gòu)成的多諧振蕩器有（ ）兩個穩(wěn)態(tài) 兩個暫穩(wěn)態(tài)C一個穩(wěn)態(tài)，一個暫

3、穩(wěn)態(tài)既沒有穩(wěn)態(tài)，也沒有暫穩(wěn)態(tài)7、可編程邏輯陣列 PLA 的與、或陳列是（ ）與陣列可編程、或陣列可編程C與陣列可編程、或陣列不可編程8、最大項和最小項的關(guān)系是（ ）與陣列不可編程、或陣列可編程與陣列不可編程、或陣列不可編程m Mm MCm M 1無關(guān)系iiiiii三、邏輯函數(shù)化簡（6 分）把F(,B,C,D)m(0,1,5,14,15)d(4,7,10,11,12)化成最簡與或式四、分析題（每小題 12 分，共 24 分）1、分析圖 1 所示組合邏輯電路A1&1D 寫出輸出函數(shù)表達式 列出真值表&BF 說明電路功能C1圖12、分析圖 2 所示脈沖異步時序邏輯電路 寫出輸出函數(shù)和激勵函數(shù)表達式

4、列出次態(tài)真值表，作出狀態(tài)表和狀態(tài)圖 說明電路功能 設(shè)初態(tài) y y 00，作出 x輸入 4 個異步脈21沖后的狀態(tài) y y 和輸出z 的波形圖。2 11x圖2五、設(shè)計題（每小題 10 分，共 20 分）1、作出“”序列檢測器的Moore模型原始狀態(tài)圖和狀態(tài)表，電路有一個串行輸入端 ，一個輸出端z。當(dāng)x”時，輸出z為 1，否則z 為 0，其典型輸入輸出序列如下：輸入 x輸出 z0 1 0 1 1 0 1 1 0 1 00 0 0 0 0 0 1 0 0 0 02 D觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計能實現(xiàn)下列最簡二進制狀態(tài)表的同步時序邏輯電路 1 1yy /zDy y2 10 00 11 01 1D0101

5、六 綜合應(yīng)用題（每小題 10 分，共 20 分）1、用三一八譯碼器 74138 和適當(dāng)?shù)倪壿嬮T設(shè)計一個三變量 “多數(shù)表決電路”2、用四位二進制同步可逆計數(shù)器 74193 和八選一數(shù)據(jù)選擇器 74152 設(shè)計一個“10010010”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“1”是序列的第一位。（提示：首先把 74193 設(shè)計成八進制計數(shù)器，用其計數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端）附：各集成電路邏輯符號F0GD D D D D D D D01234567 A一、填空題（每空 1 分，共 ）解答：1.（21.5） （，1） （25.4） （15.8）102

6、8162. =1.00113. 100000001001補4. 05. 組合邏輯電路，時序邏輯電路7. F ABCD6. 邏輯表達式，流程表，總態(tài)圖8. 指與非門的輸出端連接同類門的最多個數(shù)，它反映了與非門的帶負(fù)載能力。9. BC二、選擇題（每空 2 分，共 16分）解答1. D2. D3. B4. C5. B6. B7. A8. A三、邏輯函數(shù)化簡（6分）解答先畫出函數(shù) （A.B.C.D）的卡諾圖1dd化簡得最簡與 或表達式：F 111dd四、分析題（每小題 12分，共 24 分）1. 解答PDP1&112&F 逐級寫出輸出函數(shù)表達式PC13列真值表P AB1輸入 ABCD 輸入 F0 0

7、0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10011111100111111P P D ABD21P BC3F P P (ABD)BC ABDBC23 ABDBC BC功能說明由真值表可知，當(dāng)輸入ABCD取值為 00100100、0101、0111、1010、1110、1111時輸出 F為 1，否則F為 0?；蛘哒f當(dāng)輸入ABCD中 B或 C 為 1時，F(xiàn)為 1,否則 F為 0。2. 解答 輸出函數(shù)和激勵函數(shù)表達式Z xy y

8、 電路屬 Mealy模型21J k 1 c y ( cp y222121J k 1 c x ( cp )x1111 列次態(tài)真值表，作狀態(tài)表和狀態(tài)圖次態(tài)y yx1111CCZ0001m+1 +1211210 00 11 01 11 11 11 11 11 11 11 11 10 11 01 10 0狀態(tài)表xz%次真 y y / Z21010 00 11 01 10 1 / 01 0 / 01 1 / 00 0 / 11/0%100 電路功能：異步模 4 加 1 計數(shù)器，輸出 Z 表示進位 時間圖1234x21Z五、設(shè)計題（每小題 10分，共 20 分）1. 解答 設(shè)初態(tài)為 A/0原始狀態(tài)圖如下0

9、原始狀態(tài)表次態(tài): 10輸出01ABCDEAADAABCCEB00001101102. 解答（1）作輸出函數(shù)和激勵函數(shù)真值表激勵函數(shù)yyZ0000000122210 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 11 10 10 01 01 00 01 10 11 10 10 01 01 00 01 1（2）確定輸出函數(shù)和激勵函數(shù)11110011111121D xy y yD x y xy xy yZ xy y2121121212 1（3）畫邏輯電路圖Z&CC1&1x注：D 、D 亦可化成與非 與非的形式。21六、綜合應(yīng)用題（每小題 10 分，共 20分）1.

10、解答 列其值表設(shè)輸入為 ，C：1：贊同 0：反對輸出為 F：1：通過 0：否決列其值表如下：輸入ABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1輸出F00010111ABC&F35675671002. 解答 把 74193 設(shè)計成 8 進制計數(shù)器，計數(shù)規(guī)律為 Q Q Q Q ：D C B A0000000100100011011101010100當(dāng) Q Q Q Q 向 1000 進位時，強迫計數(shù)器產(chǎn)生清 0 信號，所以 CLR=QD C B AD 用 Q Q Q 作八選一數(shù)據(jù)選擇的地址選擇端C B A 數(shù)據(jù)選擇器的輸入端 D D 依次接入待產(chǎn)生序列的各位1

11、001001007 設(shè)置工作啟動按鈕，提供清 0 脈沖，CPu 外接工作脈沖，CP 1”D 邏輯圖如下s1FG D D D D D D D D”01234567LD1 0 0 1 0 0 1 0”武 漢 大 學(xué) 計 算 機 學(xué) 院數(shù)字邏輯期末考試試題（A 卷）20072008 學(xué)年第二學(xué)期（閉卷考試）班號：學(xué)號：姓名：成績：（注：答案全部寫在答題紙上）一、填空題（每空 1 分，共 16分）127.5） （ ） （）161022、已知 ，則 （）補3、奇偶校驗碼可檢測（）位錯，但不能定位和糾錯）位二進制碼4、每個雙穩(wěn)態(tài)觸發(fā)器可記錄（5、十進制數(shù) 347 對應(yīng)的 8421BCD碼是（6、三態(tài)門的三

12、種輸出狀態(tài)是（ ）7、有兩個相同型號的TTL與非門，甲的開門電平為 乙的開門電平為 1.7V， ）的抗干擾能力強。8、F ABCD的反函數(shù)是（）競爭和（）9、組合邏輯電路的競爭可分為（）競爭兩種類型。10、用 5G555構(gòu)成的單穩(wěn)觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時間 t 的寬度與（w）有關(guān)。、脈沖異步時序邏輯電路的狀態(tài)（）同時變化的。二、單項選擇題（每空 2 分，共 14分）1、能夠直接將輸出端相連實現(xiàn)“線與”的邏輯門是（）A. 與門 B. 或門 C. OC 門 D. 與或非門2 74138 能夠正常工作的條件是使能端S S S GG G )必須12312A2B為（）A.100B.011C.101D.110

13、3、對上升沿觸發(fā)的鐘控觸發(fā)器，其狀態(tài)翻轉(zhuǎn)的時刻發(fā)生在（）A.CP 為 0 時B. CP 由 0 到 1 時D. CP 為 1 時C. CP 由 1 到 0 時4、同步時序邏輯電路中，狀態(tài)編碼采用相鄰編碼法的主要目的是（）A.減少觸發(fā)器個數(shù)提高電路可靠性D.減少電路中的邏輯門，使電路結(jié)構(gòu)最簡C.提高電路工作速度5、電平異步時序邏輯電路，不允許兩個或兩個以上輸入信號（A.同時為 1 B. 同時為 0 C. 同時改變 D.同時出現(xiàn)6 5 個狀態(tài) ACE C）（、）等效，則最簡狀態(tài)表中只有（A. 2 B. 3）個狀態(tài)C. 4D. 57、某同步時序邏輯電路的最簡狀態(tài)表中有 11 個狀態(tài)，則設(shè)計該電路最少

14、需要（）個觸發(fā)器。A. 3B. 4C. 5D. 15三、化簡邏輯函數(shù)（每小題 5分，共 10 分）1、用代數(shù)法把函數(shù)F AB AB ABCD ABCD化成最簡與一或式2F(C.D)m(2,5,7,8,10,13) d(0,3,14,15)化成最簡或與式&1四、分析題（每小題 10分，共 20 分）21、分析圖 1 所示組合邏輯電路1A 寫出輸出函數(shù)表達式 列出真值表31B 說明電路功能圖 1&42、分析圖 2 所示脈沖異步時序邏輯電路 寫出激勵函數(shù)表達式 作出狀態(tài)表和狀態(tài)圖 作出時間圖并說明 電路功能（設(shè)初態(tài)y y ）圖22 1五、設(shè)計題（每小題 10分，共 20 分）1、作出“1111”序列

15、檢測器的Moore模型原始狀態(tài)圖和狀態(tài)表，電路有一個串行輸入端 ，一個輸出端 z。當(dāng) x輸入的隨機序列中出現(xiàn)連續(xù) 4 個或 4 個以上 1 時，輸出z 為 1，否則 z 為 0，其典型輸入輸出序列如下：輸入 x：0 1 1 0 1 1 1 1 1 0 1 0輸出 z：0 0 0 0 0 0 0 1 1 0 0 02、用 J-k 觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計一個 Mealy 模型同步八進制可逆計數(shù)器。電路有一個輸入 x，一個輸出zx=0 在時鐘脈沖作用下，作加1 計數(shù)，x=1 作減 1 計數(shù)；輸出 z 等于 1 J-k JK10 00 11 01 101dddd10六、綜合應(yīng)用題（每小題 10 分，

16、共 20分）1 PLA B的大小，產(chǎn)生大于（F F F ）三種比較結(jié)果1232、用四位二進制同步可逆計數(shù)器74193，七段顯示譯碼器7448，七段顯示器設(shè)計一個“秒”時鐘，循環(huán)顯示“09”秒。假設(shè)秒脈沖已設(shè)計好，可直接接到計數(shù)器的CP 武 漢 大 學(xué) 計 算 機 學(xué) 院數(shù)字邏輯期末考試試題（A 卷）參考答案20072008 學(xué)年第二學(xué)期（閉卷考試）一、解答（每空 1分，共 16 分）1. (11011.1) 、(1B.8)2. =1.0101216補3. 奇數(shù)7. 甲4. 15. 0011 0100 01116. 高電平, 低電平, 高阻8. F (AB)(C D), F(AB)(C D)9.

17、 臨界競爭, 非臨界競爭10. 充電時間常數(shù) RC11. 不是二、解答（每小題 2 分，共 14分）1. C2.A3.B4.D5. C6.B7.B三、解答（每小題 5 分，共 10分）1.F AB AB(AB ABCD AB AB AB ABCD AB ABCD2. 畫出函數(shù) F的卡諾圖解法 1 圈為 0 的項，直接寫出或一F ( B ) ( )與 式解法 2 先求F 的最簡與一或式。再對 F 求反即得 F的最簡或一與式F F F (BD)(BD)四、解答（每小題 10分，共 20 分）1. 寫出輸出函數(shù)表達式F F F F 4123 列其值表A B F F F F12340 0 0 1 1

18、10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0功能：由其值表可見，每輸入一組二進制碼時，與這個二進制碼值相對應(yīng)的輸出線上將出現(xiàn)一個低電平為 0 的有效信號。故其功能是將二進制碼按它原來的值譯成相應(yīng)的輸出信號，是一個二一四譯碼器，輸出低電平有效。2. 寫出激勵函數(shù)表達式T 1 c y221D y c cp111 作狀態(tài)轉(zhuǎn)換其值表cp y y T c D cn+1yy212211211 0 0 1 1 1 01 0 1 1 0 11 1 0 1 1 1 11 1 1 1 0 1 01010狀態(tài)表0次態(tài)y yn1 n1y y21cp=10 11 01 10 0110 00 11

19、 01 1001100 電路功能：該電路是一個異步模四（二位二進制數(shù)）加 1 計數(shù)器。時間圖如下：21五、解答（每小題 10分，共 20 分）1. 設(shè)初態(tài)為 A0:100AAAAAB00001CDEE1100112. 形成原始狀態(tài)圖和原始狀態(tài)表yyy=0=11/1 確定激勵函數(shù)和輸出函數(shù)x y y y yyyzJ kJ k J k210221 1000 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1

20、 11 1 1 0 11 1 1 1 1101010101010101000000001100000000d0d0d1dd0d0d0d11d0d0d0dd1d0d0d00d1d1100110100110011dd0d10d1dd0d11d0dd1d01d0dd1d0d11dd11dd11dd11dd11dd11dd11dd1畫卡諾圖化簡22 y yy y1 01 0dddddddd1 d d d d1dddd 11J22J xy y xy y J xy xyJ 1z xy y y xy y y210101001K xy y xy y K xy xy K 12 102 1 0210101001畫

21、電路圖（略）六、解答（每小題 10分，共 20 分）1. 列真值表求出 F F 小于，F(xiàn) 等于的最簡與或表達式。123A B F F FF A B1230 0 0 0 10 1 0 1 01 0 1 0 01 1 0 0 11F A B2F A A B3畫 PLA的陣列圖AABB1232. 先把 74193 設(shè)計成十進制計數(shù)器，并用啟動脈沖 p 將初態(tài) Q Q Q Q 清零，SD C B ACLR=Q Q ,CPu 接秒”脈沖 CP, CP 接1。D BD 把計數(shù)器的輸出狀態(tài) Q Q Q Q 接 7448 的 A A A A 7448 的輔助控D C B A3 2 1 0制信號，LT 1 BI

22、 /RBO 1 把 7448 的七段輸出端 ag接七段顯示器的輸入 ?！?”&Q Q Q Q1”DCBAPsD C B A”計算機學(xué)院數(shù)字邏輯期末考試試題（A 卷）20082009 學(xué)年第二學(xué)期（閉卷考試）班級：學(xué)號：姓名：成績：（注：答案全部寫在答題紙上）一、填空題（每空 1 分，共 16 分）1已知X X （ （反補真值230.5） （） （） （） 。1028163F 的反函數(shù)是（4余 3 碼 010010001011對應(yīng)的十進制數(shù)是（5 TTL 0.9V 0.8V， ）的抗干擾能力強。6集電極開路邏輯門（OC 門）的輸出端（ ）直接相連實現(xiàn)線與。7 T觸發(fā)器在CP T8脈沖異步時序邏輯

23、電路（9優(yōu)先編碼器的多個輸入端（）兩個或兩個以上輸入端同時為 1。）同時輸入有效信號。10可編程邏輯陣列 PLA的與陣列是（）編程的。若要消除函數(shù)F(,B,C) AB AC對應(yīng)的電路可能存在的險象，則應(yīng)增加的冗余項是（12對完全確定狀態(tài)表中的7 個狀態(tài) CEFG、CE、）等效，則最簡狀態(tài)表中只有（ ）個狀態(tài)。二、證明題（6 分）AB AC (BC)D AB AC D三、化簡題（每小題 5 分，共 10 分）把下列函數(shù)化成最簡與一或式：1F ABD；2F(,B,C,D)m(0,2,10,13,15) d(5,7,8,11,14)。四、分析題（每小題 10 分，共 20 分）1分析圖 1 所示組合

24、邏輯電路（1）寫出輸出函數(shù)表達式（3 分）（2）列出真值表（4 分）（3）說明電路功能（3 分）圖 12分析圖 2 所示電平異步時序邏輯電路（1）寫出輸出函數(shù)和激勵函數(shù)表達式（3 分）（2）作出流程表（表中輸入變量按 X X 3 分）2 1（3）作出總態(tài)圖（4 分）圖 2五、設(shè)計題（每小題 12 分，共 24 分）1作出同步時序邏輯電路“”序列檢測器的Mealy模型原始狀態(tài)圖和狀態(tài)表。電路有一個串行輸入端 X，一個輸出端 Z。當(dāng) X 輸入的序列中出現(xiàn)“”時，輸出 Z為 1，否則 Z 為 0。其典型輸入輸出序列如下：輸入 X：0 1 0 1 1 0 0 1 1 0 1輸出 Z：0 0 0 0 0

25、 1 0 0 0 1 02用 J、K 觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計能實現(xiàn)下列最簡二進制狀態(tài)表功能的同步時序邏輯電路。/JK觸發(fā)器激勵表z21X=0=101/011/0dd/d11/1J01ddKdd102001100/000/0dd/d00/00 00 11 01 1101六、綜合應(yīng)用題（每小題 12 分，共 24 分）1用四選一數(shù)據(jù)選擇器設(shè)計一個三變量奇數(shù)檢測電路，當(dāng)輸入的三個變量、C 中 1 的個數(shù)為奇數(shù)時，輸出 F等于 1，否則 F等于 0 AB 作地址選擇端）2用 5G555定時器和適當(dāng)?shù)碾娮桦娙輼?gòu)成的多諧振蕩器如下圖所示：4 分）畫出電容電壓 V 的充放電波形和輸出電壓V 4 分）CO4

26、 分）附：5G555的電路結(jié)構(gòu)圖、引腳圖、功能表如下：5G555不外接控制電壓時的功能表計算機學(xué)院數(shù)字邏輯期末考試（A 卷）參考答案20082009 學(xué)年第二學(xué)期（閉卷考試）一、填空題（每空 1 分，共 16 分）1X 0.0100X 。真值反230.5） （11110.1） （36.4） （1E.8）1028163反函數(shù)F (AC)(BDC)，對偶函數(shù)F(AC)(BDC)。4158）108不允許5甲6可以（允許）增加冗余項BC719可以（允許）10可124二、證明題（6 分） BC D D D三、化簡題（每小題 5 分，共 10 分） F B AC AC ABD BAC AC ABD1解：

27、ACBBAD ACB AD B AC AD2解：畫卡諾圖最簡與一或式 F B BD四、分析題（每小題 10 分，共 20 分）1解答F AB1（1）輸出函數(shù)表達式：F AB AB AB A B2F AB3（2）列真值表輸入A B0 00 11 01 1F30100001010（3）功能說明：該電路對二個1 位二進制數(shù) B進行比較，產(chǎn)生小于（F 1于（F ）和大于（F ）三種比較結(jié)果。232解答Z x x x y（1）輸出函數(shù)和激勵函數(shù)表達式：（2）流程表（電路屬于 Mealy模型）2 11Y x x x y2 11y01x x =0 0 0 1 1 1 1 0 0 /01 /1 1 /1 1

28、/10/0（3）總整圖五、設(shè)計題（每小題 12 分，共 24 分）1解：設(shè)初態(tài)為 ，由題意得：y=0A/0A/0D/1A/0=1B/0C/0C/0B/0ABCD2解（1輸出yyZ00d000d121201010101000d011d10 00 10 11 01 01 11 10d001d10 dd dd 10 d1 dd dd 0d 1d dd 11 dd 0d dd 0（2）用卡諾圖化簡得：J xyJ xZ x y211K xK x221（3）討論當(dāng)電路進入多余狀態(tài) 10 時，電路能否自啟動。yyz00n1n1210 10010101011 100010可見電路能自啟動。（4）畫邏輯圖（略）

29、六、綜合應(yīng)用題（每小題 12 分，共 24 分）1解（1 A、B、C，輸出為 ，列真值表如下：輸出（2）寫輸出函數(shù)表達式：F m(1,2,4,7)A B CF01101001000011110011001101010101（3）選 A、B 作地址端，確定輸入數(shù)據(jù) D 、D 、D 、D 。0123D C、D C01D C 、D C32（4）畫邏輯圖2解：工作原理當(dāng)合上電源瞬間 ，電容上 的電壓不 能突變，11V V ，所以V V V ，輸出 V =1，放電三極管截止，電源電壓經(jīng) R 、R33o12C12和電容 C 充電，V V 上升到 V V V CC33C21V 仍然為 1，電路處于第一個暫穩(wěn)

30、態(tài)。當(dāng) V 繼續(xù)充電到 V 時，此時V V ，0C332V V ，放電三極管開始導(dǎo)通，輸出V ，電容經(jīng)過CR 和放電三極管T 放電，3o212V V V V 下降到 V V V 時，輸出V 仍為 ，電路處于第C330CTHCTR121二個暫穩(wěn)態(tài)。當(dāng) V 繼續(xù)放電下降到V V 時，V 就 V ，V V ，放C3TH33C電三極管又截止，輸出 V 又變到 1，又重復(fù)第一個暫穩(wěn)態(tài)，如此循環(huán)產(chǎn)生振蕩，輸出0矩形波。（2）電容電壓 V 的充放電波形和輸出電壓V 的振蕩波形如下：Co（3）輸出矩形波的高電平時間 t 是電容電壓 V 的充電時間，與(R R )C有關(guān)，HC12即t f R R C或t R R

31、 C。H12H12輸出低電平的時間 t 為 V 的放電時間，與R C 有關(guān)。LC2即t f (R C)或t 0.7R CL2L2 矩形波的振蕩周期 T t t f R R C f R CWHL122 T t t R 2R C或WHL122009 A卷學(xué)號班級姓名成績一、填空題（每空1分，共14分）1在數(shù)字電路和計算機中，只有（息。）和（）兩種符號來表示信2時序邏輯電路由（）和（）組成。326.25） （） 5B） （）1021684305.1） （）（）108421BCD3余 碼5若-1010，則X =（補）6TTL與非門的關(guān)門電平為0.8V，開門電平為1.9V，當(dāng)其輸入低電平為0.3V，高電

32、平為3.2V時，其輸入低電平噪聲容限V 為（ NL電平噪聲容限V 為（NH7JK 觸發(fā)器的特征方程是（8的反函數(shù)是（F AB AC BC二、選擇題（每題2分，共16分）從下面每題的四個答案中選擇唯一正確的答案填入括號中。1能把緩變輸入信號轉(zhuǎn)換成矩形波的電路是（ 單穩(wěn)態(tài)觸發(fā)器C施密特觸發(fā)器B多諧振蕩器邊沿觸發(fā)器2用PLA進行邏輯設(shè)計時，應(yīng)將邏輯函數(shù)表達式變換成（與非與非式C最簡與或式B異或表達式最簡或與式3在下列器件中，屬于時序邏輯電路的是（計數(shù)器 B譯碼器 C數(shù)據(jù)選擇器4設(shè)計一個能存放8 位二進制代碼的寄存器，需要（2 B3 C4 8D全加器）個觸發(fā)器。5維持阻塞D觸發(fā)器是時鐘脈沖CP的（下降

33、沿 B上升沿 C高電平6對完全給定原始狀態(tài)表中的6 個狀態(tài) 、BC、F 化簡，若有（AB）等效，則最簡狀態(tài)表中應(yīng)有（ ）個狀態(tài)。4 B6 C3 5）引起的。）觸發(fā)的。低電平7組合邏輯電路的競爭險象是由（電路有多個輸出B電路中使用多種門電路電路不是最簡C電路中存在延遲8在（組合邏輯C脈沖異步時序邏輯）電路中，不允許兩個或兩個以上輸入信號同時發(fā)生變化。B電平異步時序邏輯以上都不是三、證明題（7分） A B四、化簡題（7分）把函數(shù)化成最簡與一或式。F(ABCD)md五、分析題（每小題10分，共20分）1分析圖1所示由四選一多路選擇器構(gòu)成的組合邏輯電路。寫出F 的表達式 說明電路邏輯功能圖 1圖 22

34、分析圖2所示異步時序邏輯電路 寫出激勵函數(shù)表達式 作出狀態(tài)表和狀態(tài)圖 說明電路功能 畫出CP、Q 、Q 、Q 的波形圖321六、設(shè)計題（每小題10分，共20分）1作出三位二進制碼奇檢測器的 Mealy 模型原始狀態(tài)圖和狀態(tài)表。當(dāng)電路從串行輸入端X接收的每3位一組的二進制代碼中有奇數(shù)個1 時，輸出Z為 1，否則Z為 0。2用 D 觸發(fā)器作存儲元件，設(shè)計能實現(xiàn)下列最簡二進制狀態(tài)表的同步時序邏輯電路。D 觸發(fā)器激勵表如下：D010100110101七、綜合應(yīng)用題（16分）用四位二進制同步可逆計數(shù)器 74193 和八選一數(shù)據(jù)選擇器 74152 設(shè)計一個“”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“0

35、”是序列的第一位。（提示：首先把 74193 設(shè)計成八進制計數(shù)器，用其計數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端）附：各集成電路邏輯符號F0GD D D D D D D D012345672009 A一、填空題（每空 1 分，共 14分）101 2組合電路，存儲電路 ） 223）28400110000 ）（0110 0011 1000）8421BCD3碼余5X =10110補60.5 1.37VVQ JQ KQn18F (A B)(AC)(B C)F (A B)(A C)(BC)二、選擇題（每題 2 分，共 16分）1C 2D 3A 4D三、證明題（7 分）5B6C7C8B可用真值表或代數(shù)法證四、化簡題（7 分）F ABD ACD五、分析題（每小題 10分，共20分）F ABD ABD D D0123 AB0 AB1 1 012 AB AB該電路實現(xiàn)異或邏輯功能K =1CP