第四講 MAX+plusII使用簡介(自學(xué))

1、*中北大學(xué) 電子科學(xué)與技術(shù)系1MAX+PLUS II學(xué)習(xí)課件(中文版)Max+Plus II用戶使用入門指南MAX+PLUS II學(xué)習(xí)課件目錄第一章 Max+PlusII的功能及系統(tǒng)要求第二章 Max+PlusII的安裝向?qū)У谌?Max+PlusII的設(shè)計流程第四章 圖形輸入方法的設(shè)計過程第五章 工具條和常用菜單選項說明第六章 圖形的層次化設(shè)計及BUS使用第七章 硬件語言描述輸入法第八章 混合設(shè)計輸入法第九章 基于LPM的設(shè)計功能第十章 應(yīng)用中常見錯誤及處理方法*中北大學(xué) 電子科學(xué)與技術(shù)系3第一章 Max+PlusII的功能及系統(tǒng)要求Altera公司的MAX+PLUS II 軟件是最易學(xué)、最

2、易用的可編程邏輯器件開發(fā)軟件。其界面友好，集成化程度高，包含設(shè)計綜合仿真等。返回目錄1.1MAX+plus II 10.2的功能獨立的運行環(huán)境設(shè)計輸入設(shè)計編譯 驗證和編程EDIFLPM及其他EDIFVerilogVHDLSDF標(biāo)準(zhǔn) EDA設(shè)計輸入:標(biāo)準(zhǔn)的 EDA設(shè)計驗證方式:CadenceMentor GraphicsLogic ModellingSynopsysViewlogic其他方式CadenceMentor GraphicsOrCADSynopsysViewlogic其他輸入方式MAX+PLUS II 編譯器圖形設(shè)計輸入文本設(shè)計輸入(AHDL, VHDL, Verilog HDL)波形

3、設(shè)計輸入Design Entry分層設(shè)計輸入版圖編輯設(shè)計規(guī)則檢查邏輯綜合裝入器件多器件劃分自動錯誤定位定時驅(qū)動編譯定時仿真功能仿真多器件仿真定時分析器件編程*中北大學(xué) 電子科學(xué)與技術(shù)系51.1MAX+plus II 10.2的功能支持的器件所支持的器件有：ACEX1K,EPF10K10, EPF10K10A, EPF10K20，EPF10K30A以及MAX 7000系列（含MAX7000A, MAX7000AE, MAX7000E, MAX7000S），EPM9320, EPM9320A, EPF8452A, EPF8282A，F(xiàn)LEX 6000/A 系列，MAX 5000系列，Classic

4、TM系列。設(shè)計輸入常用的設(shè)計輸入方法有： 通過圖形編輯器，創(chuàng)建圖形設(shè)計文件（.gdf）; 通過文本編輯器，使用AHDL語言，創(chuàng)建文本編輯文件（.tdf）；使用VHDL語言，創(chuàng)建文本設(shè)計文件（.vhd）；使用Verilog HDL語言，創(chuàng)建文本設(shè)計文件（.v）。 通過波形編輯器，創(chuàng)建波形設(shè)計文件（.wdf）等。1.1MAX+plus II 10.2的功能MAX+PLUS II的圖形編輯器MAX+PLUS II的文本編輯器MAX+PLUS II的符號編輯器MAX+PLUS II的版圖編輯器頂層文件.gdf頂層設(shè)計文件可以是下列格式： .gdf, .tdf, .vhd, .sch, 和.edf.wd

5、f.vhd.v.sch.edf.xnf圖形文件波形文件文本文件圖形文件文本文件文本文件從其他 EDA工具輸入OrCADSynopsys,ViewLogic,Mentor Graphics,等廠商的EDIF文件XilinxMAX+PLUS II自身產(chǎn)生VHDL/Verilog波形輸入圖形輸入.tdf文本文件AHDL設(shè)計輸入文件描述圖1.1MAX+plus II 10.2的功能設(shè)計輸入總結(jié)圖設(shè)計文件支持文件MAX+PLUS II圖形編輯器MAX+PLUS II文本編輯器MAX+PLUS II符號編輯器MAX+PLUS II波形編輯器.gdf.tdf.vhd.sch.edf.xnfMAX+PLUS

6、II第三方 EDA工具.sym.inc用戶.wdf.lmf*中北大學(xué) 電子科學(xué)與技術(shù)系81.1MAX+plus II 10.2的功能設(shè)計編譯 通過MAX+plus編譯器，可檢查項目是否有錯，并對項目進(jìn)行邏輯綜合，然后配置到一個ALTERA器件中，同時產(chǎn)生報告文件、編輯文件和用于時間仿真的輸出文件。設(shè)計校驗通過MAX+plus的定時分析器進(jìn)行時序分析、功能仿真、時序仿真和波形分析，生成一些標(biāo)準(zhǔn)文件為其他EDA工具使用。器件編程（Programming）和配置（Cofiguration）在線幫助1.1MAX+plus II 10.2的功能編譯器的輸入輸出文件描述圖MAX+PLUS II設(shè)計文件(.

7、gdf, .tdf, .vhd)MAX+PLUS II 編譯器編譯器網(wǎng)表提取模塊 （包含各種網(wǎng)表的閱讀器）功能、定時或鏈接 SNF提取模塊EDIF、 VHDL 和Verilog Netlist生成模塊數(shù)據(jù)庫生成模塊劃分模塊設(shè)計醫(yī)生邏輯綜合模塊裝入模塊裝配模塊第三方 EDA設(shè)計文件(.edf, .sch, .xnf)功能仿真網(wǎng)表文件(.snf)定時仿真網(wǎng)表文件(.snf)編程文件(.pof, .sof, .jed)第三方 EDA仿真和定時文件(.edo, vo, vho, sdo)映射文件(.lmf)指定和配置信息(.acf)1.1MAX+plus II 10.2的功能與其它EDA工具良好的接口

8、功能MAX+PLUS IIAltera的門陣列轉(zhuǎn)換工具包Verilog HDL 和VHDL 設(shè)計文件標(biāo)準(zhǔn) EDA仿真器Verilog HDLVHDLEDIFSDF標(biāo)準(zhǔn) EDAHDL文件標(biāo)準(zhǔn) EDA原理圖EDIFLMFTDFACEX系列MAX系列FLEX系列Classic系列*中北大學(xué) 電子科學(xué)與技術(shù)系111. 2MAX+plus II 10.2的系統(tǒng)要求支持的操作系統(tǒng) Windows 98/Me/2000 以及 Windows xp；安裝所需空間 1Gbytes；內(nèi)存要求 可用64MB,推薦內(nèi)存64MB以上。返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系12第二章 Max+PlusII的安裝向?qū)?目前M

9、AX+PLUS II軟件最高版本為10.2,關(guān)于它的安裝非常簡單，只要按照安裝向?qū)О惭b即可。一點通返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系132.1進(jìn)入安裝界面(1)進(jìn)入光盤中MaxPlusII10.2軟件的目錄,找到并運行 程序后出現(xiàn)下圖安裝界面，點擊Full/Custom/Flexlm Server按鈕。*中北大學(xué) 電子科學(xué)與技術(shù)系142.1進(jìn)入安裝界面(2)進(jìn)入下面窗口，點擊“Next”出現(xiàn)另一窗口，在另一窗口中單擊“Next”。*中北大學(xué) 電子科學(xué)與技術(shù)系152.1進(jìn)入安裝界面(3)進(jìn)入下面窗口，單擊“YES”，表示接受此協(xié)議。此時出現(xiàn)一提示，告之你需要一個license文件來運行程序，單

10、擊此提示中的“Next”。*中北大學(xué) 電子科學(xué)與技術(shù)系162.2設(shè)置用戶信息(1)進(jìn)入下面窗口，輸入你的用戶名和公司名，單擊“Next” 。隨你怎么寫！*中北大學(xué) 電子科學(xué)與技術(shù)系172.2設(shè)置用戶信息(2)進(jìn)入下面窗口，選擇完全安裝即默認(rèn)選項，單擊“Next” 。*中北大學(xué) 電子科學(xué)與技術(shù)系182.3設(shè)置安裝路徑(1)進(jìn)入下面窗口，默認(rèn)安裝路徑時，單擊 “Next”。若把軟件安裝在D盤，單擊“Browse”按鈕進(jìn)行路徑設(shè)置。注：MaxPlusII軟件只識別英文，建立文件（夾）及安裝路徑避免有中文！*中北大學(xué) 電子科學(xué)與技術(shù)系192.3設(shè)置安裝路徑(2)進(jìn)入下面左邊窗口，鍵入或選擇你要安裝到的

11、目錄，此處所選為“d:maxplus2”，然后按“OK”。因該目錄不存在，故會出現(xiàn)提示“是否創(chuàng)建此目錄”。選擇“是（Y）”。然后返回到右邊窗口，單擊 “Next”。*中北大學(xué) 電子科學(xué)與技術(shù)系202.3設(shè)置安裝路徑(3)進(jìn)入下面窗口，由于前面設(shè)置好路徑，已改為D盤（最好保持一致，無須改變），單擊 “Next”。在max2work目錄安裝了許多設(shè)計的源代碼/圖，如一些VHDL，Verilog HDL的例子。*中北大學(xué) 電子科學(xué)與技術(shù)系212.3設(shè)置安裝路徑(4)進(jìn)入下面窗口，同上，單擊 “Next”。在max2Key目錄安裝了MAX+PLUS II軟件的ACCESS Key Guidelines

12、系列文件。*中北大學(xué) 電子科學(xué)與技術(shù)系222.4進(jìn)行安裝(4)接著出現(xiàn)的窗口一直單擊 “Next”，直到如下圖所示開始安裝：等一會兒*中北大學(xué) 電子科學(xué)與技術(shù)系232.5第一次運行的注冊準(zhǔn)備安裝到100%后，將提示成功安裝信息等，到此已成功安裝完本軟件。在第一次運行時要對軟件進(jìn)行注冊才可使用，故為注冊作如下工作：安裝完成后把光盤中的license.dat 文件復(fù)制到安裝目錄的maxplus2目錄下，并去掉只讀屬性。*中北大學(xué) 電子科學(xué)與技術(shù)系242.6MaxPlusII的啟動雙擊MAX+PLUS II10.2的圖標(biāo)，或從“開始”菜單“程序”中的“ALTERA”組中的“MAX+PLUS II10

13、.2”運行MAX+PLUS II10.2。*中北大學(xué) 電子科學(xué)與技術(shù)系252.7MaxPlusII注冊在出現(xiàn)MAX+PLUS II10.2的界面時將出現(xiàn)下圖窗口，Alera公司要求用戶閱讀完全部文檔，界面下方的YES按鈕才被激活。表示ALTER公司已同意你使用該軟件，可以進(jìn)行注冊了。點擊“YES”按鈕進(jìn)入MAX+PLUS II10.2的主界面。*中北大學(xué) 電子科學(xué)與技術(shù)系262.7MaxPlusII注冊在主界面菜單選擇“Option”“License Setup”菜單（如圖1-10所示），“Browse”選擇D:maxplus2，并選擇license.dat為授權(quán)文件，分別點擊“OK”后，退出

14、MAX+plus II，到此注冊完成。*中北大學(xué) 電子科學(xué)與技術(shù)系272.8MaxPlusII安裝結(jié)束重新運行MaxplusII10.2就可以正常使用本軟件。若在實際中碰到異常情況不能安裝及不能正常運行的，請檢查你的電腦，本軟件對電腦要求不高，一般硬件上的問題較少，主要是軟件間沖突，或者安裝目錄較亂等導(dǎo)致，請優(yōu)化一下你的電腦！返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系28第三章 Max+PlusII的設(shè)計流程MaxPlusII軟件包含了設(shè)計輸入、綜合、仿真及硬件配置下載等功能于一身，集成度高，能完成整個設(shè)計流程，功能強大！返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系293.1 Max+PlusII的設(shè)計過程

15、圖*中北大學(xué) 電子科學(xué)與技術(shù)系303.2 Max+PlusII的設(shè)計流程圖應(yīng)用系統(tǒng)投產(chǎn)編譯設(shè)計文件綜合、適配與優(yōu)化定時驗證，時序仿真修改設(shè)計設(shè)計輸入設(shè)計說明書器件編程/配置應(yīng)用系統(tǒng)硬件測試*中北大學(xué) 電子科學(xué)與技術(shù)系313.3 Max+PlusII設(shè)計流程簡述設(shè)計輸入提供圖形、文本和波形編輯器實現(xiàn)圖形、AHDL、VHDL、Verilog HDL或波形的輸入，也可輸入網(wǎng)表文件。項目編譯提供了一個完全集成的編譯器（Compiler），它可直接完成從網(wǎng)表提取到最后編程文件的生成，包含時序模擬、適配的標(biāo)準(zhǔn)文件。項目校驗對設(shè)計項目的功能、時序進(jìn)行仿真和時序分析，判斷輸入輸出間的延遲。項目編程將你的設(shè)計下

16、載/配置到你所選擇的器件中去。在此簡述一下設(shè)計流程，將在后面章節(jié)實例中進(jìn)行詳細(xì)說明設(shè)計流程：第四章圖形輸入方法的設(shè)計過程在本章將以圖形輸入法為例講述設(shè)計過程 舉例：用74161設(shè)計一個模為12的計數(shù)器 假設(shè)設(shè)計放在目錄“d: mydesigngraph”下設(shè)計總文件夾項目文件夾 用戶的每個獨立設(shè)計都對應(yīng)一個項目，每個項目可包含一個或多個設(shè)計文件，其中有一個是頂層文件，頂層文件的名字必須與項目名相同。編譯器是對項目中的頂層文件進(jìn)行編譯。 項目還管理所有中間文件，所有項目的中間文件的文件名相同，僅后綴名（擴(kuò)展名）不同。對于每個新的項目最好建立一個單獨的文件夾，使設(shè)計有條理化！切記項目名不同于項目文

17、件夾，項目文件夾包含項目名文件，它們可以取相同名字。返回目錄4.1建立工作文件夾條理化設(shè)計！所有設(shè)計文件夾A：一級目錄，保存所有設(shè)計內(nèi)容，內(nèi)建設(shè)計或項目文件夾項目文件夾C：二級目錄，可以建立許多項目文件夾項目設(shè)計文件E設(shè)計文件夾B：二級目錄，可以建立許多設(shè)計文件夾項目文件夾D：三級目錄，可以建立許多項目文件夾項目設(shè)計文件F建立d:mydesigngraph文件夾工作文件夾要求層次化，如左圖所示，一般項目建立為ACE走向，當(dāng)進(jìn)行系統(tǒng)性復(fù)雜設(shè)計時，采用ABDF走向。 本例只有一個設(shè)計文件，故文件條理化如上圖所示為ACE走向， mydesign對應(yīng)A，graph對應(yīng)C，唯一的設(shè)計文件對應(yīng)E，且該設(shè)計

18、文件同時為頂層文件。*中北大學(xué) 電子科學(xué)與技術(shù)系344.2項目建立（1）啟動MAX+plus10.2，進(jìn)入下圖所示MAX+plus管理器窗口。 在“File”菜單中選擇“Project”的“Name”選項。*中北大學(xué) 電子科學(xué)與技術(shù)系354.2項目建立（2）出現(xiàn)下圖，在 “Directories”區(qū)選中剛才為項目所建的目錄；在“Project Name”區(qū)鍵入項目名，點擊“OK”按鈕即項目建立完成。選中為項目所建的目錄：d:mydesigngraph在此處鍵入項目名： “cntm12”注：MaxPlusII軟件對大小寫不敏感！*中北大學(xué) 電子科學(xué)與技術(shù)系364.3圖形輸入之建立設(shè)計文件（1）、

19、在File菜單下選擇“New”，出現(xiàn)下圖對話框。選擇該項可建立一個圖形輸入文件文件格式使用默認(rèn)格式：.gdf可編輯用戶生成的符號文件建立文本輸入文件，如VHDL，Verilog HDL,mif文件可建立波形文件*中北大學(xué) 電子科學(xué)與技術(shù)系374.3圖形輸入之打開圖形編輯窗口（2）選擇“Graphic Editor file”，點擊“OK”后出現(xiàn)圖形輸入窗口如下圖所示：圖形編輯區(qū)圖形編輯工具條*中北大學(xué) 電子科學(xué)與技術(shù)系384.3圖形輸入之打開元件調(diào)用窗口（3）在圖形編輯區(qū)雙擊鼠標(biāo)打開“Enter symbol”對話框。用戶庫，在項目所在的目錄元件符號名輸入?yún)^(qū)，可直接輸入所需元件的符號名庫選擇區(qū)

20、當(dāng)前選中的庫為用戶庫當(dāng)前選中的庫（即用戶庫）中的元件列表區(qū)，因此時用戶庫是空的，故該區(qū)沒有任何符號名*中北大學(xué) 電子科學(xué)與技術(shù)系394.3圖形輸入之庫文件列表（4）MAX+plus為實現(xiàn)不同的邏輯功能提供了大量的庫文件，每個庫對應(yīng)一個目錄。這些庫根據(jù)其功能大小及特點可分為：庫名 內(nèi) 容 用戶庫 用戶自建的元器件，即一些底層設(shè)計 prim(基本庫) 基本的邏輯塊器件，如各種門，觸發(fā)器等 mf（宏功能庫） 所有74系列邏輯元件，如74161 mega_lpm（可調(diào)參數(shù)庫） 包括參數(shù)化模塊，功能復(fù)雜的高級功能模塊，如可調(diào)模值的計數(shù)器，F(xiàn)IFO，RAM等 edif 和mf庫類似*中北大學(xué) 電子科學(xué)與技

21、術(shù)系404.3圖形輸入之調(diào)用庫元件（5）在庫選擇區(qū)雙擊 “d:maxplus2max2libmf”，此時在元件列表區(qū)列出了該庫中所有器件，找到74161，單擊之。此時74161出現(xiàn)在元件符號名輸入?yún)^(qū)?？芍苯釉诖颂庉斎?4161完成上述操作*中北大學(xué) 電子科學(xué)與技術(shù)系414.3圖形輸入之調(diào)出到編輯窗口（6）單擊“OK”關(guān)閉此對話框，此時可發(fā)現(xiàn)在圖形編輯器窗口出現(xiàn)了74161的符號，如下圖所示。4.3圖形輸入之幫助文件的使用方法（7）對于庫中調(diào)出的元件都可在幫助文件中找到相關(guān)功能說明及用法，下面從了解74161真值表的例子說明幫助文件的用法。A、調(diào)用對應(yīng)的幫助文件內(nèi)容，單擊下圖鼠標(biāo)位置。注：幫助菜

22、單上有很多相關(guān)內(nèi)容，不防在設(shè)計時碰到問題多點擊看看。4.3圖形輸入之幫助文件的使用方法B、在彈出的右圖中找到Counters（74161為計數(shù)器系列）點擊。*中北大學(xué) 電子科學(xué)與技術(shù)系444.3圖形輸入之幫助文件的使用方法C、在彈出的右圖中找到74161點擊。4.3圖形輸入之幫助文件的使用方法C、在彈出的左圖中很容易找到74161的真值表。MaxPlusII幫助功能強大，借此舉一反三，學(xué)會用幫助文件*中北大學(xué) 電子科學(xué)與技術(shù)系464.3圖形輸入之保存文件（8）從“File”菜單下選擇“Save”，出現(xiàn)文件保存對話框。選擇“OK”，使用默認(rèn)的文件名存盤。此處默認(rèn)的文件名為“cntm12.gdf”

23、，即項目名“cntm12 ”加上圖形文件的擴(kuò)展名“.gdf”。*中北大學(xué) 電子科學(xué)與技術(shù)系474.3圖形輸入之調(diào)入與非門與地（9）按照步驟（5）調(diào)入“NAND3”和代表低電平的“GND”（位于庫prim中），在輸入74161，NAND3, GND三個符號后，可得下圖。若采用同步置零法，使74161在“1011”狀態(tài)時出現(xiàn)置零信號來實現(xiàn)模為12的計數(shù)器。故需調(diào)用一個三輸入與非門，三輸入與非門位于庫“prim”中，名稱為“NAND3”。（N代表輸出反向，AND代表與門，3代表輸入端的個數(shù)；所以“NAND3”為一個三輸入與非門。）*中北大學(xué) 電子科學(xué)與技術(shù)系484.3圖形輸入之繪圖工具條說明（10）

24、在繪圖過程中，可利用繪圖工具條實現(xiàn)元件拖動，交叉線接斷功能。選擇工具加入文本，進(jìn)行文本編輯縮小到最小，即窗口大小連接點接/斷打開橡皮筋連接功能當(dāng)橡皮筋連接功能打開時，移動元件，則連接在元件上的連線跟著移動，不改變同其他元件的連接關(guān)系；當(dāng)橡皮筋連接功能關(guān)閉時，移動元件，則元件被移走，不再維持和其他元件的連接關(guān)系。畫正交線放大縮小按鈕關(guān)閉橡皮筋連接功能分別畫直線/對角線、圓、弧圓*中北大學(xué) 電子科學(xué)與技術(shù)系494.3圖形輸入之設(shè)計連線（11）連線，完成好電路圖如下圖所示，并存盤。A.如果需要連接元件的兩個端口，則將鼠標(biāo)移到其中的一個端口上，這時鼠標(biāo)指示符會自動變?yōu)椤?”形;B.然后按住鼠標(biāo)左鍵并拖

25、動鼠標(biāo)至第二個端口（或其他地方）；C.松開鼠標(biāo)左鍵后，則可畫好一條連線； 連線方法：D.若想刪除一條連線，只需用鼠標(biāo)左鍵點中該線，被點中的線會變?yōu)楦吡辆€（為紅色），此時按“Delete”鍵即可刪除。*中北大學(xué) 電子科學(xué)與技術(shù)系504.3圖形輸入之添加輸入輸出引腳（12）輸入引腳的符號名為“input”， 輸出引腳的符號名為“output”，仿照前面添加74161的方法加入三個輸入引腳和五個輸出引腳?！癷nput”和“output”皆位于庫“prim”下。它們外形如下。輸入引腳輸出引腳*中北大學(xué) 電子科學(xué)與技術(shù)系514.3圖形輸入之引腳命名（13）在本例中，三個輸入引腳將分別被命名為en, cl

26、ear ,clk，分別作為計數(shù)使能，清零，時鐘輸入。五個輸出引腳分別被命名為q0,q1,q2,q3,cout分別作為計數(shù)器計數(shù)輸出，進(jìn)位輸出。A.雙擊其中一個輸入引腳的“PIN_NAME”, 如下圖所示進(jìn)入可修改狀態(tài)。B.輸入“en”，就命名了輸入引腳“en”。命名方法：以en為例，按同樣方法命名其它輸入/輸出引腳*中北大學(xué) 電子科學(xué)與技術(shù)系524.3圖形輸入之完成設(shè)計電路（14）命完名后將這些引腳同對應(yīng)好的元件端口連接好，可得模為12的計數(shù)器電路圖如下圖所示。 調(diào)用了一個非門，方法參考步驟(5)注意：輸入輸出引腳命名中不允許有相同名稱命名！*中北大學(xué) 電子科學(xué)與技術(shù)系534.4項目編譯（1）

27、完成設(shè)計文件輸入后，可開始對其進(jìn)行編譯。在“MAX+PLUS II”菜單中選擇“Compiler”，即可打開編譯器如下圖所示。選擇“Start” 就可開始編譯。編譯成功后可生成時序模擬文件及器件編程文件。若有錯誤，編譯器將停止編譯，并在下面的信息框中給出錯誤信息，雙擊錯誤信息條，一般可給出錯誤之處。*中北大學(xué) 電子科學(xué)與技術(shù)系544.4項目編譯（2）編譯器由多個部分組成，各部分名稱與功能如下： Compiler Netlist Extractor：編譯器網(wǎng)表提取器，該過程完成后生成設(shè)計的網(wǎng)表文件（描述設(shè)計中各元件之間連接信息的文件），若圖形連接中有錯誤（如兩個輸出直接短接），該過程將指出此錯誤

28、。 Database Builder：數(shù)據(jù)庫建庫器。 Logic Synthesizer：邏輯綜合器對設(shè)計進(jìn)行邏輯綜合，即選擇合適的邏輯化簡算法，去除冗余邏輯。確保對某種特定的器件結(jié)構(gòu)盡可能有效地使用器件的邏輯資源，還可去除設(shè)計中無用的邏輯。用戶可通過修改邏輯綜合的一些選項，來指導(dǎo)邏輯綜合。*中北大學(xué) 電子科學(xué)與技術(shù)系554.4項目編譯 Fitter：適配器。它通過一定的算法（或試探法）進(jìn)行布局布線，將通過邏輯綜合的設(shè)計最恰當(dāng)?shù)赜靡粋€或多個器件來實現(xiàn)。 Timing SNF Extractor：時序模擬的模擬器網(wǎng)表文件生成器，它可生成用于時序模擬（項目校驗）的標(biāo)準(zhǔn)時延文件。若想進(jìn)行功能模擬，可

29、從菜單“Processing”中選擇“Functional SNF Extrctor”項，此時編譯器僅由三項構(gòu)成：Compiler Netlist Extractor；Database Builder；Functional SNF Extrctor。 Assembler：裝配器，生成用于器件下載/配置的文件。注意：在這一步中編譯器自動為你的設(shè)計選擇目標(biāo)器件并進(jìn)行管腳鎖定；在下面的介紹中我們將說明如何由用戶進(jìn)行目標(biāo)器件選擇和管腳鎖定！*中北大學(xué) 電子科學(xué)與技術(shù)系564.5項目校驗之建立輸入文件編譯器通過“Timing SNF Extractor”后就可進(jìn)行時序模擬了。（1）建立波形輸入文件（也稱

30、模擬器通道文件SCF）： A.從菜單“File”中選擇“New”打開新建文件類型對話框，選擇“Waveform Editor File(.scf)”項后選擇“OK”，則出現(xiàn)波形編輯窗口如上圖所示。*中北大學(xué) 電子科學(xué)與技術(shù)系574.5項目校驗之建立輸入文件B.在波形編輯器窗口的 Name 下空白處單擊鼠標(biāo)右鍵，出現(xiàn)浮動菜單，如下左圖所示。選擇“Enter Nodes from SNF”可打開 “從SNF文件輸入觀測節(jié)點 ”對話框如下右圖所示。單擊之，可打開“從SNF文件輸入觀測節(jié)點對話框 ” 可輸入待觀測信號。*中北大學(xué) 電子科學(xué)與技術(shù)系584.5項目校驗之建立輸入文件C.在“從SNF文件輸入

31、觀測節(jié)點 ”對話框中的“Type”區(qū)選擇“Inputs” 和“Outputs”，默認(rèn)情況下已選中。單擊“List”按鈕，可在“Available Nodes&Groups”區(qū)看到設(shè)計中的輸入/輸出信號，如下圖所示，這些信號為藍(lán)色高亮，表示被選中。單擊 按鈕可將這些信號選擇到“ Selected Nodes&Groups” 區(qū)，表示可對這些信號進(jìn)行觀測。擊點“OK”按鈕。*中北大學(xué) 電子科學(xué)與技術(shù)系594.5項目校驗之建立輸入文件D. 可見到波形編輯器窗口變?yōu)橄聢D所示內(nèi)容。E從菜單“File”中選擇“Save ”，將此波形文件保存為默認(rèn)名：“cntm12.scf”，擴(kuò)展名“.scf”表示模擬通道

32、文件。 *中北大學(xué) 電子科學(xué)與技術(shù)系604.5項目校驗之波形編輯菜單說明A編輯菜單選項說明 在建立輸入波形之前，先瀏覽與此操作相關(guān)的菜單選項及工具條。（2）編輯菜單選項及工具條說明：本例中設(shè)置為20ns。（單位可為ns，us，ms，s）選中該項（左邊打勾），則畫線時要對齊網(wǎng)格顯示網(wǎng)格，使網(wǎng)格可見可打開網(wǎng)格大小設(shè)置對話框，如下圖所示此外，在默認(rèn)情況下，模擬時間為1us?？蓮牟藛巍癋ile”下選擇“End Time”來設(shè)置模擬時間的長短。 *中北大學(xué) 電子科學(xué)與技術(shù)系614.5項目校驗之波形編輯工具條說明B編輯工具條說明 對某段已選中的波形，賦值0，低電平賦值1，高電平賦值X，不定值賦值Z，高阻賦

33、相反的值，如10；A-5選擇某個對象來移動，復(fù)制，剪切等操作輸入或編輯文字選中某段波形，并直接對其賦值放大/縮小波形為時鐘信號賦值為有規(guī)律/周期性的單個信號或總線賦值為某段總線賦值為狀態(tài)機賦值*中北大學(xué) 電子科學(xué)與技術(shù)系624.5項目校驗之建立輸入波形瀏覽與此操作相關(guān)的菜單選項及工具條后，開始建立輸入波形。（3）建立輸入波形：A.將信號“en” 從0ns到1000ns賦值1。 選中信號“en”。即用鼠標(biāo)左鍵單擊“Name”區(qū)的“en”，可看到“en”信號全部變?yōu)楹谏?，表示被選中；用鼠標(biāo)左鍵單擊 即可將“en”賦1。 B.采用同樣方法可將信號“clear”從0ns到1000ns賦值1,為觀察其清

34、零的作用，我們在240ns至300ns之間將其賦0（因為該信號低電平有效）。 將鼠標(biāo)移到 “clear” 信號的240ns處按下鼠標(biāo)左鍵并向右拖動鼠標(biāo)至300ns處，松開鼠標(biāo)左鍵?？煽吹竭@段區(qū)域呈黑色，被選中。用鼠標(biāo)左鍵單擊工具條中 即可。 *中北大學(xué) 電子科學(xué)與技術(shù)系634.5項目校驗之建立輸入波形C.為時鐘信號“clk”賦周期為40ns的時鐘信號。選中信號“clk”；設(shè)置信號周期。用鼠標(biāo)左鍵單擊工具條中 可打開下圖所示的對話框；單擊“OK”關(guān)閉此對話框即可生成所需時鐘。此處若是2，則時鐘周期為：40ns2=80ns若選擇“網(wǎng)格對齊”則此值不可改。*中北大學(xué) 電子科學(xué)與技術(shù)系644.5項目校

35、驗之建立輸入波形D.選擇“File”中“Save”存盤。 到此完成波形輸入，如下圖所示：*中北大學(xué) 電子科學(xué)與技術(shù)系654.5項目校驗之時序模擬（4）運行模擬器，進(jìn)行時序模擬：A.從菜單“MAX+plus”選擇“Simulator”，即可打開模擬器如下圖所示。 可進(jìn)行兩次結(jié)果對比改變模擬的起止時間B.單擊按鈕“Start”即可開始模擬，模擬完畢后，單擊按鈕“Open Scf”可打開剛才編輯的波形文件，就可開始對模擬結(jié)果進(jìn)行檢查。 *中北大學(xué) 電子科學(xué)與技術(shù)系664.5項目校驗之時序模擬C.模擬完成后波形模擬文件如下圖所示： 注意：針對FPGA器件進(jìn)行仿真時存在毛刺與時序延遲（FPGA芯片內(nèi)部構(gòu)

36、造決定），所以不同的目標(biāo)器件仿真圖形可能有出入，如上圖cout輸出有一個毛刺存在，除此之外對應(yīng)輸入的仿真結(jié)果是正確的！*中北大學(xué) 電子科學(xué)與技術(shù)系674.5項目校驗之模擬結(jié)果觀察（5）為觀測方便，可將計數(shù)輸出q3,q2,q1,q0作為一個組來進(jìn)行 有效觀測，步驟如下：A. 將鼠標(biāo)移到“Name”區(qū)的q3上，按下鼠標(biāo)左鍵并往下拖動鼠標(biāo)至q0處。松開鼠標(biāo)左鍵，可選中信號q3,q2,q1,q0；B. 在選中區(qū)（黑色）上單擊鼠標(biāo)右鍵，打開一個浮動菜單，選擇“Enter Group”項，出現(xiàn)圖上圖對話框；選擇十六進(jìn)制后，點擊“OK”按鈕。十進(jìn)制十六進(jìn)制進(jìn)制選擇： 二進(jìn)制 八進(jìn)制組名輸入?yún)^(qū)；可任意寫是否以

37、格雷碼顯示*中北大學(xué) 電子科學(xué)與技術(shù)系684.5項目校驗之模擬結(jié)果觀察C. 可得下圖1-39所示波形圖文件。這種用組表示的方法其實就是BUS的使用，這將在6.5節(jié)詳細(xì)介紹。雙擊此處也可改變數(shù)據(jù)顯示的格式：二、八、十、十六進(jìn)制，格雷碼顯示?，F(xiàn)在觀測就容易多了！返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系694.6目標(biāo)器件選擇之確定目標(biāo)器件（1）模擬通過后就可將設(shè)計結(jié)果編程/下載到目標(biāo)器件中。但因為前面編譯時，是由編譯器自動為你的設(shè)計選擇目標(biāo)器件并進(jìn)行管腳鎖定的，所以為使設(shè)計符合用戶要求，將由用戶進(jìn)行目標(biāo)器件選擇和管腳鎖定。 EDA-E實驗箱上使用的目標(biāo)器件為ACEX1K系列中EP1K30QC208-2全

38、稱意義：EP1K30QC208-2Altera公司ACEX1K系列中器件3萬典型門：30*1K（1000）貼片封裝芯片管腳數(shù)速度等級，單位為ns*中北大學(xué) 電子科學(xué)與技術(shù)系704.6目標(biāo)器件選擇之選擇方法（2）器件選擇方法：A.菜單“Assign”下選擇“Device”項可打開如下圖所示的器件選擇對話框；B.單擊“Device Family”區(qū)的下拉按鈕，可進(jìn)行器件系列選擇，選擇ACEX1K；C.去掉速度等級限制的選擇項；D.在器件型號列表區(qū)找出目標(biāo)器件并雙擊選中。E.若沒有選配的配置器件（EPC2LC20）則點擊“OK”按鈕完成了目標(biāo)器件選擇功能，否則點擊“Device Options”按鈕

39、，進(jìn)行下面的配置設(shè)置。*中北大學(xué) 電子科學(xué)與技術(shù)系714.6目標(biāo)器件選擇之選擇方法F.出現(xiàn)右圖所示圖形，按右圖所示選擇配置器件EPC2LC20 ，則點擊“OK”按鈕完成了配置器件選擇。返回到器件選擇對話框，擊點“OK”按鈕，這樣就完成了所有目標(biāo)器件設(shè)置。*中北大學(xué) 電子科學(xué)與技術(shù)系724.6目標(biāo)器件選擇之類型說明FPGA采用SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失。因此，需在FPGA外加EPROM，將配置數(shù)據(jù)寫入其中，系統(tǒng)每次上電自動將數(shù)據(jù)引入SRAM中。CPLD器件一般采用EEPROM存儲技術(shù)，可重復(fù)編程，并且系統(tǒng)掉電后，EEPROM中的數(shù)據(jù)不會丟失，適于數(shù)據(jù)的保

40、密。（3）PLD類型說明：FPGA CPLD*中北大學(xué) 電子科學(xué)與技術(shù)系734.7目標(biāo)器件管腳鎖定之鎖定前提管腳鎖定是指將輸入/輸出信號安排在器件的指定管腳（I/O口）上。在EDA-E實驗箱上，目標(biāo)芯片的引腳定義可采用全開放式和全固定式（免連線方式）。全開放式：可以不用管腳鎖定，編譯后將自動分配管腳，根據(jù)自動分配在管腳的信號來連接電路做實驗。也可以人工分配管腳，按照一定的規(guī)律來分配管腳，方便連線及實驗有條理化。全固定式：每個引腳都有固定定義的信號名，必須按照定義好的信號（I/O分布表）分配管腳。跟外圍硬件關(guān)系緊密，必須人工管腳鎖定。前提：人工管腳鎖定之前必須選擇好目標(biāo)芯片，并對項目編譯且通過，

41、產(chǎn)生目標(biāo)芯片管腳鎖定環(huán)境才可以進(jìn)行人工管腳鎖定，否則人工管腳分配不知目標(biāo)芯片。 （1）鎖定前提詳細(xì)說明；4.7目標(biāo)器件管腳鎖定之鎖定方法 （2）鎖定方法；注意，你所打開的窗口可能與此不同，可通過在菜單“Layout” 中選中“DeviceView”， 使視圖區(qū)顯示器件視圖(顯示管腳鎖定情況，切記要先編譯項目通過后才能出現(xiàn))；單擊工具條中的 可顯示當(dāng)前的管腳分配/邏輯分配情況。這樣，你可得到如右圖一樣的窗口。A.從“Max+plusII” 菜單下選擇“Floorplan Editor”。管腳編輯器窗口將被打開，如下圖所示。4.7目標(biāo)器件管腳鎖定之鎖定方法視圖區(qū)：此區(qū)域顯示器件視圖(顯示管腳鎖定情

42、況)或 邏輯陣列塊視圖（顯示邏輯資源使用或分配情況）節(jié)點顯示區(qū)：顯示沒有被鎖定管腳的輸入輸出信號及內(nèi)部節(jié)點分別為控制（放大、縮?。╋@示區(qū)顯示視圖區(qū)；最后編譯器編譯的結(jié)果；或顯示當(dāng)前分配情況 B.管腳編輯窗口說明。 *中北大學(xué) 電子科學(xué)與技術(shù)系764.7目標(biāo)器件管腳鎖定之鎖定方法1選擇clk信號鎖定在EP1K30QC208-2的79號腳上(79號腳為EDA-E實驗箱時鐘源上的可調(diào)時鐘信號CCLK1，以后設(shè)計項目時參考實驗指導(dǎo)書中的I/O分布表，此表已定義好各腳的信號意義與對應(yīng)器件。本例直接給出所有輸入輸出信號對應(yīng)的管腳號與器件。），開始鎖定clk 。C.方法1以鎖定clk信號方法為例說明先將鼠標(biāo)

43、移到節(jié)點顯示區(qū)的“clk”，按下鼠標(biāo)左鍵，可看到鼠標(biāo)顯示符下有一個灰色的矩形框。此時，繼續(xù)按著鼠標(biāo)左鍵。拖動鼠標(biāo)至視圖區(qū)中79號管腳的空白矩形處。松開左鍵即可完成信號clk的人工管腳鎖定。*中北大學(xué) 電子科學(xué)與技術(shù)系774.7目標(biāo)器件管腳鎖定之鎖定方法1按鎖定clk信號方法分別將其它信號按下表鎖定管腳，完成鎖定。 信號名 管腳號 對應(yīng)器件名稱 clk 79時鐘信號GCLK1 clear 45拔位開關(guān)K1en 46拔位開關(guān)K2q0 19輸出發(fā)光二極管LED1 q1 24 輸出發(fā)光二極管LED2 q2 25輸出發(fā)光二極管LED3 q3 26輸出發(fā)光二極管LED4 cout 27輸出發(fā)光二極管LED

44、5 *中北大學(xué) 電子科學(xué)與技術(shù)系784.7目標(biāo)器件管腳鎖定之鎖定方法2D對于管腳鎖定可以采用方法2 從“Assign”菜單中選擇“Pin/location/chip”，打開下圖對話框。以鎖定clk信號方法為例說明。a填上信號名，如“clk”b填上管腳號，如“79”c選擇“input”類型d此時，按鈕“Add”變亮，單擊之，可將信號“clk”鎖定在79號管腳上*中北大學(xué) 電子科學(xué)與技術(shù)系794.7目標(biāo)器件管腳鎖定之鎖定方法2重復(fù)上述步驟，可將所有信號鎖定好。如果想刪除或改變一個鎖定，可在“Existing Pin/location/Chip Assignments”區(qū)選中需要刪除或改變鎖定的信號

45、，利用“Delete”和“Change”按鈕可對該信號的鎖定進(jìn)行刪除或更改。 *中北大學(xué) 電子科學(xué)與技術(shù)系804.7目標(biāo)器件管腳鎖定之編譯 （3）鎖定后重新編譯；完成管腳鎖定后，重新編譯使之生效，此時回到原來的設(shè)計文件“cntm12.gdf”上的輸入輸出信號旁都標(biāo)有其對應(yīng)的管腳號。如下圖所示： 注意：重新編譯好后，可以再重新進(jìn)行項目校驗（時序仿真），若正確，可進(jìn)行下一步：器件編程/配置。設(shè)計文件名管腳鎖定號*中北大學(xué) 電子科學(xué)與技術(shù)系814.8器件編程/配置之編程配置區(qū)分（1）了解編程/配置及相應(yīng)下載文件類型： 可編程器件PLD可分為兩大類：一類是CPLD，編程信息以EEPROM方式保存，故對

46、這類器件的下載稱為編程.在通過項目編譯后，可生成文件*.pof用于下載。另一類是FPGA，其邏輯塊LE及內(nèi)部互連信息都是通過芯片內(nèi)部的存儲器單元陣列完成的，這些存儲器單元陣列可由配置程序裝入，存儲器單元陣列采用SRAM方式，對這類器件的下載稱為配置。在通過項目編譯后可生成文件*.sof用于下載.掉電保護(hù)要求外掛EPROM，在通過項目編譯后可生成文件*.pof用于對EPROM編程，掉電后上電時EPROM對FPGA進(jìn)行配置，實現(xiàn)掉電保護(hù)功能。假設(shè)所用的為FPGA：EP1K30QC208-2，選配器件EPC2LC20即為外加EEPROM，我們以此為例，說明所有可編程器件的編程/配置方法。A.將25針

47、下載電纜線一端插入LPT1（打印機口即并行口），另一端連接到實驗箱主板系統(tǒng)的通用編程模塊DB25接口，再用十針連接線一端插入該模塊JTAG下載接口固定不變，另一端連接到主板系統(tǒng)的配置模塊中目標(biāo)芯片的下載接口，打開系統(tǒng)主板電源。4.8器件編程/配置之設(shè)置方法（2）以對EP1K30QC208-2進(jìn)行配置為例說明編程/配置方法： 4.8器件編程/配置之設(shè)置方法B.從“Max+plusII”菜單下選擇“Programmer”，可打開下圖所示的對話框。由于第一次運行，上述對話框所有按鈕皆為灰色，并自動彈出“Hardware setup”對話框讓我們設(shè)置下載方式，若不是第一次運行，在打開“Programm

48、e”對話框的界面下也可從“Options”菜單下選擇“Hardware setup” 對話框進(jìn)行設(shè)置。4.8器件編程/配置之設(shè)置方法C. 在“Hardware setup”對話框中設(shè)置下載類型。若是NT系統(tǒng)如Windows2000，則出現(xiàn)右圖提示，由于MusPlusII軟件最初不支持NT的操作系統(tǒng)，后來開發(fā)了外掛的驅(qū)動程序，通過安裝驅(qū)動程序后同上面方法設(shè)置即可。從此下拉框中選擇“ByteBlasterMV”，設(shè)置好了JTAG并口下載方式。左邊設(shè)置中若不是NT內(nèi)核的系統(tǒng)，點擊“OK”按鈕則設(shè)置成功，單擊“Programmer”對話框的按鈕“Configure”即可完成配置。*中北大學(xué) 電子科學(xué)與

49、技術(shù)系854.8器件編程/配置之安裝驅(qū)動（3）在Win2000操作平臺上安裝編程/配置驅(qū)動程序說明：A.在控制面板中選擇”添加/刪除硬件”，在出現(xiàn)的對話框中點擊“下一步”安鈕。注：若不是NT系統(tǒng)，則可以跳過此節(jié)內(nèi)容！*中北大學(xué) 電子科學(xué)與技術(shù)系864.8器件編程/配置之安裝驅(qū)動B.選擇添加/排除設(shè)備故障，如下圖所示，點擊“下一步”按鈕。*中北大學(xué) 電子科學(xué)與技術(shù)系874.8器件編程/配置之安裝驅(qū)動C.將檢測新硬件，出現(xiàn)下面窗口，選擇添加新設(shè)備，點擊“下一步”按鈕。*中北大學(xué) 電子科學(xué)與技術(shù)系884.8器件編程/配置之安裝驅(qū)動D. 在下面窗口選擇“否，我想從列表中選擇硬件”，點擊“下一步”按鈕。

50、*中北大學(xué) 電子科學(xué)與技術(shù)系894.8器件編程/配置之安裝驅(qū)動E.出現(xiàn)下面窗口，選擇選擇“聲音、視頻和游戲控制器”，擊點“下一步”按鈕。 4.8器件編程/配置之安裝驅(qū)動F.擊點“從磁盤安裝” 按鈕，找到安裝軟件目錄MaxPlus2-Drivers-Win2000下選擇inf文件，并按“確定”按鈕。將彈出“沒有數(shù)字簽名“窗口，點擊“是”按鈕，繼續(xù)安裝。MaxPlusII軟件安裝在D盤*中北大學(xué) 電子科學(xué)與技術(shù)系914.8器件編程/配置之安裝驅(qū)動G. 選擇“Altera ByteBlaster”，擊點“下一步”按鈕，開始安裝驅(qū)動程序，安裝完畢后需要重新啟動電腦才能使新設(shè)備生效。到此安裝完了在Win

51、2000操作平臺編程/配置的驅(qū)動程序。 *中北大學(xué) 電子科學(xué)與技術(shù)系924.8器件編程/配置之安裝驅(qū)動H. 重啟后，進(jìn)入 “Hardware setup”對話框進(jìn)行設(shè)置，設(shè)置好后如下圖所示，下面就可以完成編程/配置功能了。ByteBlaster(MV)JTAG串行下載類型并行口LPT1支持低電壓下載方式*中北大學(xué) 電子科學(xué)與技術(shù)系934.8器件編程/配置之選擇下載文件（4）完成設(shè)置后就可以對EP1K30QC208-2配置了，先選擇下載文件！下載文件A.選擇下載文件的方法：方法一：從File菜單彈出對話框進(jìn)行選擇。方法二：可雙擊指示處，在彈出的對話框中選擇。*中北大學(xué) 電子科學(xué)與技術(shù)系944.8

52、器件編程/配置之選擇下載文件B.對選擇下載文件對話框說明總結(jié)：*.sof文件針對FPGA進(jìn)行配置；配置后若掉電則下載的程序也丟失，需要重新進(jìn)行配置。 *.Pof文件針對CPLD或EPROM進(jìn)行編程。掉電后程序仍存儲在ROM內(nèi)，上電后重新加載，無需重新編程。本例中：cntm12.sof文件針對FPGA(EP1K30QC208-2）進(jìn)行配置；cntm12.pof文件針對EEPROM（EPC2LC20）進(jìn)行編程。我們先選擇cntm12.sof文件進(jìn)行配置，后再選擇cntm12.pof文件進(jìn)行編程。*中北大學(xué) 電子科學(xué)與技術(shù)系954.8器件編程/配置之配置（5）如下圖所示，選擇好配置文件后點擊“Con

53、figuar”進(jìn)行配置，提示成功后表示配置完成。注意：十針連接線一端連接到目標(biāo)器件的下載接口處，配置時不要打開主板系統(tǒng)中時鐘源模塊的電源開關(guān)，否則在進(jìn)行配置時下載不成功！Sof下載文件目標(biāo)器件*中北大學(xué) 電子科學(xué)與技術(shù)系964.8器件編程/配置之編程（6）選擇好編程文件后點擊“Program”進(jìn)行編程，提示成功后表示配置完成。到此表示器件編程/配置功能完成。目標(biāo)器件Pof下載文件注意：十針連接線一端連接到目標(biāo)器件的下載接口處，配置時不要打開主板系統(tǒng)中時鐘源模塊的電源開關(guān)。否則在進(jìn)行配置時下載不成功！*中北大學(xué) 電子科學(xué)與技術(shù)系974.9EDA實驗平臺的硬件實現(xiàn)（1）到目前為止，我們已經(jīng)在Max

54、PlusII軟件上完成了一個完整設(shè)計，也通過了仿真，最后一步是在EDA-V實驗箱上進(jìn)行檢驗，使我們的設(shè)計正確無誤。（2）在實驗箱上進(jìn)行實驗之前，先學(xué)習(xí)實驗指導(dǎo)書中的實驗箱簡介部分，會查I/O分布表，知道目標(biāo)芯片的管腳分配情況，知道模式選擇模塊CTRL拔碼開關(guān)的功能。這些都可參考EDA-V實驗指導(dǎo)書的第一部分實驗箱簡介內(nèi)容。*中北大學(xué) 電子科學(xué)與技術(shù)系984.10設(shè)計總結(jié)（1）本章將以圖形輸入法為例講述了整個設(shè)計過程。（2）到目前為止，我們已完成一個完整設(shè)計，熟悉了整個設(shè)計流程。作為課后練習(xí)及提高，可使用74160或74161設(shè)計一個模為9的計數(shù)器，鎖定管腳到數(shù)碼管SM8上顯示（參考EDA-E實

55、驗指導(dǎo)書的實驗箱簡介和I/O口分布表內(nèi)容）。然后，用兩片74160設(shè)計一個模為60的8421BCD碼計數(shù)器。芯片功能參考MuxPlusII的幫助文件。返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系99Max+plusII軟件為不同的操作階段提供了不同的工具條，它指明用戶當(dāng)前可以完成的操作，這方便了軟件的使用。Max+plusII的工具條中關(guān)于文件操作，編輯等的工具條與Windows下的標(biāo)準(zhǔn)一樣。下面簡單介紹這些工具條的功能。其中大部分工具條的功能前面我們已經(jīng)從菜單角度提到過?，F(xiàn)只介紹下面兩個工具條。第五章 工具條和常用菜單選項說明 返回目錄*中北大學(xué) 電子科學(xué)與技術(shù)系1005.1File與 幫助選項說明

56、 （1）下面工具條等同與菜單FileNew，（即菜單“File”下的“New”項）可打開新建設(shè)計輸入文件類型對話框；其他分別為打開一個文件；存盤；打?。患羟?；復(fù)制；取消上次操作。 幫助選擇功能。鼠標(biāo)單擊后，會變?yōu)榇诵螤?，處于幫助選擇狀態(tài)。此時，用鼠標(biāo)左鍵單擊某一對象，可獲得此對象的幫助主題。例如，單擊74161的符號，可獲得關(guān)于74161的幫助：74161的功能表。 *中北大學(xué) 電子科學(xué)與技術(shù)系1015.2 層次管理選項說明 （2） 打開層次管理窗口，可看到當(dāng)前項目的層次關(guān)系，我們可以看模為12的計數(shù)器例子的層次關(guān)系，如下圖所示。 *中北大學(xué) 電子科學(xué)與技術(shù)系1025.3 項目和編輯選項說明（

57、3） 打開管腳編輯器窗口。同菜單命令Max+plusIIFloorplan Editor即“Max+plus”菜單下“Floorplan Editor”。 分別打開編譯器和模擬器，同菜單命令：Max+plusII/Compiler和Max+plusII /Simulator。 打開編程/下載窗口，同“Max+plusII”菜單下“Programmer”。 分別為(1)指定項目名，即打開一個項目，同F(xiàn)ile/Project/Name；(2)將當(dāng)前文件指定為項目，同F(xiàn)ile/Project/Set project to Current File;(3)打開項目的頂層文件，同F(xiàn)ile/Hierarc

58、hy Project Top;說明：編譯器是對項目進(jìn)行編譯，因此，若先建設(shè)計文件，必須要將此文件指定為項目，才能對其進(jìn)行編譯。因為，需要項目進(jìn)行設(shè)計層次，編譯信息等的管理。 所以特別在層次化設(shè)計時常用(2)來指定為項目進(jìn)行編譯。*中北大學(xué) 電子科學(xué)與技術(shù)系1035.4 時序分析器選項說明1 打開時序分析器，可進(jìn)行時序分析，同菜單命令：Max+plusII/Timing Analyzer。時序分析器可進(jìn)行如下3個方面的分析：Delay Matrix: 輸入/輸出間的延遲；Setup/Hold Matrix：觸發(fā)器的建立/保持時間；Registered performance：寄存器的性能分析，可

59、獲得最壞的信號 路徑，系統(tǒng)工作頻率等信息。 5.4 時序分析器選項說明2在單擊 后，可打開如下圖所示的時序分析器。此時，可在菜單Analysis下切換上述三個方面的分析，也可通過工具條切換。這三個菜單選項與工具條中三個按鈕功能對應(yīng)：選擇時序分析3個方面之一進(jìn)行分析，一般選擇第一項延遲分析和第三項最大工作頻率分析，下面是模12的計數(shù)器在這兩方面的分析，芯片為EP1K30QC208-2。5.4 時序分析器選項說明3在時序分析器上單擊“Start”按鈕即進(jìn)行Delay Matrix分析，結(jié)果如下圖所示。5.4 時序分析器選項說明4選擇“Registered performance”可進(jìn)行寄存器的性能

60、分析。單擊“Start”開始分析，可得結(jié)果如下圖所示。所有關(guān)于寄存器對時鐘的延時延時最長路徑對應(yīng)最大工作頻率*中北大學(xué) 電子科學(xué)與技術(shù)系1075.5 保存、搜索和字體選項說明 分別為：保存所有打開的文件，并對當(dāng)前項目進(jìn)行語法檢查File/Project/Save & check；.保存所有打開的文件，并對當(dāng)前項目進(jìn)行編譯，同F(xiàn)ile/Project/Save & compile；保存打開的模擬器輸入文件，并對當(dāng)前項目進(jìn)行模擬，同F(xiàn)ile/Project/Save & simulate。用于改變字體及其大小。 對應(yīng)菜單“Utilities”下的子菜單項，可進(jìn)行字符搜索；替換；當(dāng)前文件/當(dāng)前項目中