ARM硬件調(diào)試方法

1、2004全國高校ARM嵌入式教學(xué)及科研師資高級培訓(xùn)班講稿 嵌入式硬件平臺設(shè)計華中科技大學(xué) 武漢創(chuàng)維特10/12/2022主講：劉鐵剛提綱13245硬件系統(tǒng)統(tǒng)的調(diào)試試67第四章嵌入式硬硬件平臺臺設(shè)計S3C2410X概述嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)設(shè)計S3C44B0X概述印刷電路路板的設(shè)設(shè)計系統(tǒng)的硬硬件選型型及電路路設(shè)計2嵌入式系系統(tǒng)的軟軟硬件框框架嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)設(shè)計嵌入式微處理器SDRAMROMI/OA/DD/A人機交互接口通用接口實時操作系統(tǒng)(RTOS)圖形用戶接口BSP/HAL 板極支持包/硬件抽象層文件系統(tǒng)應(yīng)用程序嵌入式系統(tǒng)硬件層OS層驅(qū)動層應(yīng)用層軟件硬件串口、并并口、USB、以太網(wǎng)

2、等等LED、LCD、觸摸屏、鼠標、鍵盤等等Linux、uCLinux、uC/OS-II等3嵌入式系系統(tǒng)的開開發(fā)步驟驟嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)設(shè)計4嵌入式系系統(tǒng)的開開發(fā)步驟驟系統(tǒng)需求求分析：確定設(shè)設(shè)計任務(wù)務(wù)和目標標，并提提煉出設(shè)設(shè)計規(guī)格格說明書書，作為為正式設(shè)設(shè)計指導(dǎo)導(dǎo)和驗收收的標準準。系統(tǒng)統(tǒng)的需求求一般分分功能性性需求和和非功能能性需求求兩方面面。功能能性需求求是系統(tǒng)統(tǒng)的基本本功能，如輸入入輸出信信號、操操作方式式等；非非功能需需求包括括系統(tǒng)性性能、成成本、功功耗、體體積、重重量等因因素。嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)設(shè)計體系結(jié)構(gòu)構(gòu)設(shè)計：描述系系統(tǒng)如何何實現(xiàn)所所述的功功能和非非功能需需求，包包括對硬

3、硬件、軟軟件和執(zhí)執(zhí)行裝置置的功能能劃分以以及系統(tǒng)統(tǒng)的軟件件、硬件件選型等等。一個個好的體體系結(jié)構(gòu)構(gòu)是設(shè)計計成功與與否的關(guān)關(guān)鍵。5嵌入式系系統(tǒng)的開開發(fā)步驟驟嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)設(shè)計硬件/軟軟件協(xié)同同設(shè)計：基于體體系結(jié)構(gòu)構(gòu)，對系系統(tǒng)的軟軟件、硬硬件進行行詳細設(shè)設(shè)計。為為了縮短短產(chǎn)品開開發(fā)周期期，設(shè)計計往往是是并行的的。系統(tǒng)集成成：把系系統(tǒng)的軟軟件、硬硬件和執(zhí)執(zhí)行裝置置集成在在一起，進行調(diào)調(diào)試，發(fā)發(fā)現(xiàn)并改改進單元元設(shè)計過過程中的的錯誤。系統(tǒng)測試試：對設(shè)設(shè)計好的的系統(tǒng)進進行測試試，看其其是否滿滿足規(guī)格格說明書書中給定定的功能能要求。6JX44B0系列教學(xué)學(xué)系統(tǒng)的的硬件組組成嵌入式系系統(tǒng)體系系結(jié)構(gòu)設(shè)

4、設(shè)計本章將以以武漢創(chuàng)創(chuàng)維特公公司生產(chǎn)產(chǎn)的JX44B0教學(xué)系統(tǒng)統(tǒng)為原型型，詳細細分析系系統(tǒng)的硬硬件設(shè)計計步驟、實現(xiàn)細細節(jié)以及及調(diào)試技技巧等。7S3C44B0X內(nèi)部結(jié)構(gòu)構(gòu)圖S3C44B0X概述8S3C44B0X片上資源源S3C44B0X概述ARM7TDMI核、工作作頻率66MHz；8KBCache，外部存儲儲器控制制器；LCD控制器；4個DMA通道；2通道UART、1個多主I2C總線控制制器、1個IIS總線控制制器；5通道PWM定時器及及一個內(nèi)內(nèi)部定時時器；71個通通用I/O口；8個外部部中斷源源；8通道10位ADC；實時時鐘鐘等。9S3C44B0X特性S3C44B0X概述內(nèi)核:2.5V I/O:

5、 3.0V到 3.6V最高為66MHz160LQFP /160 FBGA10S3C44B0X的引腳分分布圖S3C44B0X概述11S3C44B0X的引腳信號號描述總線控制制信號S3C44B0X概述12S3C44B0X的引腳信號號描述DRAM/SDRAM/SRAMS3C44B0X概述輸入13S3C44B0X的引腳信號號描述LCD控制信號號S3C44B0X概述14S3C44B0X的引腳信號號描述TIMER/PWM控制信號號S3C44B0X概述15S3C44B0X的引腳信號號描述中斷控制制信號S3C44B0X概述16S3C44B0X的引腳信號號描述DMA控制信號號S3C44B0X概述17S3C44B

6、0X的引腳信號號描述UART控制信號號S3C44B0X概述18S3C44B0X的引腳信號號描述IIC-BUS控制信號號S3C44B0X概述19S3C44B0X的引腳信號號描述IIS-BUS控制信號號S3C44B0X概述20S3C44B0X的引腳信號號描述SIO控制信號號S3C44B0X概述21S3C44B0X的引腳信號號描述ADCS3C44B0X概述22S3C44B0X的引腳信號號描述GPIOS3C44B0X概述23S3C44B0X的引腳信號號描述復(fù)位和時時鐘信號號S3C44B0X概述24S3C44B0X的引腳信號號描述JTAG測試邏輯輯S3C44B0X概述25S3C44B0X的引腳信號號描述

7、電源S3C44B0X概述26S3C44B0X的存儲器映映射S3C44B0X概述SROM為ROM或SRAM特殊功能能寄存器器27S3C44B0X芯片及引引腳分析析系統(tǒng)的硬硬件選型型及電路路設(shè)計S3C44B0X共有160只引引腳，采采用QFP封裝具有大量量的電源源和接地地引腳，以及地地址總線線、數(shù)據(jù)據(jù)總線和和通用I/O口，以及及其他的的專用模模塊如UART、IIC等接口在硬件系系統(tǒng)的設(shè)設(shè)計中，應(yīng)當注注意芯片片引腳的的類型，S3C44B0X的引腳主主要分為為三類，即：輸輸入（I）、輸出（O）、輸入/輸輸出（I/O）輸出類型型的引腳腳主要用用于S3C44B0X對外設(shè)的的控制或或通信，由S3C44B0X

8、主動發(fā)出出，這些些引腳的的連接不不會對S3C44B0X自身的運運行有太太大的影影響輸入/輸輸出類型型的引腳腳主要是是S3C44B0X與外設(shè)的的雙向數(shù)數(shù)據(jù)傳輸輸通道28S3C2410X內(nèi)部結(jié)構(gòu)構(gòu)圖S3C2410X概述29S3C2410X片上資源源S3C2410X概述55個中中斷源，24個個外部中中斷口；16KB指令Cache，16KB數(shù)據(jù)Cache；4通道16bit帶PWM的定時器器及1通通道16bit內(nèi)部定時時器；3通道UART、1個多主I2C總線控制制器、1個IIS總線控制制器，一一個SPI接口；4個DMA控制器， 8通通道10位ADC；實時時鐘鐘等。存儲器控控制器，支持NAND FLASH

9、啟動，4BK用于啟動動的內(nèi)部部緩存區(qū)；兩個USB主、一個個USB從；支持SD卡/MMC卡；LCD控制器，支持黑黑白、STN、TFT顯示器；觸摸屏屏接口支支持；30S3C2410X特性S3C2410X概述最高為203MHz272腳腳的FBGA封裝內(nèi)核:1.8VI/O: 3.3V31S3C2410X的引腳分分布圖S3C2410X概述32電源電路路設(shè)計DC-DC轉(zhuǎn)換芯片片系統(tǒng)的硬硬件選型型及電路路設(shè)計有很多DC-DC轉(zhuǎn)換器可可完成到到3.3V的轉(zhuǎn)換，如LinearTechnology的LT108X系列。常常見的型型號和對對應(yīng)的電電流輸出出如下：LT10837.5ALT10845ALT10853ALT

10、10861.5A有很多DC-DC轉(zhuǎn)換器可可完成到到2.5V的轉(zhuǎn)換，常用的的如LinearTechnology的LT1761。33電源電路路設(shè)計3.3V系統(tǒng)的硬硬件選型型及電路路設(shè)計需要使用用3.3V的直流穩(wěn)穩(wěn)壓電源源，系統(tǒng)統(tǒng)電源電電路如下下圖所示示：DC7.5V 2A直流電源源整流、定定向撥動開關(guān)關(guān)DC-DC轉(zhuǎn)換芯片片LT1086濾波電路路34電源電路路設(shè)計2.5V系統(tǒng)的硬硬件選型型及電路路設(shè)計需要使用用2.5V的直流穩(wěn)穩(wěn)壓電源源，系統(tǒng)統(tǒng)電源電電路如下下圖所示示：濾波電路路DC3.3V35晶振電路路設(shè)計系統(tǒng)的硬硬件選型型及電路路設(shè)計晶振電路路用于向向CPU及其他電電路提供供工作時時鐘。在在該系

11、統(tǒng)統(tǒng)中，S3C44B0X使用無源源晶振，晶振的的接法如如下圖所所示：系統(tǒng)時鐘鐘PLL的濾波電電容(700pF左右)系統(tǒng)時鐘鐘晶體電電路的輸輸入信號號系統(tǒng)時鐘鐘晶體電電路的輸輸出信號號36晶振電路路設(shè)計系統(tǒng)的硬硬件選型型及電路路設(shè)計根據(jù)S3C44B0X的最高工工作頻率率以及PLL電路的工工作方式式，選擇擇10MHz的無源晶晶振，10MHz的晶振頻頻率經(jīng)過過S3C44B0X片內(nèi)的PLL電路倍頻頻后，最最高可以以達到66MHz。片內(nèi)的PLL電路兼有有倍頻和和信號提提純的功功能，因因此，系系統(tǒng)可以以以較低低的外部部時鐘信信號獲得得較高的的工作頻頻率，以以降低因因高速開開關(guān)時鐘鐘所造成成的高頻頻噪聲。3

12、7復(fù)位電路路設(shè)計系統(tǒng)的硬硬件選型型及電路路設(shè)計采用IMP706看門狗芯芯片低電平復(fù)復(fù)位JP2短接后，必須定定時（1.6S）喂狗，否否則將引引起系統(tǒng)統(tǒng)復(fù)位在規(guī)定時時間內(nèi)沒沒有喂狗狗，將輸輸出低電電平復(fù)位及看看門狗功功能是否否有效，如果短短接則有有效復(fù)位按鍵鍵，JP2短接時才才有效38JTAG接口電路路設(shè)計接口簡介介系統(tǒng)的硬硬件選型型及電路路設(shè)計JTAG(Joint TestAction Group，聯(lián)合測試試行動小小組)是是一種國國際標準準測試協(xié)協(xié)議，主主要用于于芯片內(nèi)內(nèi)部測試試及對系系統(tǒng)進行行仿真、調(diào)試。JTAG技術(shù)是一一種嵌入入式調(diào)試試技術(shù)，它在芯芯片內(nèi)部部封裝了了專門的的測試電電路TAP（

13、TestAccessPort，測試訪問問口），通過專專用的JTAG測試工具具對內(nèi)部部節(jié)點進進行測試試。目前大多多數(shù)比較較復(fù)雜的的器件都都支持JTAG協(xié)議，如如ARM、DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測測試模式式選擇、測試時時鐘、測測試數(shù)據(jù)據(jù)輸入和和測試數(shù)數(shù)據(jù)輸出出。JTAG測試允許許多個器器件通過過JTAG接口串聯(lián)聯(lián)在一起起，形成成一個JTAG鏈，能實實現(xiàn)對各各個器件件分別測測試。JTAG接口還常常用于實實現(xiàn)ISP（In-System Programmable在系統(tǒng)編編程）功功能，如如對FLASH器件進行行編程等等。通過JTAG接口，可可

14、對芯片片內(nèi)部的的所有部部件進行行訪問，因而是是開發(fā)調(diào)調(diào)試嵌入入式系統(tǒng)統(tǒng)的一種種簡潔高高效的手手段。目目前JTAG接口的連連接有兩兩種標準準，即14針接接口和20針接接口。39JTAG接口電路路設(shè)計14針接接口及定定義系統(tǒng)的硬硬件選型型及電路路設(shè)計40JTAG接口電路路設(shè)計20針接接口及定定義系統(tǒng)的硬硬件選型型及電路路設(shè)計41JTAG接口電路路設(shè)計接口電路路系統(tǒng)的硬硬件選型型及電路路設(shè)計必須接上上拉14針接接口42S3C44B0X最小系統(tǒng)統(tǒng)系統(tǒng)的硬硬件選型型及電路路設(shè)計S3C44B0X+電源電路路 +晶晶振電電路+ 復(fù)位位電路+JTAG接口電路可構(gòu)構(gòu)成真正正意義上上的最小小系統(tǒng)程序可運運行于S3

15、C44B0X內(nèi)部的8KBRAM中程序大小小有限，掉電后后無法保保存，只只能通過過JTAG接口調(diào)試試程序43SDRAM接口電路路設(shè)計SDRAM簡介系統(tǒng)的硬硬件選型型及電路路設(shè)計與Flash存儲器相相比較，SDRAM不具有掉掉電保持持數(shù)據(jù)的的特性，但其存存取速度度大大高高于Flash存儲器，且具有有讀/寫寫的屬性性，因此此，SDRAM在系統(tǒng)中中主要用用作程序序的運行行空間，數(shù)據(jù)及及堆棧區(qū)區(qū)。當系統(tǒng)啟啟動時，CPU首先從復(fù)復(fù)位地址址0 x0處讀取啟啟動代碼碼，在完完成系統(tǒng)統(tǒng)的初始始化后，程序代代碼一般般應(yīng)調(diào)入入SDRAM中運行，以提高高系統(tǒng)的的運行速速度，同同時，系系統(tǒng)及用用戶堆棧棧、運行行數(shù)據(jù)也也

16、都放在在SDRAM中。SDRAM具有單位位空間存存儲容量量大和價價格便宜宜的優(yōu)點點，已廣廣泛應(yīng)用用在各種種嵌入式式系統(tǒng)中中。SDRAM的存儲單單元可以以理解為為一個電電容，總總是傾向向于放電電，為避避免數(shù)據(jù)據(jù)丟失，必須定定時刷新新（充電電）。因因此，要要在系統(tǒng)統(tǒng)中使用用SDRAM，就要求微微處理器器具有刷刷新控制制邏輯，或在系系統(tǒng)中另另外加入入刷新控控制邏輯輯電路。S3C44B0X在片內(nèi)具具有獨立立的SDRAM刷新控制制邏輯，可方便便地與SDRAM接口。44SDRAM接口電路路設(shè)計SDRAM選型系統(tǒng)的硬硬件選型型及電路路設(shè)計目前常用用的SDRAM為8位/16位位的數(shù)據(jù)據(jù)寬度，工作電電壓一般般為

17、3.3V。主要的生生產(chǎn)廠商商為HYUNDAI、Winbond等。他們們生產(chǎn)的的同型器器件一般般具有相相同的電電氣特性性和封裝裝形式，可通用用。本系統(tǒng)中中使用Winbond的W986416DH。W986416DH存儲容量量為4組組16M位（8M字節(jié)），工作電電壓為3.3V，常見封裝裝為54腳TSOP，兼容LVTTL接口，支支持自動動刷新（Auto-Refresh）和自刷新新（Self-Refresh），16位數(shù)據(jù)寬寬度。45SDRAM接口電路路設(shè)計W986416DH引腳分布布系統(tǒng)的硬硬件選型型及電路路設(shè)計46SDRAM接口電路路設(shè)計W986416DH引腳信號號描述系統(tǒng)的硬硬件選型型及電路路設(shè)計4

18、7SDRAM接口電路路設(shè)計SDRAM接口電路路系統(tǒng)的硬硬件選型型及電路路設(shè)計48SDRAM接口電路路設(shè)計電路說明明系統(tǒng)的硬硬件選型型及電路路設(shè)計一片W986416DH構(gòu)建16位的SDRAM存儲器系系統(tǒng),將將其配置置到Bank6，即將S3C44B0X的nGCS6接至兩片片W986416DH的/CS端。此時時SDRAM地址為0 x0c000000-0 x0c7fffff。W986416DH的CLK端接S3C44B0X的SCLK端；W986416DH的CKE端接S3C44B0X的SCKE端；W986416DH的/RAS、/CAS、/WE端分別接接S3C44B0X的nSDRAS端、nSDCAS端、nS

19、DWE端；W986416DH的A12A0接S3C44B0X的地址總總線ADDRADDR；W986416DH的BA1、BA0接S3C44B0X的地址總總線ADDR、ADDR；W986416DH的數(shù)據(jù)總總線接S3C44B0X的數(shù)據(jù)總總線的低低16位位XDATAXDATA；49FLASH接口電路路設(shè)計FLASH簡介系統(tǒng)的硬硬件選型型及電路路設(shè)計Flash存儲器是是一種可可在系統(tǒng)統(tǒng)（In-System）進行電擦擦寫，掉掉電后信信息不丟丟失的存存儲器。它具有低低功耗、大容量量、擦寫寫速度快快、可整整片或分分扇區(qū)在在系統(tǒng)編編程（燒燒寫）、擦除等等特點，并且可可由內(nèi)部部嵌入的的算法完完成對芯芯片的操操作，因

20、因而在各各種嵌入入式系統(tǒng)統(tǒng)中得到到了廣泛泛的應(yīng)用用。作為一種種非易失失性存儲儲器，F(xiàn)lash在系統(tǒng)中中通常用用于存放放程序代代碼、常常量表以以及一些些在系統(tǒng)統(tǒng)掉電后后需要保保存的用用戶數(shù)據(jù)據(jù)等。50FLASH接口電路路設(shè)計FLASH選型系統(tǒng)的硬硬件選型型及電路路設(shè)計常用的Flash為8位或或16位位的數(shù)據(jù)據(jù)寬度，編程電電壓為單單3.3V。主要的生生產(chǎn)廠商商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中中使用INTEL的TE28F320B。TE28F320B存儲容量量為32M位（4M字節(jié)），工作電電壓為2.7V3.6V，采用48腳TSOP封裝或48腳FBGA封裝，16位數(shù)數(shù)據(jù)寬度度

21、。TE28F320B僅需單3V電壓即可可完成在在系統(tǒng)的的編程與與擦除操操作，通通過對其其內(nèi)部的的命令寄寄存器寫寫入標準準的命令令序列，可對Flash進行編程程（燒寫寫）、整整片擦除除、按扇扇區(qū)擦除除以及其其他操作作。51FLASH接口電路路設(shè)計TE28F320B引腳分布布系統(tǒng)的硬硬件選型型及電路路設(shè)計52FLASH接口電路路設(shè)計TE28F320B引腳信號號描述系統(tǒng)的硬硬件選型型及電路路設(shè)計53FLASH接口電路路設(shè)計FLASH接口電路路系統(tǒng)的硬硬件選型型及電路路設(shè)計54FLASH接口電路路設(shè)計電路說明明系統(tǒng)的硬硬件選型型及電路路設(shè)計地址總線線A20A0與S3C44B0的地址總總線ADDR20A

22、DDR0相連；16位數(shù)數(shù)據(jù)總線線DQ15DQ0與S3C44B0的低16位數(shù)據(jù)據(jù)總線XDATA15XDATA0相連。注意此時時應(yīng)將S3C44B0X的OM1:0置為01，選擇Bank0為16位位工作方方式。一片TE28F320B構(gòu)建16位的FLASH存儲器系系統(tǒng)，將將其配置置到Bank0，即將S3C44B0X的nGCS0接至兩片片TE28F320B的CE端。此時時FLASH地址為0 x00000000-0 x004fffff。55S3C44B0X擴展系統(tǒng)統(tǒng)系統(tǒng)的硬硬件選型型及電路路設(shè)計S3C44B0X最小系統(tǒng)統(tǒng) +SDRAM+ FLASH電路可構(gòu)構(gòu)成一個個完全的的嵌入式式系統(tǒng)可運行于于SDRAM中

23、的程序序，也可可以運行行FLASH中的程序序程序大小小可以很很大，如如果將程程序保存存到FLASH中，掉電電后不會會丟失，因此，既可以以通過JTAG接口調(diào)試試程序，也可以以將程序序燒寫到到FLASH，然后運行行FLASH中的程序序在此基礎(chǔ)礎(chǔ)上加入入必要的的接口及及其他電電路，就就構(gòu)成了了具體的的S3C44B0X應(yīng)用系統(tǒng)統(tǒng)56串口接口口電路設(shè)設(shè)計串口簡介介系統(tǒng)的硬硬件選型型及電路路設(shè)計幾乎所有有的微控控制器、PC都提供串串行接口口，使用用電子工工業(yè)協(xié)會會（EIA）推薦的RS-232-C標準，這這是一種種很常用用的串行行數(shù)據(jù)傳傳輸總線線標準。早期它被被應(yīng)用于于計算機機和終端端通過電電話線和和MOD

24、EM進行遠距距離的數(shù)數(shù)據(jù)傳輸輸，隨著著微型計計算機和和微控制制器的發(fā)發(fā)展，不不僅遠距距離，近近距離也也采用該該通信方方式。在在近距離離通信系系統(tǒng)中，不再使使用電話話線和MODEM，而直接進進行端到到端的連連接。RS-232-C標準采用用的接口口是9芯芯或25芯的D型插頭，以常用用的9芯芯D型插頭為為例，各各引腳定定義如下下所示：57串口接口口電路設(shè)設(shè)計串口芯片片選型系統(tǒng)的硬硬件選型型及電路路設(shè)計要完成最最基本的的串行通通信功能能，實際際上只需需要RXD、TXD和GND即可，但但由于RS-232-C標準所定定義的高高、低電電平信號號與S3C44B0X系統(tǒng)的TTL電路所定定義的高高、低電電平信號號

25、完全不不同。TTL的標準邏邏輯“1”對應(yīng)應(yīng)2V3.3V電平，標標準邏輯輯“0”對應(yīng)0V0.4V電平，而而RS-232-C標準采用用負邏輯輯方式，標準邏邏輯“1”對應(yīng)應(yīng)-5V-15V電平，標標準邏輯輯“0”對應(yīng)+5V+15V電平，顯顯然，兩兩者間要要進行通通信必須須經(jīng)過信信號電平平的轉(zhuǎn)換換。目前常使使用的電電平轉(zhuǎn)換換電路為為Sipex公司的SP3232E。58串口接口口電路設(shè)設(shè)計SP3232E引腳分布布系統(tǒng)的硬硬件選型型及電路路設(shè)計59串口接口口電路設(shè)設(shè)計串口接口口電路系統(tǒng)的硬硬件選型型及電路路設(shè)計RS232電平TTL電平60IIC接口電路路設(shè)計IIC簡介系統(tǒng)的硬硬件選型型及電路路設(shè)計IIC總線

26、是一一種用于于IC器件之間間連接的的二線制制總線。它通過過SDA（串行數(shù)據(jù)據(jù)線）及及SCL（串行時鐘鐘線）兩兩線在連連接到總總線上的的器件之之間傳送送信息，并根據(jù)據(jù)地址識識別每個個器件：不管是是微控制制器、存存儲器、LCD驅(qū)動器還還是鍵盤盤接口。帶有IIC總線接口口的器件件可十分分方便地地用來將將一個或或多個微微控制器器及外圍圍器件構(gòu)構(gòu)成系統(tǒng)統(tǒng)。盡管管這種總總線結(jié)構(gòu)構(gòu)沒有并并行總線線那樣大大的吞吐吐能力，但由于于連接線線和連接接引腳少少，因此此其構(gòu)成成的系統(tǒng)統(tǒng)價格低低，器件件間總線線簡單，結(jié)構(gòu)緊緊湊，而而且在總總線上增增加器件件不影響響系統(tǒng)的的正常工工作，系系統(tǒng)修改改和可擴擴展性好好。即使使有

27、不同同時鐘速速度的器器件連接接到總線線上，也也能很方方便地確確定總線線的時鐘鐘，因此此在嵌入入式系統(tǒng)統(tǒng)中得到到了廣泛泛的應(yīng)用用。S3C44B0X內(nèi)含一個個IIC總線主控控器，可可方便地地與各種種帶有IIC接口的器器件相連連。在本實驗驗系統(tǒng)中中，外擴擴一片KS24C08作為IIC存儲器。KS24C08提供1K字節(jié)的EEPROM存儲空間間，可用用于存放放少量在在系統(tǒng)掉掉電時需需要保存存的數(shù)據(jù)據(jù)。61IIC接口電路路設(shè)計IIC接口電路路系統(tǒng)的硬硬件選型型及電路路設(shè)計62印刷電路路板設(shè)計計注意事事項63電源質(zhì)量量與分配配印刷電路路板的設(shè)設(shè)計電源濾波波為提高系系統(tǒng)的電電源質(zhì)量量，消除除低頻噪噪聲對系系統(tǒng)

28、的影影響，一一般應(yīng)在在電源進進入印刷刷電路板板的位置置和靠近近各器件件的電源源引腳處處加上濾濾波器，以消除除電源的的噪聲，常用的的方法是是在這些些位置加加上幾十十到幾百百微法的的電容。同時，在在系統(tǒng)中中除了要要注意低低頻噪聲聲的影響響，還要要注意元元器件工工作時產(chǎn)產(chǎn)生的高高頻噪聲聲，一般般的方法法是在器器件的電電源和地地之間加加上0.1uF左右地電電容，可可以很好好地濾除除高頻噪噪聲的影影響。64電源質(zhì)量量與分配配印刷電路路板的設(shè)設(shè)計電源分配配實際的工工程應(yīng)用用和理論論都證實實，電源源的分配配對系統(tǒng)統(tǒng)的穩(wěn)定定性有很很大的影影響，因因此，在在設(shè)計印印刷電路路板時，要注意意電源的的分配問問題。在印刷電電路板上上，電源源的供給給一般采采用電源源總線（雙面板板）或電電源層（多層板板）的方方式。電電源總線線由兩條條或多條條較寬的的線組成成，由于于受到電電路板面面積的限限制，一一般不可可能布得得過寬，因此存存在較大大的直流流電阻，但在雙雙面板的的設(shè)計中中也只好好采用這這種方式式了，只只是在布布線的過過程中