同步二進制加法計數(shù)器課件

1、第7章 數(shù)字電路基礎(chǔ)概述7.1邏輯代數(shù)基礎(chǔ)7.2編碼器和譯碼器7.3雙穩(wěn)態(tài)觸發(fā)器7.4時序邏輯電路7.5數(shù)字集成電路 教學目的要求了解邏輯代數(shù)的基本運算法則和邏輯函數(shù)的化簡掌握與門、或門、與非門、異或門的邏輯功能、符號和邏輯表達式。掌握簡單組合邏輯電路的分析和設(shè)計。了解編碼器和譯碼器的工作原理，了解七段LED顯示譯碼驅(qū)動器的功能。理解R-S觸發(fā)器、掌握J-K觸發(fā)器、D觸發(fā)器的邏輯功能。理解二進制計數(shù)器和十進制計數(shù)器的工作原理。理解寄存器的工作原理。 第一節(jié) 概述數(shù)字電路的基本概念和特點 在社會環(huán)境中，有各種各樣的信號，有的以電的形式出現(xiàn)，有的以聲、光、磁、力等的形式出現(xiàn)。目前在信號處理方面以電

2、信號的處理最為方便，技術(shù)上也最為成熟。研究電信號的產(chǎn)生與處理的技術(shù)就是電子技術(shù)。電子技術(shù)分為兩大部分，模擬電子技術(shù)和數(shù)字電子技術(shù)。本章學習數(shù)字電子技術(shù)部分。電子技術(shù)研究的對象是載有信息的電信號，以下簡稱為信號。多種電信號，按其特點可以將這些信號分為兩大類，即模擬信號與數(shù)字信號。 數(shù)字信號與模擬信號 模擬信號是指：物理量的變化在時間上和數(shù)值上都是連續(xù)的。把表示模擬量的信號稱為模擬信號，并把工作在模擬信號下的電路稱為模擬電路。聲音、溫度、速度等都是模擬量。圖7-1就是模擬信號的例子。 圖7-1模擬信號 數(shù)字信號 物理量的變化在時間上和數(shù)值上都是不連續(xù)（或稱為離散）的。把表示數(shù)字量的信號稱為數(shù)字信號

3、，并把工作在數(shù)字信號下的電路稱為數(shù)字電路。十字路口的交通信號燈、數(shù)字式電子儀表、自動生產(chǎn)線上產(chǎn)品數(shù)量的統(tǒng)計等都是數(shù)字信號。圖8-2 數(shù)字信號 數(shù)字信號的特點是：突變和不連續(xù)。數(shù)字電路中的波形都是這類不連續(xù)的波形，通常將這類波形又統(tǒng)稱為脈沖。 對于脈沖的波形而言，有脈沖的上升沿與脈沖的下降沿。脈沖波形由低電位跳變到高電位稱為脈沖的上升沿；脈沖波形由高電位跳變到低電位稱為脈沖的下降沿。對于脈沖的變化過程而言，有脈沖的正跳變與負跳變脈沖波形由低電位跳變到高電位的過程稱為脈沖的正跳變；脈沖波形由高電位跳變到低電位的過程稱為脈沖的負跳變。描述脈沖的幾個名詞脈沖的基本知識 脈沖的前沿與脈沖的后沿：脈沖出現(xiàn)

4、稱為脈沖的前沿；脈沖消失稱為脈沖的后沿。對于脈沖的極性而言，有正脈沖與負脈沖。如果脈沖出現(xiàn)時的電位比脈沖出現(xiàn)前后的電位值高，這樣的脈沖稱為正脈沖。如果脈沖出現(xiàn)時的電位比脈沖出現(xiàn)前后的電位值低，這樣的脈沖稱為負脈沖。電平：數(shù)字電路中電位的習慣叫法。高電位稱為高電平，用UH表示；低電位稱為低電平，用UL 表示。脈沖的波形 廣義上，一切非正弦的帶有突變特點的電壓或電流統(tǒng)稱為脈沖。脈沖有許多種，常見的幾種脈沖波形如圖8-3所示。 圖8-3 常見的幾種脈沖波形 矩形脈沖的主要參數(shù) 在如圖8-3（a）所示的波形中，脈沖的上升沿與下降沿都是陡直的，這樣的脈沖稱為理想的矩形脈沖。 理想的矩形脈沖可以用三個參數(shù)

5、來描述： （1）脈沖的幅度：脈沖的底部到脈沖的頂部之間的變化量稱為脈沖的幅度，用Um表示。 （2）脈沖的寬度：從脈沖出現(xiàn)到脈沖消失所用的時間稱為脈沖的寬度，用t w表示。 （3）脈沖的重復周期：在重復的周期信號中兩個相鄰脈沖對應點之間的時間間隔稱為脈沖的重復周期，用T表示。 實際的矩形脈沖往往與理想的矩形脈沖不同，即脈沖的前沿與脈沖的后沿都不是陡直的，如圖8-5所示。 圖8-5實際矩形脈沖的主要參數(shù) 實際的矩形脈沖可以用如下的五個參數(shù)來描述脈沖的幅度Um：脈沖的底部到脈沖的頂部之間的變化量。脈沖的寬度t w：從脈沖前沿的0.5Um到脈沖后沿的0.5Um兩點之間的時間間隔稱為脈沖的寬度，又可以稱

6、為脈沖的持續(xù)時間。脈沖的重復周期T：在重復的周期信號中兩個相鄰脈沖對應點之間的時間間隔稱為脈沖的重復周期。脈沖的上升時間t r ：指脈沖的上升沿從0.1Um上升到0.9Um所用的時間。脈沖的下降時間t f ：指脈沖的下降沿從0.9Um下降到0.1Um所用的時間。 數(shù)制及轉(zhuǎn)換 計數(shù)制有許多種，如二進制、十進制、十六進制、六十進制等等。數(shù)字電路中經(jīng)常使用的數(shù)是二進制數(shù)。常見的編碼是8421BCD碼。 十進制數(shù) 十進制數(shù)是最經(jīng)常、最廣泛使用的一種計數(shù)制，它有如下的特點：有十個有效的數(shù)碼：09。按照“逢十進一、借一當十”的規(guī)則計數(shù)。同一個數(shù)碼在不同的位置時代表的數(shù)值不同，即位權(quán)不同。例如，十進制數(shù)66

7、6三個數(shù)碼都是6，但是最右邊的數(shù)碼6是個位數(shù)，表示6；中間的數(shù)碼6是十位數(shù)，表示60；最左邊的數(shù)碼6是百位數(shù)，表示600。 十進制數(shù)的位權(quán)從低位到高位分別為個位（100）、十位（101）、百位（102）對于第n位十進制數(shù)，位權(quán)為10n1。二進制數(shù) 數(shù)字設(shè)備（例如計算機）中經(jīng)常使用的是二進制數(shù)。二進制數(shù)有如下的特點：（1）有二個有效的數(shù)碼：0、1。（2）按照“逢二進一、借一當二”的規(guī)則計數(shù)。（3）同一個數(shù)碼在不同的位置時位權(quán)不同。例如，二進制數(shù)111三個數(shù)碼都是1，但是最右邊的數(shù)碼1，表示1；中間的數(shù)碼1，表示2；最左邊的數(shù)碼1，表示4。 二進制數(shù)的位權(quán)從低位到高位分別為 1（20）、2（21）

8、、4（22）對于第n位二進制數(shù)，位權(quán)為2 n1。 二進制數(shù)與十進制數(shù)之間的轉(zhuǎn)換 把十進制數(shù)轉(zhuǎn)換成為二進制數(shù) 把十進制數(shù)轉(zhuǎn)換成為二進制數(shù)分為整數(shù)部分和小數(shù)部分兩部分進行。 整數(shù)部分轉(zhuǎn)換的方法是：除2取余。 步驟為：把給定的十進制數(shù)用短除的方法除以2，取出余數(shù)（0或1），一直到商0為止。 注意：讀數(shù)的順序，最先取出的余數(shù)為二進制數(shù)的最低位，最后取出的余數(shù)為二進制數(shù)的最高位。 小數(shù)部分轉(zhuǎn)換的方法是：乘2取整。 把所給的小數(shù)乘以2，取出整數(shù)。 【例7-1】把十進制數(shù)（13.25）10轉(zhuǎn)換成為二進制數(shù) 解 整數(shù)部分 小數(shù)部分2 1 3 余數(shù) 0.25 整數(shù) 2 6 1 讀 2 讀 2 3 0 數(shù) 0.5

9、 0 數(shù) 2 1 1 方 2 方 0 1 向 1.0 1 向 即 （13.25）10（1101.01）2 把二進制數(shù)轉(zhuǎn)換成為十進制數(shù) 把二進制數(shù)轉(zhuǎn)換成為十進制數(shù)的方法是：按權(quán)展開，然后把數(shù)值相加?！纠?-2】 把二進制數(shù)（101011）2轉(zhuǎn)換成為十進制數(shù)解 首先把101011按權(quán)展開，然后相加即 （101011）2 125024123022121120 32821（43）10常用的幾種編碼 不同的數(shù)碼不僅可以表示數(shù)量的大小，而且可以表示不同的事務。表示不同的事務時，這些數(shù)碼已經(jīng)沒有數(shù)量大小的含義，只是表示不同事務的代號而已，這些數(shù)碼稱為代碼。 為便于記憶和處理，編制代碼時遵循的一定規(guī)則，稱為碼

10、制。 用4位二進制數(shù)碼表示1位十進制數(shù)時，有多種碼制。通常把這種用二進制數(shù)碼表示十進制數(shù)的方法稱為二十進制編碼，簡稱BCD碼。 因為4位二進制數(shù)有16種狀態(tài)，而十進制數(shù)只需要10種，從16種狀態(tài)中選擇10種，就有多種組合，這樣就有多種編碼，表8-1中列出了幾種常見的BCD碼。表7-1 幾種常見的BCD碼 十進制數(shù)842124215421余3碼格雷碼00000000000000011000010001000100010100000120010001000100101001130011001100110110001040100010001000111011050101010110001000011

11、1601100110100110010101701110111101010100100810001110101110111100910011111110011001000位 權(quán)842124215421無 權(quán)無 權(quán)編碼種類 將十進制數(shù)轉(zhuǎn)換成8421碼的方法是：將每一位十進制數(shù)用四位二進制代碼表示，按位轉(zhuǎn)換。 例如（65）10（0110 0101）8421BCD 把8421碼轉(zhuǎn)換成十進制數(shù)是：將8421碼每四位分為一組，每一組對應一位十進制數(shù)。 例如（10010010）8421BCD（92）10十進制數(shù)與8421碼之間的互相轉(zhuǎn)換 邏輯代數(shù)是一種描述客觀事物邏輯關(guān)系的數(shù)學方法，是英國數(shù)學家喬治.布爾

12、（George Boole）于1847年首先提出來的，所以又稱布爾代數(shù)。 由于邏輯代數(shù)中的變量和常量都只有“0”和“1”兩個取值，又可以稱為二值代數(shù)。 邏輯代數(shù)是研究數(shù)字電路的數(shù)學工具，是分析和設(shè)計邏輯電路的理論基礎(chǔ)。 邏輯代數(shù)研究的內(nèi)容是邏輯函數(shù)與邏輯變量之間的關(guān)系。 第二節(jié) 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)中的幾個問題 邏輯代數(shù)中的變量和常量 邏輯代數(shù)與普通代數(shù)相似，有變量也有常量。 變量用大寫英文字母A、B、C表示，稱為邏輯變量。每個邏輯變量的取值只有“0”和“1”兩種。 邏輯代數(shù)中的常量，只有兩個“0”和“1”。 與普通代數(shù)不同的是這里的“0”和“1”不再表示數(shù)值的大小，而是代表兩種不同的邏輯狀態(tài)

13、。 例如可以用“1”和“0”表示開關(guān)的“閉合”與“斷開”；信號的“有”和“無”；“高電平”與“低電平”；“是”與“非”等。究竟代表什么意義，要視具體情況而定。 脈沖信號的高、低電平可以用“1”和“0”來表示。 規(guī)定： 如果高電平用“1”表示，低電平用“0”表示，則稱這種表示方法為正邏輯。 如果高電平用“0”表示，低電平用“1”表示，則稱這種表示方法為負邏輯。 本書如果無特殊聲明，均采用正邏輯 正邏輯和負邏輯的規(guī)定基本邏輯關(guān)系 “與”邏輯 Y = AB或?qū)懗?YAB圖7-6 “與”邏輯 “或”邏輯 YAB 圖7-7 “或”邏輯 “非”邏輯 圖7-8 “非”邏輯 表7-2 三種基本邏輯關(guān)系真值表

14、(a)“與”邏輯真值表 (b)“或”邏輯真值表(c)“非”邏輯真值表 “與非”邏輯表達式可以寫成：Y= “與非”邏輯的真值表（以二變量為例）如表7-3所示，A BY 0 01 0 11 1 01 1 10幾種常用的邏輯運算表7-3圖7-9 “與非”邏輯的邏輯符號“或非”邏輯表達式可以寫成： Y= 三變量“或非”邏輯真值表 A B CY 0 0 01 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10表7-4圖7-10 “或非” 邏輯符號“與或非”邏輯表達式Y(jié)= 圖7-11 “與或非”邏輯的邏輯符號 四變量“與或非”邏輯真值表 A B C DY 0

15、0 0 01 0 0 0 11 0 0 1 01 0 0 1 1 0 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 1 0 0 01 1 0 0 11 1 0 1 01 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 10 “異或”邏輯的表達式可以寫成：Y= A B 圖7-12 “異或”邏輯的邏輯符號 在化簡邏輯函數(shù)時，必須把“異或”邏輯表達式寫成Y= 才能進行化簡。Y=表7-6“異或” 真值表“異或”邏輯“同或” 表達式：Y= AB “同或”邏輯真值表圖7-13“同或”邏輯符號Y=同或是異或的反基本公式吸收律反演律分配律結(jié)合律交換

16、律重疊律互補律公 式 101律對合律名 稱 公 式 2基本公式和常用定理用簡單的公式證明略為復雜的公式A+AB=A證明：A+AB=A(1+B)=A1=A應用舉例：被吸收公式證明證明：應用舉例：DCBCADCBCAA+=+被吸收證明：1吸收例: 反演定理用真值表證明，即檢驗等式兩邊函數(shù)的真值表是否一致【例7-3】 用真值表證明公式（18） = 是否正確A BY1Y2=0 011110 101001 000101 10000 由真值表可見，每一組變量的取值下，Y1與Y2的真值表完全相同，所以等式成立。（2） A+ BA+B證明：A+ B（A+ ）（A+B） （分配律） 1（A+B） （互補律） A

17、+B 等式成立 （3） AB+A A證明：AB+A A（B+ ） （分配律） A1 （互補律） A 等式成立 （4） AB+ CBCAB+ C證明：AB+ CBCAB+ C(A+ ）BCAB+ CABC+ BC AB（1+C）+ C（1+B） AB+ C 等式成立（5） 證明： （A+ ） ( +B ) （反演律） A +AB+ + B （分配律） AB+ （互補律） 等式成立 邏輯代數(shù)中的基本規(guī)則 邏輯代數(shù)中有三個基本規(guī)則，充分應用這些規(guī)則，可以擴大公式的應用范圍，還可以減少一些公式的證明。 代入規(guī)則: 任何一個含有變量A的等式，若將所有出現(xiàn)A的位置都用另一個邏輯等式代替，則該等式仍然成立，

18、這個規(guī)則稱為代入規(guī)則。 因為變量A只有“0”和“1”兩種取值，將A0和A=1代入等式，等式一定成立。而對于任何一個邏輯等式也和邏輯變量一樣，也只有“0”和“1”兩種取值，因此用它取代等式中的A時，等式自然會成立。因此代入規(guī)則不需證明，即可以認為是正確的。 對于任何一個邏輯表達式Y(jié)，如果將式中的所有“”換成“”，“”換成“”；“0”換成“1”，“1” 換成“0”；“原變量”換成“反變量”， “反變量” 換成“原變量”；就可以得到原邏輯式Y(jié)的“非”，即 ,這個規(guī)則稱為反演規(guī)則。 反演規(guī)則用于求一個已知邏輯表達式的“非”，即已知Y求 。注意：反演運算前后，函數(shù)式中運算的優(yōu)先順序（先“與”后“或”）應

19、該保持不變。不是一個變量上的“非”號應該保持不變。反演規(guī)則【例7-4】 已知邏輯表達式 Y= +CD 求 解 根據(jù)反演規(guī)則直接寫出 （A+B）（ + ）注意：為了保證運算前后的優(yōu)先順序不變，可以在適當?shù)牡胤郊永ㄌ??！纠?-5】 已知Y= 求解 根據(jù)反演規(guī)則直接寫出 = 上面兩個非號應保持不變。 對于任何一個邏輯表達式Y(jié)，如果把Y中的所有的“”換成“”，“”換成“”；“0”換成“1”，“1” 換成“0”，就可以得到一個新的邏輯表達式Y(jié)。Y與Y互為對偶式。當某個邏輯恒等式成立時，則它的對偶式也成立，這個規(guī)則稱為對偶規(guī)則。 應用對偶規(guī)則可以減少公式的證明范圍。在【例7-3】中我們證明了公式（18）

20、是成立的，公式（8）就是公式（18）的對偶式，根據(jù)對偶規(guī)則公式（8）也成立。 注意：對偶前后運算的優(yōu)先順序保持不變。原變量和反變量不互換，多個變量上的非號不變。【例7-6】 已知YAB+ BC 求其對偶式Y(jié)解 根據(jù)對偶規(guī)則直接寫出Y（A+B）（B+C） 對偶規(guī)則邏輯函數(shù)的概念 如果將邏輯變量作為輸入 ，將運算結(jié)果作為輸出，那么當輸入變量的取值確定之后，輸出的值便被惟一的確定下來。這種輸出與輸入之間的關(guān)系就稱為邏輯函數(shù)關(guān)系，簡稱為邏輯函數(shù)。 用公式表示為：Y= F(A，B，C，D) 。這里的A、B、C、D為邏輯變量，Y為邏輯函數(shù)，F(xiàn)為某種對應的邏輯關(guān)系。 邏輯函數(shù)化簡 任何一件具有因果關(guān)系的事情

21、都可以用一個邏輯函數(shù)來表示。 例如：在舉重比賽中有三個裁判員，規(guī)定只要兩個或兩個以上的裁判員認為成功，試舉成功；否則試舉失敗。 將三個裁判員作為三個輸入變量，分別用A、B、C來表示，并且 “1”表示該裁判員認為成功，“0”表示該裁判員認為不成功。Y作為輸出的邏輯函數(shù)，Y=1表示試舉成功，Y=0表示試舉失敗。則Y與A、B、C之間的邏輯關(guān)系式就可以表示為 Y=F(A、B、C)。邏輯函數(shù)的表示方法 任何一個邏輯函數(shù)都可以有真值表、邏輯函數(shù)式、邏輯圖和卡諾圖四種表示方法。 真值表是一個表格，是表示邏輯函數(shù)的一種方法。 對于一個確定的邏輯函數(shù)，它的真值表是惟一的。 具體方法是：將輸入變量所有的取值組合列

22、在表的左邊，分別求出對應的輸出的值（即函數(shù)值），填在對應的位置上就可以得到該邏輯關(guān)系的真值表。設(shè)A、B、C為輸入變量，F(xiàn)為輸出變量。將輸入、輸出的所有可能狀態(tài)一一對應地列出 將“舉重裁判”的邏輯關(guān)系列出真值表。如表7-10所示。 表7-10“舉重裁判”邏輯關(guān)系真值表 A B CY 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11 用真值表表示邏輯函數(shù)的優(yōu)點是： 可以直觀、明了地反映出函數(shù)值與變量取值之間的對應關(guān)系； 由實際問題抽象出真值表比較容易。 用真值表表示邏輯函數(shù)缺點是： 由于一個變量有二種取值，二個變量有224種取值組合，n

23、個變量有2 n種取值組合。因此變量多時真值表太龐大，麻煩。一般情況下多于四變量時不用真值表表示邏輯函數(shù)； 不能直接用于化簡。 邏輯函數(shù)式是將邏輯變量用與、或、非等運算符號按一定規(guī)則組合起來表示邏輯函數(shù)的一種方法。簡稱為表達式。 例如前面講的三種基本邏輯關(guān)系的表達式。 再例如“舉重裁判”函數(shù)關(guān)系可以表示為： Y= BC+A C+AB +ABC 上式：每一項中變量之間為邏輯乘，所以每一項稱為一個乘積項。而表達式四項之間為“或”的邏輯關(guān)系，上式稱為“與或”表達式。 邏輯函數(shù)的表示方法 邏輯函數(shù)式表示法的優(yōu)點是： 簡單、容易記憶； 不受變量個數(shù)的限制； 可以直接用公式法化簡邏輯函數(shù)。 邏輯函數(shù)式表示法

24、的缺點是：不能直觀地反映出輸出函數(shù)與輸入變量之間的一一對應的邏輯關(guān)系。 邏輯圖是用邏輯符號表示邏輯函數(shù)的一種方法。 每一個邏輯符號就是一個最簡單的邏輯圖。為了畫出表示“舉重裁判”的邏輯圖只要用邏輯符號來代替式（8-1）中的運算符號既可以得到如圖7-14所示的邏輯圖。 圖7-14 “舉重裁判”邏輯圖 邏輯圖表示法用邏輯圖表示邏輯函數(shù)的優(yōu)點是：最接近工程實際，圖中每一個邏輯符號通常都有相應的門電路與之對應。它的缺點是：不能用于化簡；不能直觀的反映出輸出函數(shù)與輸入變量之間的對應關(guān)系。 每一種表示方法都有其優(yōu)點和缺點。表示邏輯函數(shù)時應該視具體情況而定。要揚長避短。 邏輯函數(shù)的標準形式 用邏輯函數(shù)式表示

25、邏輯函數(shù)時，邏輯函數(shù)有兩種標準形式，其一為最小項之和的形式；其二為最大項之積的形式。 最小項與最小項之和的形式 在n個變量的邏輯函數(shù)中，如果m是包含n個變量的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現(xiàn)且僅出現(xiàn)一次，則稱m為該組變量的最小項。 例如：Y(A，B，C) C BC中，第二項為最小項，第一項中由于沒有出現(xiàn)變量A，所以不是最小項 ，而n個變量有2 n個最小項。 在邏輯函數(shù)的真值表中，輸入變量的每一組取值組合都是一個最小項。 為了使用方便，需要將最小項進行編號，記作m i。方法是：將變量取值組合對應的十進制數(shù)作為最小項的編號。 二變量的最小項為m 0 m 3；三變量為m 0

26、m 7；四變量為m 0 m 15。 最小項有如下性質(zhì)：在輸入變量的任何取值組合下，必有一個且僅有一個最小項的值為1。全體最小項之和為1。任意兩個最小項的乘積為0。具有相鄰性的兩個最小項之和，可以合并成一個乘積項，合并后可以消去一個取值互補的變量。留下取值不變的變量 如果一個邏輯函數(shù)式的每一項都是最小項，則這個邏輯函數(shù)式稱為最小項表達式，否則不是最小項表達式。 任何一個邏輯函數(shù)都可以表示成最小項之和的標準形式。 【例7-10】 把邏輯函數(shù) Y=A +BC+ABC 展開成最小項表達式解 利用基本公式A + =1；A1 = A及A + A = A可以將任意邏輯函數(shù)式展開成最小項表達式。Y = A (

27、B+ ) + (A+ ) BC+ABC = AB + A +ABC+ BC +ABC = ABC+AB +A + BC = m 7 + m 6 + m 4 + m 3= m ( 7, 6, 4, 3 )邏輯函數(shù)的公式化簡法 對于同一個邏輯函數(shù)，可以有多個不同的邏輯表達式，即邏輯函數(shù)的表達式不是唯一的。例如邏輯式 Y1= BC+ABC+BC，Y2= BC這兩個表達式就是同一個邏輯函數(shù)。 邏輯函數(shù)化簡的方法有兩種。一種是公式化簡法，另一種是卡諾圖化簡法。首先討論第一種化簡的方法公式化簡法。 第二個表達式就是第一個表達式通過化簡得到的。因此為了得到最簡單的邏輯電路，就需要對邏輯函數(shù)式進行化簡。這是使

28、用小規(guī)模集成電路（如門電路）設(shè)計組合邏輯電路所必需的步驟之一。 邏輯函數(shù)化簡的方法有兩種。一種是公式化簡法，另一種是卡諾圖化簡法。首先討論第一種化簡的方法公式化簡法。 最簡單 “與或”表達式應該同時滿足兩點要求：乘積項的個數(shù)最少。在乘積項的個數(shù)最少的前提下，每一個乘積項中變量的個數(shù)最少【例7-11】 把Y = A B + B C 變換成“與非與非”表達式 解 根據(jù)“非非”律，對“與或”表達式兩次取“非”，還是原來的表達式，然后對除了最外層“非號”以外的部分應用反演律，可以得到“與非與非”表達式Y(jié) = = = 利用基本公式和常用公式，消去邏輯函數(shù)表達式中多余的乘積項和多余的變量，就可以得到最簡單

29、的“與或”表達式，這個過程稱為邏輯函數(shù)的公式化簡法。公式化簡法沒有固定的步驟。不僅要有對公式的熟練、靈活的運用，而且還要有一定的運算技巧。這里歸納的僅僅是幾種常用的方法。邏輯函數(shù)的化簡方法邏輯函數(shù)的最簡的標準 用邏輯代數(shù)法化簡并項法運用公式 將兩項合并為一項，消去一個變量。例：與項最少，即表達式中“+”號最少。每個與項中的變量數(shù)最少，即表達式中“ ”號最少。吸收法消去法運用吸收律 A+AB=A，消去多余的與項。例：例：運用吸收律 消去多余因子。先通過乘以 或加上 ， 增加必要的乘積項，再用以上方法化簡。例：配項法例: 解：（利用 ）（利用A+AB=A）（利用 ）在化簡邏輯函數(shù)時，要靈活運用上述

30、方法，才能將邏輯函數(shù)化為最簡。例：反變量吸收提出AB=1提出A例：反演配項被吸收被吸收 利用公式A B + A A 把兩項合并成一項，合并的過程中消去一個取值互補的變量。 【例7-12】 化簡邏輯函數(shù) Y1 = B C + B Y2 = B +A +解 Y1 = B C + B = BY2 = B +A + = B +（A+ ） = B + =合并項法吸收法 利用公式A + A B = A 和 A B + CB C A B + C 消去多余的乘積項。 【例7-13】 化簡邏輯函數(shù) Y1 = C + A CD Y2 = BC + A D + BCDE解 Y1 = C + A CD = C Y2

31、= BC + A D + BCDE = BC + A D消變量法 利用公式A + BA + B消去乘積項中多余的變量 【例7-14】 化簡邏輯函數(shù) Y = B + A + 解 Y = B +A + = B + (A + ) = B + = B + 利用公式A + = 1，在適當?shù)捻椫谐?（1A + ），拆成兩項后分別與其它項合并，進行化簡；利用A + A = A在表達式中重復寫入某一項，然后同其它項合并進行化簡。 配項法 化簡邏輯函數(shù)時往往需要綜合應用以上各種方法，才能得到最簡單的“與或”表達式。 【例7-16】 化簡邏輯函數(shù) Y= ABC +ABD+BC +ABC+ B D+B 解 Y =

32、(A B C + A B C )（A B D + B D）+ B C + B = A B C + B D + B C + B 吸收法 = (A B C + B ) + (B D + B C ) = A B + B + B D + B C 消去法 = A B + ( B + B C ) + B D = A B +B +B D 并項法 = B 吸收法 【例7-17】 用公式法求證等式 A +BD+CDE+ D=A +D成立用公式法求證等式就是（利用基本公式或常用公式）從等式的一邊推出等式的另一邊證明 A +BD+CDE+ DA +（BD+ D）+CDE A +D+CDE A +D 等式成立 應用公

33、式法還可以證明等式是否成立 邏輯函數(shù)有四種表示方法，分別是真值表、邏輯函數(shù)式、邏輯圖和卡諾圖。前三種方法已經(jīng)講過，此處首先介紹邏輯函數(shù)的第四種表示方法卡諾圖表示法。 邏輯函數(shù)的卡諾圖化簡法三變量卡諾圖 A Bm0m1m3m2 AB 00 01 11 10m0m1m3m2m4m5m7m6 A B Cm0m1m3m2m4m5m7m6 BC 00 01 11 10 A 01空白卡諾圖 一個小方格代表一個最小項，然后將這些最小項按照一定規(guī)律排列起來 二變量卡諾圖ABCD0001111000011110四變量卡諾圖單元編號0010，對應于最小項：ABCD=0100時函數(shù)取值函數(shù)取0、1均可。只有一項不同

34、從真值表到卡諾圖 解： 該函數(shù)為三變量，先畫出三變量卡諾圖，然后根據(jù)真值表將8個最小項L的取值0或者1填入卡諾圖中對應的8個小方格中即可。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111L 真值表ABC0000111110 A B C11110000 【例7-18】 已知邏輯函數(shù) Y= +AB+ BC畫出表示該函數(shù)的卡諾圖解 邏輯函數(shù)的真值表如表7-14所示。根據(jù)對應編號直接填好卡諾圖，如圖7-18所示 表7-14 例7-18真值表 A B CY 0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 10 1 1

35、 01 1 1 11 圖7-18 例7-18卡諾圖 如果表達式為最小項表達式，則可直接填入卡諾圖。例 用卡諾圖表示邏輯函數(shù)F BC 00 01 11 10 A 0111110000如不是最小項表達式，應先將其先化成最小項表達式，再填入卡諾圖。從邏輯表達式到卡諾圖 由邏輯函數(shù)表達式填卡諾圖 首先把邏輯函數(shù)表達式展開成最小項表達式，然后在每一個最小項對應的小方格內(nèi)填“1”，其余的小方格內(nèi)填“0”就可以得到該邏輯函數(shù)的卡諾圖。 待熟練以后可以應用觀察法填卡諾圖（與由邏輯表達式填真值表的方法相同）。 仍然以例7-18中的邏輯函數(shù)為例Y = + A B (C+ )+ BC = + A BC+A B +

36、BC= m 7 + m 6 + m 3+ m 0在小方格m7、m6、m3、m0中填“1”，其余小方格中填“0”，仍然 可以得到如圖7-18所示的卡諾圖。 如果已知邏輯函數(shù)的卡諾圖，寫出該函數(shù)的邏輯表達式。其方法與由真值表寫表達式的方法相同，即把邏輯函數(shù)值為“1”的那些小方格代表的最小項寫出，然后“或”運算，就可以得到與之對應的邏輯表達式。 由于卡諾圖與真值表一一對應，所以用卡諾圖表示邏輯函數(shù)不僅具有用真值表表示邏輯函數(shù)的優(yōu)點，而且還可以直接用來化簡邏輯函數(shù)。但是也有缺點：變量多時使用起來麻煩，所以多余四變量時一般不用卡諾圖表示。 用卡諾圖化簡邏輯函數(shù) 化簡的依據(jù)：基本公式A+ =1；常用公式A

37、B+A =A 因為卡諾圖中最小項的排列符合相鄰性規(guī)則，因此可以直接的在卡諾圖上合并最小項。因而達到化簡邏輯函數(shù)的目的。 合并最小項的規(guī)則 如果相鄰的兩個小方格同時為“1”，可以合并一個兩格組（用圈圈起來），合并后可以消去一個取值互補的變量，留下的是取值不變的變量。相鄰的情況舉例如圖7-19所示。 圖7-19 合并兩格組 如果相鄰的四個小方格同時為“1”，可以合并一個四格組，合并后可以消去二個取值互補的變量，留下的是取值不變的變量。相鄰的情況舉例如圖8-20所示。 圖7-20 合并四格組 如果相鄰的八個小方格同時為“1”，可以合并一個八格組，合并后可以消去三個取值互補的變量，留下的是取值不變的變

38、量。相鄰的情況舉例如圖7-21所示。 圖7-21 合并八格組 畫圈的原則是：所有的“1”都要被圈到。圈要盡可能的大。圈的個數(shù)要盡可能的少。用卡諾圖化簡邏輯函數(shù)的步驟：把給定的邏輯函數(shù)表達式填到卡諾圖中找出可以合并的最小項（畫圈，一個圈代表一個乘積項）寫出合并后的乘積項，并寫成“與或”表達式 化簡邏輯函數(shù)時應該注意的問題：合并最小項的個數(shù)只能為2 n ( n = 0, 1, 2, 3 )如果卡諾圖中填滿了“1”則Y=1函數(shù)值為“1”的格可以重復使用，但是每一個圈中至少有一個“1”未被其它的圈使用過，否則得出的不是最簡單的表達式。 C A B D1111111 C A B D11111111 邏輯

39、函數(shù)的卡諾圖化簡法卡諾圖化簡邏輯函數(shù)的原理 2個相鄰的最小項可以合并，消去1個取值不同的變量。4個相鄰的最小項可以合并，消去2個取值不同的變量。8個相鄰的最小項可以合并，消去3個取值不同的變量總之，2n個相鄰的最小項可以合并，消去n個取值不同的變量。 C A B D111111111111相臨單元的個數(shù)是2N個，并組成矩形時，可以合并ABCD0001111000011110AD用卡諾圖合并最小項的原則ABCD0001111000011110不是矩形先找面積盡量大的組合進行化簡，可以減少更多的因子。各最小項可以重復使用。注意利用無所謂狀態(tài)，可以使結(jié)果大大簡化。所有的1都被圈過后，化簡結(jié)束?；喓?/p>

40、的邏輯式是各化簡項的邏輯和。畫出邏輯函數(shù)的卡諾圖。合并相鄰的最小項，即根據(jù)前述原則畫圈。寫出化簡后的表達式。每一個圈寫一個最簡與項，規(guī)則是取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進行邏輯加，即得最簡與或表達式。 用卡諾圖化簡邏輯函數(shù)的步驟ABC0001111001ABBCF=AB+BC利用卡諾圖化簡例：ABCD0001111000011110ABD例：ABCD0001111000011110A例 已知真值表如圖，用卡諾圖化簡101狀態(tài)未給出，即是無所謂狀態(tài)。ABC0001111001化簡時可以將無所謂狀態(tài)當作1或0，目的是得到最簡結(jié)果。認為是1AF

41、=AA01BC0100111010110110結(jié)論：邏輯函數(shù)最簡與或式不是唯一的（但最小項表達式唯一）例:【例7-19】 用卡諾圖化簡邏輯函數(shù)Y=A +AC+BC+AB解 首先畫出邏輯函數(shù)Y的卡諾圖，如圖8-22所示。由圖8-22可以看出，可以合并一個四格組和一個二格組，合并后為Y=A+BC 圖7-22 例7-19卡諾圖 【例7-20】 化簡邏輯函數(shù)Y(A，B，C，D)=m ( 0,2,4,7,8,9,10,11 )解 此題是邏輯函數(shù)的最小項表示法，表達式中出現(xiàn)的最小項對應的小方格填“1”，其余的小方格填“0”。 得到邏輯函數(shù)的卡諾圖如圖7-23所示。合并二個四格組、一個二格組和一個孤立的“1

42、”。合并后為Y= +A + + BCD 圖7-23 例7-20卡諾圖 具有任意項的邏輯函數(shù)的化簡 n變量有2 n 種取值組合。實際應用中常常會遇到這樣的情況，有一些變量組合實際上不可能出現(xiàn)。 例如用二進制代碼表示十進制數(shù)的時候，需用四位二進制代碼表示一位十進制數(shù)，而四位二進制代碼有2416種狀態(tài)，只用其中十種組合表示十個數(shù)字，其余六種組合根本不使用。這些根本不可能出現(xiàn)的變量組合稱為約束項，或稱為任意項。用“”表示。“任意項”意思是說：“”可以看作“0”，也可以看作“1”。 由于“”的取值對函數(shù)值沒有影響，所以可以利用任意項化簡邏輯函數(shù),得到最簡單的邏輯函數(shù)表達式。 A C +A CD+AB +

43、AB D+ABC +ABCD=0。 由于每一組變量的取值組合都會使唯一的一個最小項的值為“1”，當某些變量的取值組合不可能出現(xiàn)時（即任意項），我們可以用這些最小項等于“0”來表示。 這僅僅是一種表示方法。例如8421碼中用四個變量ABCD的取值組合表示十進制數(shù)時，僅使用00001001這十種變量取值組合，而10101111不可能出現(xiàn)。這六種變量取值組合就是任意項。可以表示為：【例7-22】化簡邏輯函數(shù)Y=m（1，2，7，8）任意項為m0+m3+m4+m5+m6+m10+ m11+m15 = 0解 畫出邏輯函數(shù)Y的卡諾圖如圖8-25所示。由圖8-25可以看出，如果不利用任意項該邏輯函數(shù)不能化簡；

44、如果利用任意項則可以得到最簡單的表達式Y(jié)= 。 圖7-25 例7-22卡諾圖 注意：利用的任意項如m0、m3、m4、m5、m6、m10要看成“1”；未利用的任意項如m11、m15要看成“0”。 三種表示方法之間的轉(zhuǎn)換 由真值表寫出邏輯函數(shù)式 找出使邏輯函數(shù)Y1的行，每一行用一個乘積項表示。其中變量取值為“1”時用原變量表示；變量取值為“0”時用反變量表示。將所有的乘積項或運算，既可以得到Y(jié)的邏輯函數(shù)式。 例如：由表8-10“舉重裁判”真值表寫表達式。 表中輸入變量為以下四種情況時Y為“1”：A=0 B=1 C=1（會使乘積項 BC=1）；A=1 B=0 C=1（會使乘積項A C=1 ）；A=1

45、 B=1 C=0（會使乘積項AB =1 ）；A=1 B=1 C=1（會使乘積項ABC=1 ）。因此Y的邏輯函數(shù)式應當?shù)扔谒膫€乘積項的“或”運算，即 Y BCA CAB ABC 由邏輯函數(shù)式列出真值表 真值表左邊變量的取值組合是固定的，把真值表左邊每一種變量的取值組合代入邏輯函數(shù)式中，求出函數(shù)值，填在對應的位置上。列成表格即得到該函數(shù)的真值表。 【例7-23】 已知邏輯函數(shù)Y=AB+ 求真值表 表7-11 例7-23真值表 解 該邏輯函數(shù)由二個變量組成，所以用兩個變量的真值表。二變量有224種變量取值組合，分別代入邏輯函數(shù)式中求出函數(shù)值，填在對應的位置上，可以得到如表8-11所示的真值表。 A

46、BY 0 01 0 10 1 00 1 11由邏輯函數(shù)式畫出邏輯圖 把邏輯函數(shù)式中的每一種邏輯關(guān)系用相對應的邏輯符號表示出來即可以得到該邏輯函數(shù)的邏輯圖?！纠?-24】 已知邏輯函數(shù)式 Y=A + B 畫出邏輯圖解 由表達式可以知道，把 、 分別用“非”的邏輯符號表示，然后把 和B；A和 用“與”的邏輯符號表示，最后用“或”的邏輯符號表示A 和 B的或運算。得到如圖7-15所示的邏輯圖。 圖7-25 例7-24邏輯圖 由邏輯圖寫出邏輯函數(shù)式 由邏輯圖寫邏輯函數(shù)式是從輸入端到輸出端逐級寫出每一個邏輯符號所對應的邏輯函數(shù)式?！纠?-9】邏輯圖如圖8-16所示，寫出該邏輯函數(shù)的邏輯函數(shù)式。 圖7-2

47、6 例7-25邏輯圖 解 從輸入端開始，逐個寫出。設(shè)門1的輸出為Y1，Y1 ，門2的輸出為Y2，Y2 ，門3的輸出為Y3，Y3 ，門4的輸出為Y4， Y4 ，門5的輸出為Y5，Y5Y3Y4 補充:組合邏輯電路知識 根據(jù)電路的邏輯功能和結(jié)構(gòu)的不同，數(shù)字電路分為組合邏輯電路和時序邏輯電路兩大類。本章介紹的是組合邏輯電路。簡稱組合電路。 組合邏輯電路的基本概念 在邏輯電路中，任意時刻的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與輸入信號作用之前電路的狀態(tài)無關(guān)，這種電路稱為組合邏輯電路。組合邏輯電路的框圖如圖7-3-1所示。 圖7-3-1組合邏輯電路框圖 組合邏輯電路由各類門電路組成，也有具有一定邏輯功能的

48、集成電路。 常用的集成組合邏輯電路有：編碼器、譯碼器、加法器、數(shù)值比較器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。 組合邏輯電路的分析方法 組合邏輯電路分析的目的：對組合邏輯電路的分析是指根據(jù)給定的邏輯圖，找出或驗證電路的邏輯功能。 組合邏輯電路分析的思路：由邏輯圖開始表達式真值表。因為真值表最能體現(xiàn)邏輯函數(shù)與邏輯變量之間的關(guān)系，所以由真值表可以總結(jié)出所給邏輯圖的邏輯功能。 從輸入到輸出逐級寫出給定的組合邏輯電路的邏輯表達式。 化簡或變換邏輯表達式。 做出最簡單的邏輯函數(shù)的真值表。 根據(jù)真值表確定（或驗證）所給電路的邏輯功能。組合邏輯電路分析的一般步驟電路 結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系 【例7-3-1】分析如

49、圖7-3-2（a）所示電路的邏輯功能，并用“與非”門實現(xiàn)該邏輯電路。 圖7-3-2 例7-3-1的邏輯圖 解 逐級寫出邏輯表達式： Y1AB，Y2 =BC，Y3 =AC所以 Y=Y1+Y2+Y3= AB+BC+AC 化簡或變換邏輯表達式：由于表達式為最簡單的，所以不需要化簡。根據(jù)題中的要求，需要把表達式變換成“與非與非”表達式： Y= AB+BC+AC 根據(jù)表達式列出真值表如表10-1所示表7-3-1 例7-3-1的真值表 A B CY 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11 確定電路的邏輯功能.由表7-3-1可以看出，當

50、輸入變量A、B、C中有兩個及兩個以上的變量取值為“1”時，電路輸出Y=1；否則電路輸出Y=0。所以該電路的邏輯功能是：“多數(shù)表決電路”。根據(jù)變換后的表達式作出用“與非”門實現(xiàn)的邏輯圖，如圖7-3-2（b）所示。 例：分析下圖的邏輯功能 &ABF真值表相同為“0”不同為“1”異或門=1例：分析下圖的邏輯功能 &ABF真值表相同為“1”不同為“0”同或門=1任務要求最簡單的邏輯電路指定實際問題的邏輯含義，列出真值表，進而寫出邏輯表達式。用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡。列出輸入輸出狀態(tài)表并畫出邏輯電路圖。設(shè)計步驟：組合邏輯電路的設(shè)計 例：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意

51、則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為 F，多數(shù)贊成時是“1”，否則是“0”。根據(jù)題意列出邏輯狀態(tài)表。邏輯狀態(tài)表列邏輯表達式并化簡根據(jù)邏輯表達式畫出邏輯圖&1&ABBCF&ABCF若用與非門實現(xiàn)第三節(jié) 編碼器和譯碼器 在日常生活中，要實現(xiàn)的邏輯問題有許多種，為實現(xiàn)這些邏輯問題而設(shè)計的邏輯電路也千變?nèi)f化。但是在實踐中，人們發(fā)現(xiàn)有許多邏輯電路經(jīng)常被大量、重復使用。所以就把這些經(jīng)常大量、重復使用而且具有一定邏輯功能的電路，制作成中規(guī)模的集成電路產(chǎn)品，供大家直接選用。編碼器

52、 例如TTL型有標準的74/54系列；CMOS有4000系列、74HC系列等。這些集成電路產(chǎn)品具有通用性強、兼容性好、功率損耗小、工作穩(wěn)定可靠，成本低等優(yōu)點.用一組二進制代碼表示某種信息的過程稱為編碼，完成編碼功能的邏輯電路稱為編碼器。按照輸出代碼不同分類：二進制編碼器、二十進制編碼器按照工作方式不同分類：普通編碼器和優(yōu)先編碼器。8421(二-十進制)編碼器:用四位二進制代碼表示一位十進制數(shù)（也可以是十種其它信息），稱為二十進制編碼。完成二十進制編碼的電路稱為二十進制編碼器。二十進制編碼器能將I 0I 9（對應著09）10個有效的輸入信號編成8421BCD碼。十個輸入需要幾位輸出？四位輸入:I

53、0 I9。輸出：F3 F0 列出狀態(tài)表如下：普通編碼器 普通型編碼器，某一時刻只允許一個輸入端為有效的輸入信號。否則輸出的編碼有可能出錯。狀態(tài)表邏輯圖課本P154二進制編碼器 二進制編碼器的邏輯功能是：根據(jù)產(chǎn)生了有效電平（可能是高電平，也可能是低電平，視具體情況而定）的輸入端的序號，在輸出端產(chǎn)生一組對應的二進制編碼。 3位二進制普通編碼器 3位二進制編碼器的邏輯圖，如下圖示。圖中的 0 7（ 0是隱含的）為輸入信號，“非號”表示低電平為有效的輸入電平，Y2Y0為輸出。 圖7-3-3 3位二進制編碼器邏輯圖 根據(jù)組合邏輯電路分析的步驟，首先寫出邏輯函數(shù)表達式 ： 式中輸入變量上的“非號”代表低電

54、平是有效的輸入電平，與圖中輸入變量上的非號相對應。 根據(jù)表達式可以得到如表7-3-2所示的真值表 7 6 5 4 3 2 1 0 2 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 表7-3-2 3位二進制編碼器真值表 由表7-3-2可以看出，當任何一個輸入端為有效電平（本例為低電平有效

55、）時，三個輸出端的取值組成對應的3位二進制代碼，例如當 50時，輸出的代碼為“101”，當 10時，輸出的代碼為“001”。因此電路能對任何一個輸入信號進行編碼。 由于電路有8個輸入端，3個輸出端，因此又稱為8線3線編碼器。 8線3線優(yōu)先編碼器 普通編碼器的優(yōu)點是：結(jié)構(gòu)簡單。 缺點是：某一時刻只允許一個輸入端有輸入信號。 為了克服普通編碼器的缺點，而設(shè)計了優(yōu)先編碼器。 在優(yōu)先編碼器中，允許同時輸入幾個輸入信號，但是電路只對其中優(yōu)先級別最高的一個輸入信號進行編碼。 常用的中規(guī)模集成編碼器大多數(shù)是優(yōu)先編碼器，圖7-3-4中給出了優(yōu)先編碼器74LS148及CC4532的引腳排列圖。 其中圖7-3-4

56、（a）是TTL型74LS148的引腳排列圖。圖7-3-4（b）是CMOS型CC4532的引腳排列圖。 優(yōu)先編碼器 圖7-3-4 8線3線優(yōu)先編碼器引腳圖 74148, 8線-3線優(yōu)先編碼器編碼器的應用舉例 【例7-3-2】 用兩片74LS148對16個輸入信號進行編碼。即把I15 I0編成11110000 解 一片74LS148有8個輸入端，二片74LS148有16個輸入端。每一片7輸入端的優(yōu)先權(quán)最高，0輸入端的優(yōu)先權(quán)最低。對16個輸入信號進行編碼，則15輸入端的優(yōu)先權(quán)最高，0輸入端的優(yōu)先權(quán)最低。 把第一片的70作為總輸入的I15I8，把第二片的70作為總輸入的I7I0。只有I15I8都沒有編

57、碼信號輸入時，才對I7I0的輸入信號編碼。所以用第一片的選通輸出端 來控制第二片的選通輸入端 。對16個輸入信號進行編碼需要4個輸出端，每一片74LS148只有三個輸出端，需要把兩片74LS148的相對應的輸出端“或”運算，作為低三位的輸出端，最高位的輸出用擴展端 來實現(xiàn)。但是有編碼信號輸入時 0，無編碼信號輸入時 1。當?shù)谝黄芯幋a輸入時，輸出的編碼為11111000，即最高位為“1”；當?shù)诙芯幋a信號輸入時，輸出編碼為01110000最高位為“0”，所以只用第一片的 加“非門”即可實現(xiàn)。連接示意圖如圖10-5所示。 圖7-3-5 例7-3-2連接示意圖 譯碼器 譯碼是編碼的逆過程。 將二

58、進制代碼的原來的含意翻譯出來的過程稱為譯碼。 譯碼器輸入的是一組代碼，輸出的是與代碼相對應的高、低電平。 完成譯碼功能的電路稱為譯碼器。 常用的譯碼器有：二進制譯碼器、二十進制譯碼器和顯示譯碼器。 二進制譯碼器工作原理 將二進制代碼翻譯成對應的輸出信號的電路稱為二進制譯碼器。 圖7-3-8（a）是二進制譯碼器的框圖。輸入信號是二進制代碼，輸出的是高、低電平信號。每輸入一組代碼，只有一個對應的輸出端為有效狀態(tài)（高電平或低電平），其余輸出端保持無效狀態(tài)。或者說二進制譯碼器有多個輸出端，每輸入一組代碼必有一個而且只有一個輸出端有信號輸出，其余的輸出端均無信號輸出。 圖7-3-8 二進制譯碼器 如圖7

59、-3-8（a）所示： 如果輸入的是n位二進制代碼，譯碼器有2 n個輸出端。 因此2位二進制譯碼器有4個輸出端，又可以稱為2線4線譯碼器；同理3位二進制譯碼器稱為3線8線譯碼器；4位二進制譯碼器稱為4線16線譯碼器等等。圖7-3-8（b）是集成3線8線譯碼器74LS138的引腳圖。 圖7-3-9 74LS138的邏輯圖 在圖7-3-9中A、B、C是三個輸入端，Y7 Y0是八個輸出端。 G1、 、 是三個控制輸入端。當G1=1、 0時譯碼器正常譯碼；否則譯碼器不工作，所有輸出端都輸出高電平。 二進制譯碼器功能分析 按照組合邏輯電路的分析方法，當譯碼器正常工作時（門G輸出1時）可以由邏輯圖寫出表達式

60、 ： 由上式可以看出：譯碼器的輸出Y0 Y7正好是C、B、A三個變量（C為最高位）的全部最小項，所以這種譯碼器又可以稱為最小項譯碼器。只是它的輸出是最小項的非。 由前面分析看出，當控制端G11 0時如果將CBA作為三個輸入變量，則八個輸出端就是這三個變量的全部最小項，利用其它的門電路將這些最小項合理的連接起來，就可以實現(xiàn)任意由三個變量組成的邏輯函數(shù)。 下面的例子是74LS138的應用 【例7-3-3】 用74LS138實現(xiàn)邏輯函數(shù) Y=A C+B + C。 解 首先將待實現(xiàn)的邏輯表達式展開成最小項表達式：YA C+B + C AB +A C+ A + BC+ B + C m6+m5+ m4+m