ARM微處理器硬件結(jié)構(gòu)

1、 第二章 ARM微處理器硬件結(jié)構(gòu) 本章主要內(nèi)容：計算機(jī)體系結(jié)構(gòu)分類ARM版本及系列ARM處理器結(jié)構(gòu)存儲系統(tǒng)機(jī)制1計算機(jī)體體系結(jié)構(gòu)構(gòu)1.馮諾依曼曼結(jié)構(gòu)2計算機(jī)體體系結(jié)構(gòu)構(gòu)2.哈哈佛體系系結(jié)構(gòu)3ARM簡介ARM（AdvancedRISCMachines）系列微處處理器，采用的的ARM技術(shù)知識識產(chǎn)權(quán)（IP）核都是由由ARM公司提供供的。ARM公司本身身不生產(chǎn)產(chǎn)芯片，轉(zhuǎn)讓設(shè)設(shè)計許可可，由合合作公司司生產(chǎn)各各具特色色的芯片片。ARM32位體系結(jié)結(jié)構(gòu)目前前被公認(rèn)認(rèn)為是嵌嵌入式應(yīng)應(yīng)用領(lǐng)域域領(lǐng)先的的32位嵌入式式RISC微處理器器結(jié)構(gòu)。從版本本1到版本6，ARM體系的指指令集功功能不斷斷擴(kuò)大。4ARM版本1V

2、1版架構(gòu)該版架構(gòu)構(gòu)只在原原型機(jī)ARM1出現(xiàn)過，沒有用用于商業(yè)業(yè)產(chǎn)品。其基本本性能有有:基本的數(shù)數(shù)據(jù)處理理指令（無乘法法）；基于字節(jié)節(jié)、半字字和字的的Load/Store指令;轉(zhuǎn)移指令令，包括括子程序序調(diào)用及及鏈接指指令；供操作系系統(tǒng)使用用的軟件件中斷指指令SWI；尋址空間間：64MB（226）。5ARM版本2V2版架構(gòu)該版架構(gòu)構(gòu)對V1版進(jìn)行了了擴(kuò)展，例如ARM2和ARM3（V2a）架構(gòu)，版版本2a是版本2的變種，ARM3芯片采用用了版本本2a。V2版架構(gòu)與與版本V1相比，增增加了以以下功能能：乘法和乘乘加指令令；支持協(xié)處處理器操操作指令令；快速中斷斷模式；SWP/SWPB的最基本本存儲器器與寄

3、存存器交換換指令;尋址空間間：64MB。6ARM版本3V3版架構(gòu)V3版架構(gòu)對對ARM體系結(jié)構(gòu)構(gòu)作了較較大的改改動：尋址空間間增至32位（4GB）；當(dāng)前程序序狀態(tài)信信息從原原來的R15寄存器移移到當(dāng)前前程序狀狀態(tài)寄存存器CPSR中（Current ProgramStatus Register）;增加了程程序狀態(tài)態(tài)保存寄寄存器SPSR（SavedProgram StatusRegister）；增加了中中止（Abort）和未定義義2種處理器器模式；增加了MRS/MSR指令，以以訪問新新增的CPSR/SPSR寄存器；增加了從從異常處處理返回回的指令令功能。7ARM版本4V4版架構(gòu)V4版架構(gòu)在在V3版上

4、作了了進(jìn)一步步擴(kuò)充，V4版架構(gòu)是是目前應(yīng)應(yīng)用最廣廣的ARM體系結(jié)構(gòu)構(gòu)，ARM7、ARM8、ARM9和StrongARM都采用該該架構(gòu)。指令集集中增加加了以下下功能：符號化和和非符號號化半字字及符號號化字節(jié)節(jié)的存/取指令；增加了16位Thumb指令集；完善了軟軟件中斷斷SWI指令的功功能；處理器系系統(tǒng)模式式引進(jìn)特特權(quán)方式式時使用用用戶寄寄存器操操作;把一些未未使用的的指令空空間捕獲獲為未定定義指令令。8ARM版本5V5版架構(gòu)V5版架構(gòu)是是在V4版基礎(chǔ)上上增加了了一些新新的指令令，ARM10和Xscale都采用該該版架構(gòu)構(gòu)。這些些新增命命令有：帶有鏈接接和交換換的轉(zhuǎn)移移BLX指令；計數(shù)前導(dǎo)導(dǎo)零CL

5、Z指令；BRK中斷指令令；增加了數(shù)數(shù)字信號號處理指指令（V5TE版）；為協(xié)處理理器增加加更多可可選擇的的指令。9ARM版本6V6版架構(gòu)V6版架構(gòu)是是2001年發(fā)布的的，首先先在2002年春季發(fā)發(fā)布的ARM11處理器中中使用。此架構(gòu)構(gòu)在V5版基礎(chǔ)上上增加了了以下功功能：THUMBTM：35%代碼壓縮縮；DSP擴(kuò)充：高高性能定定點(diǎn)DSP功能；JazelleTM：Jova性能優(yōu)化化，可提提高8倍；Media擴(kuò)充：音音/視頻性能能優(yōu)化，可提高高4倍。10ARM處理器系系列ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Inter的XscaleInter的StrongARM1

6、1ARM處理器結(jié)結(jié)構(gòu)從一下四四個方面面介紹：ARM和Thumb狀態(tài)RISC技術(shù)流水線技技術(shù)超標(biāo)量執(zhí)執(zhí)行12ARM和Thumb狀態(tài)V4版以后有：32位ARM指令集16位Thumb指令集，功能是是ARM指令集的的功能子子集。ARM7TDMI核以后，T變種的ARM微處理器器有兩種種工作狀狀態(tài)：ARM狀態(tài)Thumb狀態(tài)。13ARM與Thumb狀態(tài)轉(zhuǎn)換換在程序的的執(zhí)行過過程中，微處理理器可以以隨時在在兩種工工作狀態(tài)態(tài)之間切切換，并并且該轉(zhuǎn)轉(zhuǎn)變不影影響處理理器的工工作模式式和相應(yīng)應(yīng)寄存器器中的內(nèi)內(nèi)容。進(jìn)入Thumb狀態(tài)：當(dāng)當(dāng)操作數(shù)數(shù)寄存器器的狀態(tài)態(tài)位（位位0）為1時，執(zhí)執(zhí)行BX指令。進(jìn)入ARM狀態(tài)：當(dāng)當(dāng)操

7、作數(shù)數(shù)寄存器器的狀態(tài)態(tài)位（位0）為0時，執(zhí)行行BX指令。14RISC技術(shù)RISC體系結(jié)構(gòu)構(gòu)基本特特點(diǎn)：大多數(shù)指指令只需需要執(zhí)行行簡單和和基本的的功能，其執(zhí)行行過程在在一個機(jī)機(jī)器周期期內(nèi)完成成。只保留加加載/存存儲指令令。操作作數(shù)由加加載/存存儲指令令從存儲儲器取出出放寄存存器內(nèi)操操作。芯片邏輯輯不采用用或少采采用微碼碼技術(shù)，而采用用硬布線線邏輯。減少指令令數(shù)和尋尋址方式式。指令格式式固定，指令譯譯碼簡化化。優(yōu)化編譯譯。 15RISC技術(shù)ARM體系結(jié)構(gòu)構(gòu)還采用用了一些些特別的的技術(shù)：所有的指指令都可可根據(jù)前前面的執(zhí)執(zhí)行結(jié)果果決定是是否被執(zhí)執(zhí)行，提提高了指指令的執(zhí)執(zhí)行效率率?？捎肔oad/Stor

8、e指令批量量傳輸數(shù)數(shù)據(jù)，以以提高數(shù)數(shù)據(jù)的傳傳輸效率率?？稍谝粭l條數(shù)據(jù)處處理指令令中同時時完成邏邏輯處理理和移位位處理。16流水線技技術(shù)1ARM的3級流水線線 17流水線技技術(shù)多周期ARM指令的3級流水水線操作作18流水線技技術(shù)2ARM的流水線線設(shè)計問問題（1）縮縮短程序序執(zhí)行時時間:提高時鐘鐘頻率fclk減少每條條指令的的平均時時鐘周期期數(shù)CPI（2）解解決流水水線相關(guān)關(guān):結(jié)構(gòu)相關(guān)關(guān)數(shù)據(jù)相關(guān)關(guān)控制相關(guān)關(guān)19流水線技技術(shù)3ARM的5級流流水線ARM9和StrongARM架構(gòu)都采采用了5級流水水線.增加了I-Cache和D-Cache，把存儲器器的取指指與數(shù)據(jù)據(jù)存取分分開；增加了數(shù)數(shù)據(jù)寫回回的專門

9、門通路和和寄存器器；把指令的的執(zhí)行過過程分割割為5部部分:取指-指令譯譯碼-執(zhí)行-數(shù)據(jù)據(jù)緩存-寫回回20超標(biāo)量執(zhí)執(zhí)行通過重復(fù)復(fù)設(shè)置多多套指令令執(zhí)行部部件，同同時處理理并完成成多條指指令，實(shí)實(shí)現(xiàn)并行行操作，來達(dá)到到提高處處理速度度的目的的。所有ARM內(nèi)核，包包括流行行的ARM7、ARM9和ARM11等，都是是單周期期指令機(jī)機(jī)。ARM公司下一一代處理理器將是是每周期期能處理理多重指指令的超超標(biāo)量機(jī)機(jī)。但是是：超標(biāo)量處處理器在在執(zhí)行的的過程中中必須動動態(tài)地檢檢查指令令相關(guān)性性如果代碼碼中有分分支指令令；我們必須須將分支支被執(zhí)行行和分支支不被執(zhí)執(zhí)行這兩兩種情況況分開考考慮計算算執(zhí)行時時間幾乎乎是不可可

10、能的；計算執(zhí)行行時間幾幾乎是不不可能的的。21存儲器部部件的分分類按在系統(tǒng)統(tǒng)中的地地位分類類：“主存儲器器”(Main Memory,簡稱內(nèi)存存或主存存)“輔助存存儲器”(AuxiliaryMemory,SecondaryMemory,簡稱輔存存或外存存)按存儲介介質(zhì)分類類：磁存儲器器(MagneticMemory)，半導(dǎo)體集集成電路路存儲器器(通常常稱為半半導(dǎo)體存存儲器)，光存儲器器(Optical Memory)，激光光盤盤存儲器器(LaserOptical Disk)按信息存存取方式式分類：隨機(jī)存取取存儲器器RAM只讀存儲儲器ROM22存儲器的的組織和和結(jié)構(gòu)嵌入式存存儲器一一般采用用存儲

11、密密度較大大的存儲儲器芯片片，典型的嵌嵌入式存存儲器系系統(tǒng)由ROM、RAM、EPROM等組成。 23常用的存存儲器隨機(jī)存儲儲器（RAM）靜態(tài)隨機(jī)機(jī)存儲器器（SRAM）動態(tài)隨機(jī)機(jī)存儲器器（DRAM）只讀存儲儲器（ROM），它在嵌入入式系統(tǒng)統(tǒng)中非常常有用，因?yàn)樵S許多代碼碼或數(shù)據(jù)據(jù)不隨時時間改變變。工廠編程程的只讀讀存儲器器現(xiàn)場可編編程只讀讀存儲器器24存儲器的的性能大容量、高速度度、低價價格是評評價存儲儲器性能能的三個個主要指指標(biāo)，也也是存儲儲體系設(shè)設(shè)計的主主要目標(biāo)標(biāo)。容量：SwWlm。其中W為存儲體體的字長長(單位位為位或或字節(jié))，l為單個存存儲體的的字?jǐn)?shù)，m為并行工工作的存存儲體個個數(shù)。速度：

12、m個存儲體體并行工工作時，可達(dá)到到的最大大頻率寬寬度為BmWmTM。其中TM是連續(xù)起起動一個個存儲器器所必要要的時間間間隔，TMTA。Bm是連續(xù)提提供數(shù)據(jù)據(jù)的速率率。價格：具有SM位的存儲儲器，每位價格格表示為為c=CSm。其中C是總價格格。25存儲體系系的組成成單體單字字存儲器器單體多字字存儲器器多體單字字交叉存存取存儲儲器多體多字字交叉存存取存儲儲器一般把這這些能并并行讀出出多個CPU字的單體體多字和和多體單單字及多多體多字字的交叉叉存取系系統(tǒng)，統(tǒng)統(tǒng)稱為并并行主存存系統(tǒng)。26存儲體系系的形式式(a)兩級存儲儲器層次次結(jié)構(gòu)(b)三級存儲儲器層次次結(jié)構(gòu)27總線結(jié)構(gòu)構(gòu)1.總線線協(xié)議:四周期握握手

13、協(xié)議議28總線結(jié)構(gòu)構(gòu)2.總線線讀寫29總線結(jié)構(gòu)構(gòu)3總線的時時序圖30總線結(jié)構(gòu)構(gòu)4直接接內(nèi)存訪訪問（DMA） 31總線結(jié)構(gòu)構(gòu)5系統(tǒng)統(tǒng)總線配配置多總線系系統(tǒng)32ARM存儲數(shù)據(jù)據(jù)類型ARM處理器支支持以下下六種數(shù)數(shù)據(jù)類型型：8位有符符號和無無符號字字節(jié)。16位有有符號和和無符號號半字，以2字字節(jié)的邊邊界對齊齊。32位有有符號和和無符號號字，以以4字節(jié)節(jié)的邊界界對齊。33ARM存儲格式式大端存儲儲模式小端存儲儲模式（缺省）34存儲器接接口1.存儲儲周期的的基本類類型：空閑周期期非順序周周期順序周期期協(xié)處理器器寄存器器傳送周周期35存儲器接接口2.ARM的總線接接口信號號分成4類(以以ARM7TDMI為

14、例說明明):時鐘和時時鐘控制制信號：MCLK、ECLK、nRESET、nWAIT。地址類信信號：A31.0、nRW、MAS1.0、nOPC、nTRANS、LOCK、TBIT。存儲器請請求信號號：nMREQ、SEQ。數(shù)據(jù)時序序信號：D31.0、DIN31.0、DOUT31.0、ABORT、BL3.0。36存儲器接接口3.ARM的總線接接口可以以實(shí)現(xiàn)4種不同同類型的的總線周周期。37高速緩沖沖存儲器器1.分類類：統(tǒng)一CacheVS獨(dú)立的數(shù)數(shù)據(jù)/程程序Cache寫通cacheVS寫回cache讀操作分分配cacheVS寫操作分分配cache38高速緩沖沖存儲器器2.工作作原理:39高速緩沖沖存儲器器

15、3.地址映像像和變換換方式:全相聯(lián)地地址映像像和變換換組相聯(lián)地地址映像像和變換換直接映像像和變換換40高速緩沖沖存儲器器4.Cache的替換算算法:輪轉(zhuǎn)法隨機(jī)替換換算法41存儲管理理單元MMU1.在ARM系統(tǒng)中，存儲管管理單元元MMU主要完成成工作：虛擬存儲儲空間到到物理存存儲空間間的映射射。在ARM中采用了了頁式虛虛擬存儲儲管理。存儲器訪訪問權(quán)限限的控制制。設(shè)置虛擬擬存儲空空間的緩緩沖的特特性。42存儲管理理單元MMU(1)2.存儲儲訪問過過程使能MMU時存儲訪訪問過程程：43存儲管理理單元MMU(2)禁止MMU時存儲訪訪問過程程：先要確定定芯片是是否支持持cache和writebuffer

16、。如果芯片片規(guī)定當(dāng)當(dāng)禁止MMU時禁止cache和writebuffer，則存儲訪訪問將不不考慮C和B控制位。如果芯芯片規(guī)定定當(dāng)禁止止MMU時可以使使能cache和writebuffer，則數(shù)據(jù)訪訪問時，C=0,B=0；指令讀取取時，如如果使用用分開的的TLB，那么C=1，如果使用用統(tǒng)一的的TLB，那么C=0。存儲訪問問不進(jìn)行行權(quán)限控控制，MMU也不會產(chǎn)產(chǎn)生存儲儲訪問中中止信號號。所有的物物理地址址和虛擬擬地址相相等，即即使用平平板存儲儲模式。44存儲管理理單元MMU(1)3.MMU中的地址址變換過過程:通通過兩級級頁表實(shí)實(shí)現(xiàn)。a)一級頁表表中包含含有以段段為單位位的地址址變換條條目以及及指向二

17、二級頁表表的指針針。一級級頁表是是實(shí)現(xiàn)的的地址映映射粒度度較大。以段為為單位的的地址變變換過程程只需要要一級頁頁表。b)二級頁表表中包含含有以大大頁和小小頁為單單位的地地址變換換條目。有一種種類型的的二級頁頁表還包包含有以以極小頁頁為單位位的地址址變換條條目。以以頁為單單位的地地址變換換過程需需要二級級頁表。 45存儲管理理單元MMU(2)一級頁表表的地址址變換過過程:46存儲管理理單元MMU(1)4.一級級描述符符:從頁表中中得到的的相應(yīng)地地址變換換條目稱稱為一級級描述符符。它定定義了與與之相應(yīng)應(yīng)的1M存儲空間間是如何何映射的的。一級級描述符符的位1:0定義義了該一一級描述述符的類類型，共共

18、有4種種格式的的一級描描述符：47存儲管理理單元MMU(2)1)粗粒粒度頁表表描述符符：當(dāng)一級描描述符的的位1.0為0b01（0b代表二進(jìn)進(jìn)制）時時，該一一級描述述符中包包含了粗粗粒度的的二級頁頁表的物物理地址址，這種種一級描描述符稱稱為粗粒粒度頁表表描述符符。它的的格式和和各個字字段的含含義如下下： 48存儲管理理單元MMU(3)由粗粒度度頁表描描述符獲獲取二級級描述符符的過程程：49存儲管理理單元MMU(4)2）段描描述符：當(dāng)一級描描述符的的位1:0為0b10時，該一一級描述述符為段段描述符符，它的的格式和和各個字字段的含含義如下下：50存儲管理理單元MMU(5)基于段的的地址變變換過程程：51存儲管理理單元MMU(6)3）細(xì)粒粒度頁表表描述符符：當(dāng)一一級描述述符的位位1:0為為0b11時，該一一級描述述符中包包含了細(xì)細(xì)粒度的