數(shù)電實驗二：簡易計算器(設(shè)計報告)

1、數(shù)電實驗二：簡易計算器（設(shè)計報告）數(shù)電實驗2設(shè)計報告實驗名稱：簡易計算器實驗?zāi)康模?.熟練掌握綜合邏輯電路的設(shè)計方法及調(diào)試方法2.掌握Verilog HDL數(shù)字系統(tǒng)設(shè)計方法3.熟悉PLD實驗箱的結(jié)構(gòu)和使用及QuartusII軟件的基本操作4.掌握采用Quartus II軟件和實驗箱設(shè)計實現(xiàn)邏輯電路的基本過程設(shè)計任務(wù)及要求：利用LPM例化元件和適當?shù)闹行∫?guī)模時序、組合邏輯電路設(shè)計一個4位簡易計算器，實現(xiàn)2個4位二進制數(shù)的加、減、乘、除運算，完成主要模塊的波形仿真，并將設(shè)計下載到實驗箱進行功能測試。要求：1、用8個開關(guān)分別作為2個4位輸入數(shù)據(jù) 運算結(jié)果用數(shù)碼管顯示電路設(shè)計過程：1、設(shè)定加、減、乘、

2、除四個LPM例化元件加法器：2個四位二進制輸入（加數(shù)、被加數(shù)），1個4位二進制輸出（和）lpm_add_sub0dataa3.0A result3.0A+Bdatab3.0 Binst減法器：2個四位二進制輸入（減數(shù)、被減數(shù)），1個4位二進制輸出（差）lpm_add_sub1dataa3.0A result3.0A-B datab3.0Binst6乘法器：2個四位二進制輸入（乘數(shù)、被乘數(shù)），1個8位二進制輸出（積）lpm_mult0dataa3.0 result7.0Unsigned datab3.0multiplicationinst19除法器：2個四位二進制輸入（除數(shù)、被除數(shù)），2個4位二

3、進制輸出（分別代表商和余數(shù)） lpm_divide0numer3.0quotient3.0denom3.0remain3.0inst27Numer is UNSIGNEDDenom is 加入組合邏輯電路和4選一數(shù)據(jù)選擇器，控制進行運算的種類（1）組合邏輯電路輸入：kx4ky4INPUTVCCINPUTVCCNOTAND2inst69NOTinst50AND2NOTinst74ky5INPUTVCCNOTOR3inst75inst51AND2inst55NOTAND2inst77kx5INPUTVCCNOTinst79inst76inst52inst54kx6INPUTVCCOR3AND2in

4、st78ky6INPUTVCCinst80功能：為了利用矩陣鍵盤對計算器對輸入數(shù)字的加減乘除進行控制，我們畫了這個組合邏輯電路，將矩陣鍵盤的行管腳和列管腳分別為輸入后，當（1,1）位置的按鍵按下，則輸出端輸出2位2進制數(shù)11（控制減法操作），當（2,2）位置的按鍵按下，則輸出端輸出2位2進制數(shù)10（控制加法操作），當（3,3）位置的按鍵按下，則輸出端輸出2位2進制數(shù)01（控制乘法操作），當所有按鍵都沒有按下時，輸出默認為00，即控制除法操作。（2）4選一數(shù)據(jù)選擇器功能X1,y1為想要計算的兩個4位2進制數(shù)，當S0,S1為11的時候，將X1,y1送入減法器輸入端，當S0,S1為10的時候，將X1

5、,y1送入加法器輸入端，當S0,S1為01的時候，將X1,y1送入乘法器輸入端，當S0,S1為00的時候，將X1,y1送入除法器輸入端。此時未被選中其他LPM模塊輸入為零。mux_4x3.0y3.0s0s1sub13.0sub23.0add13.0add23.0mul13.0mul23.0div13.0div23.0inst5數(shù)據(jù)選擇器程序：Modulemux_4(x,y,s0,s1,sub1,sub2,add1,add2,mul1,mul2,div1,div2); input3:0 x,y; inputs0,s1; output3:0 sub1,sub2,add1,add2,mul1,mul

6、2,div1,div2; reg3:0sub1,sub2,add1,add2,mul1,mul2,div1,div2; always (x,y,s0,s1) if(s0) if(s1)beginsub1=x;div1=0;sub2=0;sub2=y;div2=0; end else beginmul1=0; mul2=0;mul1=x; mul2=y;div1=0; div2=0; end else beginadd1=0;add2=0;add1=x;div1=0;sub1=0;mul1=0;add2=y;div2=0; endsub2=0;div1=x;mul2=0;sub1=0;else

7、if(s1) beginadd1=0; add2=0;div2=y;sub1=0;sub2=0;mul1=0;mul2=0;add1=0;add2=0; end endmodulemux_4x3.0sub13.0y3.0sub23.0s0add13.0s1add23.0mul13.0mul23.0div13.0div23.0inst103、在每個例化元件的輸出結(jié)果后加上數(shù)碼管編碼和掃描，將結(jié)果譯碼為數(shù)碼管顯示的段位，并產(chǎn)生兩個位選信號VCCsaomiaox6.0y6.0clka6.0led0led1bianmaNOTA3.0LED7S6.0inst37inst45 inst39（1）數(shù)碼管譯碼

8、器功能：將輸入的4位2進制計算結(jié)果編譯成數(shù)碼管十進制顯示的段位。數(shù)碼管譯碼器程序：modulebianma (A, LED7S); input 3:0 A; output 6:0LED7S; reg 6:0 LED7S; always (A) begin case(A) 4b0000 : LED7S=7b0111111;4b0001: LED7S = 7b0000110 ;LED7S = 7b1001111; 4b0100: LED7S = 7b1100110 ;4b0110: LED7S = 7b1111101 ; 4b0111: LED7S =4b0010: LED7S = 7b10110

9、11;4b0011:4b0101: LED7S =7b1101101;7b0000111 ;7b1101111 ;7b1111100 ;7b1011110 ;4b1000: LED7S = 7b1111111 ;4b1010: LED7S = 7b1110111 ;4b1100: LED7S = 7b0111001 ;4b1110: LED7S = 7b1111001 ;4b1001: LED7S =4b1011: LED7S =4b1101: LED7S =4b1111: LED7S =7b1110001 ; endcase bianmaend A3.0LED7S6.0endmodule 塊

10、功能：用以輪流產(chǎn)生兩個數(shù)碼管的位選信號，當時鐘信號高電平時使1管亮，當時鐘信號低電平時使2管亮掃描模塊程序 modulesaomiao (x,y,a,clk,led0,led1); inputclk; input6:0 x,y;output6:0 a; output led0,led1; reg6:0 a; reg led0,led1; always (clk,x,y)if(clk) begina=x;led0=1;led1=0; end else begina=y;led1=1;led0=0; end endmodule saomiaox6.0y6.0clkinst42a6.0led0led

11、14、將加、減、乘、除譯碼后的結(jié)果接入4選一數(shù)據(jù)選擇器，同輸入端一樣，控制計算類型得數(shù)的輸出。fen_4s0s1out16.0out26.0out36.0out46.0 x6.0OUTPUTout46.0inst13功能：根據(jù)輸入端編碼器輸出s0,s1兩位控制信號00、01、10、11信號的不同，將加、減、乘、除得數(shù)的數(shù)碼管顯示段位分別送給輸出端。當S0,S1為11的時候，將減法結(jié)果送給輸出端，當S0,S1為10的時候，將加法結(jié)果送給輸出端，當S0,S1為01的時候，將乘法結(jié)果送給輸出端，當S0,S1為00的時候，將除法結(jié)果送給輸出端。end第二個數(shù)據(jù)選擇器程序：else module fen_4 begin(x,s0,s1,out1,out2,out3,outx=out2; 4); end output6:0 x; else inputs0,s1; if(s1) input6:0 begin out1,out2,out3,out4;end always else (out1,out2,out3