IC測(cè)試原理和設(shè)備教程

第1章認(rèn)識(shí)半導(dǎo)體和測(cè)試設(shè)備更多..1947年，第一只晶體管的誕生標(biāo)志著半導(dǎo)體工業(yè)的開始，從那時(shí)起，半導(dǎo)體生產(chǎn)和制造技術(shù)變得越來(lái)越重要...第1節(jié)晶圓、晶片和封裝第3節(jié)半導(dǎo)體技術(shù)第5節(jié)測(cè)試系統(tǒng)的種類第7節(jié)探針卡（ProbeCard）第2節(jié)自動(dòng)測(cè)試設(shè)備第4節(jié)數(shù)字和模擬電路第6節(jié)測(cè)試負(fù)載板（LoadBoard）...第2章半導(dǎo)體測(cè)試基礎(chǔ)更多..半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定義在器件規(guī)格書里的設(shè)計(jì)指標(biāo)...第1節(jié)基礎(chǔ)術(shù)語(yǔ)第3節(jié)測(cè)試系統(tǒng)第5節(jié)管腳電路第2節(jié)正確的測(cè)試方法第4節(jié)PMU第6節(jié)測(cè)試開發(fā)基本規(guī)則第3章基于PMU的開短路測(cè)試更多..Open-ShortTest也稱為ContinuityTestContact...第1節(jié)測(cè)試目的第2節(jié)測(cè)試方法第4章DC參數(shù)測(cè)試更多..測(cè)試程序流程中的各個(gè)測(cè)試項(xiàng)之間的關(guān)系對(duì)DC測(cè)試來(lái)說(shuō)是重要的，很多DC測(cè)試要求前提條件...1節(jié)基本術(shù)語(yǔ)第3節(jié)VOL/IOL第5節(jié)Static第7節(jié)IIL/IIH第11節(jié)HighImpedanceCurren...第2節(jié)VOH/IOH第4節(jié)GrossIDD第6節(jié)IDDQ&DynamicIDD第8節(jié)ResistiveInput&Outpu...第12節(jié)IOStest5更多..功能測(cè)試是驗(yàn)證DUT是否能正確實(shí)現(xiàn)所設(shè)計(jì)的邏輯功能，為此，需生成測(cè)試向量或真值表以檢測(cè)DUT...第1節(jié)基礎(chǔ)術(shù)語(yǔ)第3節(jié)輸出數(shù)據(jù)第5節(jié)VectorData第7節(jié)GrossFunctionalTestan...第9節(jié)標(biāo)準(zhǔn)功能測(cè)試第2節(jié)測(cè)試周期及輸入數(shù)據(jù)第4節(jié)OutputLoadingforACTe...第6節(jié)FunctionalSpecification...第8節(jié)FunctionallyTestingaD...第6章AC參數(shù)測(cè)試更多..第1節(jié)測(cè)試類型第1節(jié) 晶圓、晶片和封裝1947年，第一只晶體管的誕生標(biāo)志著半導(dǎo)體工業(yè)的開始，從那時(shí)起，半導(dǎo)體生產(chǎn)和制造技術(shù)變得越來(lái)越重要。以前許多單個(gè)的晶體管現(xiàn)在可以互聯(lián)加工成一種復(fù)雜的集成的電路形"VLSVeryLargeScale的集成電路，通常包含上百萬(wàn)甚至上千萬(wàn)門晶體管。的基礎(chǔ)之上，建立了許多獨(dú)立的單個(gè)的電路；一片晶圓上這種單個(gè)的電路被稱為晶片，不一定準(zhǔn)確，大家還是稱之為die好了，它的復(fù)數(shù)形式是dice每個(gè)die都是一個(gè)完整的電路，和其他的dice沒(méi)有電路上的聯(lián)系。die"Circuitprobin"即我們常說(shuō)的CP測(cè)試、"Wafer或者"Die。在這個(gè)過(guò)程中，每個(gè)die都被測(cè)試以確保它能基本滿足器件的特征或設(shè)計(jì)規(guī)格書Specificatio功能的驗(yàn)證。如果某個(gè)die不符合規(guī)格書，那么它會(huì)被測(cè)試過(guò)程判為失效fai，通常會(huì)用墨點(diǎn)將其標(biāo)示出來(lái)（當(dāng)然現(xiàn)在也可以通過(guò)Maping圖來(lái)區(qū)分。在所有的die都被探測(cè)dicedie都報(bào)廢（扔掉。圖2顯示的是一個(gè)從晶圓上鋸解下來(lái)沒(méi)有被標(biāo)黑點(diǎn)的die，它即將被封裝成我們通?？吹降男酒问?。TheFundamentalsOfDigitalSemiconductor》在一個(gè)DieFinal（即我們常說(shuō)的FT測(cè)試）PackagetesFT測(cè)試通常執(zhí)行比CP測(cè)試更為嚴(yán)格的標(biāo)準(zhǔn)。芯片也許會(huì)在多組溫度條件下進(jìn)行多次測(cè)試以確保那些對(duì)溫度敏感的特征參數(shù)。商業(yè)用途（民品）芯片通常會(huì)經(jīng)過(guò)025℃和75而軍事用途（軍品）芯片則需要經(jīng)過(guò)-55℃、25℃和125℃。芯片可以封裝成不同的封裝形式，圖4表：DIP： DualInlinePackage(dualindicatesthepackagehaspinsontwosides)CerDIP：CeramicDualInlinePackagePDIP： PlasticDualInlinePGA： PinGridArrayBGA： BallGridArraySOP： SmallOutlineTSOP： ThinSmallOutlinePackageTSSOP：ThinShrinkSmallOutlinePackage(thisoneisreallygettingsmall!)SIP： SingleInlinePackageSIMM：SingleInlineMemoryModules(likethememoryinsideofacomputer)QFP： QuadFlatPack(quadindicatesthepackagehaspinsonfoursides)TQFP： ThinversionoftheQFPMQFP：MetricQuadFlatPackMCM： MultiChipModules(packageswithmorethan1die(formerlycalledhybrids)第2節(jié)自動(dòng)測(cè)試設(shè)備AT，AutomatedTestEquipmen。ATE是一種由高性能計(jì)算機(jī)控制的測(cè)試儀器的集合體，是由測(cè)試儀和計(jì)算機(jī)組合性，測(cè)試系統(tǒng)需要進(jìn)行定期校驗(yàn)，用以保證信號(hào)源和測(cè)量單元的精度。當(dāng)一個(gè)測(cè)試系統(tǒng)用來(lái)驗(yàn)證一片晶圓上的某個(gè)獨(dú)立的 Die的正確與否，需要用ProbeCard來(lái)實(shí)現(xiàn)測(cè)試系統(tǒng)和Die之間物理的和電氣的連接，而ProbeCard和測(cè)試系統(tǒng)內(nèi)部的測(cè)試儀之間的連接則通過(guò)一種叫做board”或“Performanceboard”的接口電路板來(lái)實(shí)現(xiàn)。在CP測(cè)試中，Performanceboard和Probecard一起使用構(gòu)成回路使電信號(hào)得以測(cè)試系統(tǒng)和Die之間傳輸。當(dāng)DieFT測(cè)試，這種封裝后的測(cè)試需要手工將一個(gè)個(gè)（Loadboar（Sockehandtes一種快速進(jìn)行FT測(cè)試的方法是使用自動(dòng)化的機(jī)械手Handle，機(jī)械手上有一種接觸裝置Die，然后拿走測(cè)試過(guò)的芯片并根據(jù)測(cè)試pass/fail的結(jié)果放入事先定義好的相應(yīng)的Bin區(qū)。第3節(jié)半導(dǎo)體技術(shù)的TTL(Transistor-TransistorLogica.k.a.bipolarlogic),ECL(EmitterLogic),SOS(SilicononSapphire),andCMOS(ComplimentaryMetal-OxideTTLCMOS電路。第3節(jié) 數(shù)字和模擬電路電平“1它們來(lái)表示，每一個(gè)“0”或“1”表示數(shù)據(jù)的一個(gè)比特（bit）位，任何數(shù)值都可以由按照一定018個(gè)比特一組構(gòu)成一個(gè)Byte，數(shù)字電路中的數(shù)據(jù)經(jīng)常以Byte為單位進(jìn)行處理。01”界限分明（離散度或者說(shuō)精度取決于觀察著認(rèn)知的程度。有的電路里既有數(shù)字部分也有模擬部分，如AD轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換成數(shù)DADA（MixedSignalDevice另一種描述這種混合電路的方法則基于數(shù)字部分和模擬部分占到電路的多少第5節(jié)測(cè)試系統(tǒng)的種類存儲(chǔ)器件類DC測(cè)試參數(shù)對(duì)于存儲(chǔ)類和非存儲(chǔ)類的數(shù)字器pattern去生成功能測(cè)試模模擬或線形器件類模擬器件測(cè)試需要精確地生成與測(cè)量電信號(hào)測(cè)試參數(shù)的要求混合信號(hào)器件類混合信號(hào)器件包括數(shù)字電路和模擬電路DC參數(shù)測(cè)試和數(shù)字電路器件類僅含有數(shù)字邏輯的電路器件可使用數(shù)字電路測(cè)試系統(tǒng)來(lái)完成測(cè)試價(jià)格、性能、尺寸、可選項(xiàng)上有著明顯的不同。20MHz或中規(guī)模集成電路的測(cè)試。（時(shí)鐘頻率高1024bit量存儲(chǔ)器。它們被用于驗(yàn)證新的超大規(guī)模（VLSI）集成電路，但是昂貴的成本阻礙了他們用于生產(chǎn)測(cè)試。而半導(dǎo)體測(cè)試工業(yè)普遍使用的是中高端的測(cè)試設(shè)備，它們擁有較好的性價(jià)比，在對(duì)測(cè)試成本非常敏感的半導(dǎo)體測(cè)試行業(yè)，這無(wú)疑是非常重要的。這類測(cè)試設(shè)備多運(yùn)行在50-100MHz，提供256個(gè)測(cè)試通道，通常帶有一些可選的配置。擇功能相對(duì)于我們器件的測(cè)試要求過(guò)于強(qiáng)大的測(cè)試系統(tǒng)會(huì)使得我們的測(cè)試成本居高不下要求。第6節(jié)測(cè)試負(fù)載板（LoadBoard）測(cè)試負(fù)載板是一種連接測(cè)試設(shè)備的測(cè)試頭和被測(cè)器件物理和電路接口，被固定在針測(cè)臺(tái)（Probe、機(jī)械手（Handle）試卡的探針和被測(cè)器件的管腳。在CPSocket固定在負(fù)載板FTHandler.種類型的設(shè)備連接、鎖定，因而Loadboard的類型和款式也是多種多樣。測(cè)試高速或者大功率的器件需要定制的Loadboard，為保證信號(hào)完整性，這種高性此通常需要數(shù)月的時(shí)間設(shè)計(jì)制作，并且價(jià)格非常昂貴。第7節(jié)探針卡（ProbeCard）CP測(cè)試用于連接測(cè)試機(jī)電路和DiePadLoadboard在某些情況下ProbeCard通過(guò)插座或者其它接口電路附加到Loadboard上。測(cè)試機(jī)的信號(hào)通過(guò)彈簧針（pogopins）連接到ProbeCard底部的Pad上，再由ProbeCard上的布線通往被測(cè)的Die上。2更多..半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定義在器件規(guī)格書里的設(shè)計(jì)指標(biāo)...第1節(jié)基礎(chǔ)術(shù)語(yǔ)第3節(jié)測(cè)試系統(tǒng)第5節(jié)管腳電路2節(jié)正確的測(cè)試方法第4節(jié)PMU第6節(jié) 測(cè)試開發(fā)基本規(guī)則第1節(jié)基礎(chǔ)術(shù)語(yǔ)描述半導(dǎo)體測(cè)試的專業(yè)術(shù)語(yǔ)很多，這里只例舉部分基礎(chǔ)的：DUT需要被實(shí)施測(cè)試的半導(dǎo)體器件通常叫做DU（DeviceUnderTes或者叫UUUnitUnderTes。首先我們來(lái)看看關(guān)于器件引腳的常識(shí)，數(shù)字電路期間的引腳分為“信號(hào)三部分。信號(hào)腳，包括輸入、輸出、三態(tài)和雙向四類，1”電平。輯“0”或“1”的電壓，并提供合適的驅(qū)動(dòng)能力（電流。三態(tài)：輸出的一類，它有關(guān)閉的能力（達(dá)到高電阻值的狀態(tài)雙向：擁有輸入、輸出功能并能達(dá)到高阻態(tài)的管腳。不同的電路結(jié)構(gòu)。VCC：TTL器件的供電輸入引腳。VDD：CMOS器件的供電輸入引腳。VSS：為VCC或VDDGND：地，連接到測(cè)試系統(tǒng)的參考電位節(jié)點(diǎn)或VSS，為信號(hào)引腳或其他電路節(jié)點(diǎn)提供參考0電位；對(duì)于單一供電的器件，我們稱VSS為GND。測(cè)試程序半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定義在器件規(guī)格書里的設(shè)計(jì)指標(biāo)。測(cè)試程序通常分為幾個(gè)部分，如DC測(cè)試、功能測(cè)試、AC測(cè)試等。DC測(cè)試驗(yàn)證電壓及電流參數(shù)；功能測(cè)試驗(yàn)證芯片內(nèi)部一系列邏輯功能操作的正確性；AC測(cè)試用以保證芯片能在特定的時(shí)間約束內(nèi)完成邏輯操作。程序控制測(cè)試系統(tǒng)的硬件進(jìn)行測(cè)試，對(duì)每個(gè)測(cè)試項(xiàng)給出pass或failPass指器件達(dá)則相反，器件沒(méi)有達(dá)到設(shè)計(jì)要求，不能用于最終應(yīng)用。測(cè)試程也稱為“分150MHz下正確執(zhí)行指令，會(huì)被歸為最Bin100MHz下做同樣的事情，性能比不Bin賣給100MHz的客戶。程序還要有控制外圍測(cè)試設(shè)備比如Handler和Probe的能力；還要搜集和提供摘要性質(zhì)（或格式于良率分析和控制。第2節(jié)正確的測(cè)試方法?測(cè)試程序的用途W(wǎng)aferTest——測(cè)試晶圓wafe）每一個(gè)獨(dú)立的電路單元Di，這是半導(dǎo)體后段區(qū)分良WaferSorCP.PackageTest——晶圓被切割成獨(dú)立的電路單元，且每個(gè)單元都被封裝出來(lái)后，需要經(jīng)歷此FinalTesFT測(cè)試、成品測(cè)試等。QualityAssuranceTest——質(zhì)量保證測(cè)試，以抽樣檢測(cè)方式確保PackageTest執(zhí)行的正確性，即確保pass的產(chǎn)品中沒(méi)有不合格品。DeviceCharacterization——器件特性描述，決定器件工作參數(shù)范圍的極限值。Pre/PostBurn-In——在器件“的芯片。MiliaryTest果進(jìn)行歸檔。IncomingInspection查或測(cè)試。AssemblyVerification裝過(guò)程本身的正確性。這一過(guò)程通常在FT測(cè)試時(shí)一并實(shí)施。FailureAnalysis鍵因素，并提高芯片的可靠性。?測(cè)試系統(tǒng)的性能測(cè)試程序要充分利用測(cè)試系統(tǒng)的性能以獲得良好的測(cè)試覆蓋率統(tǒng)硬件或軟件性能的限制。高端測(cè)試機(jī)：高度精確的時(shí)序——精確的高速測(cè)試大的向量存儲(chǔ)器——不需要去重新加載測(cè)試向量復(fù)合PMU（ParametricMeasurement可進(jìn)行并行測(cè)試，以減少測(cè)試時(shí)間PerPin的時(shí)序和電平——簡(jiǎn)化測(cè)試開發(fā)，減少測(cè)試時(shí)間低端測(cè)試機(jī)：低速、低精度——也許不能充分滿足測(cè)試需求小的向量存儲(chǔ)器——也許需要重新加載向量，增加測(cè)試時(shí)間單個(gè)PMU——只能串行地進(jìn)行DC測(cè)試，增加測(cè)試時(shí)間均分資源（時(shí)序/電平）——增加測(cè)試程序復(fù)雜度和測(cè)試時(shí)間?測(cè)試環(huán)節(jié)的成本這也許是決定什么需要被測(cè)試以及以何種方式滿足這些測(cè)試的唯一的最重要的因素的售價(jià)與測(cè)試成本。例如，某個(gè)器件可應(yīng)用于游戲機(jī)，它賣15元；而同樣的器件用于人造35003500元的器件能支持昂貴的測(cè)試費(fèi)用，而15元的器件只能支付最低的測(cè)試成本。?測(cè)試開發(fā)的理念測(cè)試?yán)砟钪灰粋€(gè)公司內(nèi)部測(cè)試人員之間關(guān)于什么是最優(yōu)的測(cè)試方法的共同的觀念第3節(jié)測(cè)試系統(tǒng)測(cè)試系統(tǒng)稱為將會(huì)在應(yīng)用中體驗(yàn)到的操作條件，以發(fā)現(xiàn)不合格的產(chǎn)品。測(cè)試系統(tǒng)硬件由運(yùn)行一組指令（測(cè)試程序）的計(jì)算機(jī)控制，在測(cè)試時(shí)提供合適的電壓、電流、時(shí)序和功能狀態(tài)給DUT并監(jiān)測(cè)DUT的響應(yīng)，對(duì)比每次測(cè)試的結(jié)果和預(yù)先設(shè)定的界限，做出pass或fail的判斷。l 測(cè)試系統(tǒng)的內(nèi)臟圖2-1是系統(tǒng)的控制中心，這里的CPU不同Memory圖2-1.通用測(cè)試系統(tǒng)內(nèi)部結(jié)構(gòu)DC子系統(tǒng)包含有DPS（DevicePowerSupplies，器件供電單元VoltageSupplies，參考電壓源PMU（PrecisionMeasurementUnit，精密測(cè)量單元DPS為被測(cè)器件的電源管腳提供電壓和電流；RVS為系統(tǒng)內(nèi)部管腳測(cè)試單元的驅(qū)動(dòng)和比較電路提供邏01、VIH、VOLVOH。性能稍遜的或者老一點(diǎn)的測(cè)試系統(tǒng)只有有限的testerpitesterchanneLoadboard背面的Pad接觸為被測(cè)器件的管腳提供信號(hào)。當(dāng)測(cè)試機(jī)的pins比如RVSharedResourcperpi”的結(jié)構(gòu)，就是說(shuō)它們可以為每一個(gè)pin獨(dú)立地設(shè)置輸入及輸出信號(hào)的電平和時(shí)序。DC子系統(tǒng)還包含Measurement參數(shù)測(cè)試，一些系統(tǒng)的PMU也是perpin結(jié)構(gòu)，安裝在測(cè)試頭（PMU將在后面進(jìn)行單獨(dú)的講解）memory”或“vectormemory”——去存儲(chǔ)測(cè)試向量vector或patterTestpatter（注：本人駑鈍，一直不知道這個(gè)pattern的準(zhǔn)確翻譯，很多譯者將其直譯為“模式將pattern描繪了器件設(shè)計(jì)所期望的一系列邏輯功能的輸入輸出的狀態(tài)patternmemory中讀取輸入信號(hào)或者叫驅(qū)動(dòng)信號(hào)pattern狀態(tài)，通過(guò)testerpin輸送給待測(cè)器件的相應(yīng)pattern中相應(yīng)的輸出信號(hào)或者叫期望Timing分區(qū)存儲(chǔ)有功能測(cè)試需要用到的格式、掩蓋和時(shí)序設(shè)置等數(shù)據(jù)和信息，信（波形和時(shí)間沿標(biāo)識(shí)定義了輸入信號(hào)的格式和對(duì)輸出信號(hào)進(jìn)行采樣的時(shí)間點(diǎn)Timing分區(qū)從patternmemory那里接收激勵(lì)狀態(tài)“1生成格式化的數(shù)據(jù)送給電路的驅(qū)動(dòng)部分，進(jìn)而輸送給待測(cè)器件。SpecialTesterOptions模擬電路測(cè)試所需要的特殊的硬件結(jié)構(gòu)。TheSystenClocks多的頻率范圍；這部分還包括許多測(cè)試系統(tǒng)都包含的時(shí)鐘校驗(yàn)電路。其他的小模塊這里不再贅述，大家基本上可以望文生義。第4節(jié)PMUPMU（PrecisionMeasurementUnit，精密測(cè)量單元）用于精確的DCPMU測(cè)試機(jī)的等級(jí)有關(guān)，低端的測(cè)試機(jī)往往只有一個(gè)PMU，同過(guò)共享的方式被測(cè)試通道（channel）PMU8個(gè)或16816perpinchannel配置一個(gè)PMU。圖2-2.PMU狀態(tài)模擬圖l 驅(qū)動(dòng)模式和測(cè)量模式andMeasurement在ATE中，術(shù)語(yǔ)“驅(qū)動(dòng)Forc”描述了測(cè)試機(jī)應(yīng)用于被測(cè)器件的一定數(shù)值的電流或電壓，它的替代詞是Apply和Force在對(duì)PMU進(jìn)行編程時(shí)，驅(qū)動(dòng)功能可選擇為電壓或電流：如果選擇了電流，則測(cè)量模式自動(dòng)l 驅(qū)動(dòng)線路和感知線路andSense為了提升PMU4條線路的結(jié)構(gòu)：兩條驅(qū)動(dòng)線路傳輸電流，另兩條感知線路監(jiān)測(cè)我們感興趣的點(diǎn)（通常是DUT）任何線路都有電阻，當(dāng)電流流經(jīng)線路會(huì)在其兩端產(chǎn)生壓降，這樣我們給到DUT端的電壓往往小于我們?cè)诔绦蛑性O(shè)置的參數(shù)。設(shè)置兩根獨(dú)立的（不輸送電流）感知線路去檢測(cè)DUT端的電l 量程設(shè)置（RangeSettings）PMU的驅(qū)動(dòng)和測(cè)量本身就有就有范圍的限制，驅(qū)動(dòng)的范圍取決于PMUPMU5V的電壓而PMU4V電壓的話，最終只能輸出4V1mA，則無(wú)論實(shí)際電路中電流多大，能測(cè)到的讀數(shù)不會(huì)超過(guò)1mA上無(wú)論是驅(qū)動(dòng)的范圍還是測(cè)量的量程，在連接到DUT的時(shí)候都不應(yīng)該再發(fā)生變化。這種范圍或量程的變化會(huì)引起噪（浪涌ESD的放電，會(huì)對(duì)DUT造成損害。l 邊界設(shè)置（LimitPMU有上限和下限這兩個(gè)可編程的測(cè)量邊界，它們可以單獨(dú)使用（小于或大于某個(gè)值l 鉗制設(shè)置（ClampSettings）大多數(shù)PMU會(huì)被測(cè)試程序設(shè)置鉗制電壓和電流，鉗制裝置是在測(cè)試期間控制PMU輸出電壓與電流的上限以保護(hù)測(cè)試操作人員、測(cè)試硬件及被測(cè)器件的電路。圖2-2.電流鉗制電路模擬圖當(dāng)PMU會(huì)給予足夠的必須的電流用以支持相應(yīng)的電壓，對(duì)DUT的某個(gè)管腳，測(cè)試機(jī)的驅(qū)動(dòng)單元會(huì)不斷增加電流以驅(qū)動(dòng)它達(dá)到程序中設(shè)定的電壓值。如果此管腳對(duì)地短路（或者對(duì)其他源短路，而ProbeCard鄰DUT甚至測(cè)試儀的通道全部燒毀。2-3PMU5.0V250ohmI=U/R20mA的電流。器件的規(guī)格書可能定義可接受的最大電流為25mA30mA。如果某一有缺陷的器件的阻抗性負(fù)載只有10ohm的話，在沒(méi)有設(shè)定電流鉗制的情況下，通過(guò)的電流將達(dá)到500mA，這么大的電流已經(jīng)足以對(duì)測(cè)試系統(tǒng)、硬件接口及器件本身造成損害；而如果電流鉗制設(shè)定在30mA，則電流會(huì)被鉗制電路限定在安全的范圍內(nèi)，不會(huì)超過(guò)30mA。電流鉗制邊界必須大于測(cè)試邊界現(xiàn)fai；否則程序中會(huì)提示“邊界電流過(guò)大fail了。圖2-4.電壓鉗制電路模擬圖當(dāng)PMU在原理上大同小異，這里就不再贅述了。第5節(jié)管腳電路管腳電路（ThePinElectronics，也叫PinCardPEPECI/OCard）部和待測(cè)期間之間的接口，它給待測(cè)器件提供輸入信號(hào)并接收待測(cè)器件的輸出信號(hào)。每個(gè)測(cè)試系統(tǒng)都有自己獨(dú)特的設(shè)計(jì)但是通常其PE電路都會(huì)包括：提供輸入信號(hào)的驅(qū)動(dòng)電路驅(qū)動(dòng)轉(zhuǎn)換及電流負(fù)載的輸入輸出切換開關(guān)電路檢驗(yàn)輸出電平的電壓比較電路與PMU的連接電路（點(diǎn)可編程的電流負(fù)載還可能包括：用于高速電流測(cè)試的附加電路Perpin的PMU結(jié)構(gòu)盡管有著不同的變種，但PE的基本架構(gòu)還是一脈相承的，圖2-5顯示了數(shù)字測(cè)試系統(tǒng)的數(shù)字測(cè)試通道的典型PE卡的電路結(jié)構(gòu)。圖2-5.典型的PinElectronics驅(qū)動(dòng)單元（TheDriver）FDATA通過(guò)驅(qū)動(dòng)電路，從參考電壓源獲取的VIL/VIHFDATAVILIn指施加到DUTinput管腳仍能被DUT0的最高保證電壓。如果FDATA命令驅(qū)動(dòng)單元去驅(qū)動(dòng)邏輯1，則驅(qū)動(dòng)單元會(huì)驅(qū)動(dòng)VIH參考電壓；VIHVoltageInHig指施加到DUT的input管腳仍能被DUT內(nèi)部電路識(shí)別為邏輯1證電壓。F1輸出切換時(shí)充當(dāng)快速開關(guān)角色。當(dāng)測(cè)試通道被程序定義為輸入Inpu，場(chǎng)效應(yīng)管F1導(dǎo)通，開關(guān)（通常是繼電器）K1輸送至（Output）或不關(guān)心狀態(tài)dotcarF1K1斷開，則驅(qū)動(dòng)單元上的信號(hào)無(wú)法傳送到DUTF1只可能處于其中的一種狀態(tài)，這樣就保證了驅(qū)動(dòng)單元和待測(cè)器件同時(shí)向同一個(gè)測(cè)試通道送出電壓信號(hào)的I/O沖突狀態(tài)不會(huì)出現(xiàn)。電流負(fù)載單元（CurrentLoad）電流負(fù)載（也叫動(dòng)態(tài)負(fù)載）在功能測(cè)試時(shí)連接到待測(cè)器件的輸出端充當(dāng)負(fù)載的角流。電流負(fù)載提供IO（CurrentOutputHig和IO（CurrentOutputLoIOH指當(dāng)10時(shí)其輸出管腳必須接納的電流總和。IOH和IOL，VREFIOH起作用還是IOL提供電流；當(dāng)提供電流。F2和F1流負(fù)載電路和待測(cè)器件。當(dāng)程序定義測(cè)試通道為輸出，則F2導(dǎo)通，允許輸出正向電流或抽取反向電流；當(dāng)定義測(cè)試通道為輸入，則F2截止，將負(fù)載電路和待測(cè)器件隔離。電流負(fù)載在三態(tài)測(cè)試和開短路測(cè)試中也會(huì)用到。電壓比較單元（VoltageRVSRVS為有效的邏輯和邏輯VOL而小于VOH，則認(rèn)為它是三態(tài)電平或無(wú)效輸出。PMU連接點(diǎn)Connection）當(dāng)PMUK2PMU和PinElectrics卡的I/O電路隔離開來(lái)。高速電流比較單元SpeedCurrent相對(duì)于為每個(gè)測(cè)試通道配置PMU，部分測(cè)試系統(tǒng)提供了快速測(cè)量小電流的另一種方法，這就是可進(jìn)行快速漏電流（Leakage）測(cè)試的電流比較器，開關(guān)K3控制它與待測(cè)器件的連接與否。如果測(cè)試系統(tǒng)本身就是PerPinPMU結(jié)構(gòu)的，那么這部分就不需要了。PPPMU（PerPinPMU）一些系統(tǒng)提供PerPinPMU的電路結(jié)構(gòu)，以支持對(duì)DUT每個(gè)管腳同步地進(jìn)行電壓或電流測(cè)試。與PMU一樣，PPPMU標(biāo)準(zhǔn)測(cè)試系統(tǒng)的PMU的其它功能PPPMU則可能不具備。第6節(jié)測(cè)試開發(fā)基本規(guī)則會(huì)說(shuō)了，誰(shuí)這么傻呀？呵呵，相信大家都不會(huì)主動(dòng)這么做，但是粗心呢？如果你決定刻意違反其中的某一條或幾條的話，請(qǐng)確定你完全知道后果。l DUT的輸入管腳當(dāng)作輸出管腳進(jìn)行功能測(cè)試。最常見的是在pattern中，如果一個(gè)輸入管腳在此測(cè)試項(xiàng)不需要去管（既給0或給1不影響此測(cè)試結(jié)果，我們有XX”是輸出測(cè)試的maskpass/fail的結(jié)果；信號(hào)施加到輸入管腳，我們需要測(cè)試的是輸出管腳。l 永遠(yuǎn)不要將測(cè)試機(jī)的驅(qū)動(dòng)單元連接到DUTl 永遠(yuǎn)不要懸空（float）某個(gè)輸入管腳，一個(gè)有效的邏輯必須施加到輸入管腳，0或者1。對(duì)于CMOS工藝的器件，懸空輸入管腳會(huì)造成閂鎖對(duì)器件造成破壞。l VDD或小于GND起浪涌現(xiàn)象損害器件。l 驅(qū)動(dòng)電壓信號(hào)到DUT時(shí)，記得設(shè)置電流鉗制，限制測(cè)試機(jī)的最大輸出電流。l 驅(qū)動(dòng)電流信號(hào)到DUT時(shí)，記得設(shè)置電壓鉗制，限制測(cè)試機(jī)的最大輸出電壓。l 永遠(yuǎn)不要在驅(qū)動(dòng)單元與器件引腳連接時(shí)改變驅(qū)動(dòng)信號(hào)（電壓或電流）不要在這個(gè)時(shí)候改變PMU驅(qū)動(dòng)的信號(hào)類型（如將電壓驅(qū)動(dòng)改為電流驅(qū)動(dòng)。第3章基于PMU的開短路測(cè)試更多..Open-ShortTest也稱為ContinuityTestContact...第1節(jié)測(cè)試目的第2節(jié)測(cè)試方法1節(jié)測(cè)試目的Open-ShortTest也稱為ContinuityTestContact測(cè)試時(shí)間的長(zhǎng)短直接影響測(cè)試成本的高低Open-Short測(cè)試能快速檢測(cè)出DUTbondwire缺失、引腳的靜電損壞、以及制造缺陷等。Open-Short如ProbeCard或器件的Socket沒(méi)有正確的連接。第2節(jié)測(cè)試方法Open-Short測(cè)試的條件在器件的規(guī)格數(shù)或測(cè)試計(jì)劃書里通常不會(huì)提及言，它的測(cè)試方法及參數(shù)都是標(biāo)準(zhǔn)的，這些標(biāo)準(zhǔn)值會(huì)在稍后給出。PMUOpen-Short測(cè)試是一種串行DC測(cè)試。首先將器件包括（即我們常說(shuō)的清PMU到單個(gè)的DUT并驅(qū)動(dòng)電流順著偏置方向經(jīng)過(guò)管腳的保護(hù)二極管——一個(gè)負(fù)向的電流會(huì)流經(jīng)連接到地的二（圖3-（圖3-100uA500uAP-N0.65V的壓降，我們接下來(lái)去檢測(cè)連接點(diǎn)的電壓就可以知道結(jié)果了。既然程序控制PMU去驅(qū)動(dòng)電流，那么我們必須設(shè)置電壓鉗制，去限制Open管腳引起的電壓。Open-Short測(cè)試的鉗制電壓一般設(shè)置為3V——當(dāng)一個(gè)Open的管腳被測(cè)試到，它的測(cè)試結(jié)果將會(huì)是3V。串行靜態(tài)Open-Short測(cè)試的優(yōu)點(diǎn)在于它使用的是DC測(cè)試，當(dāng)一個(gè)失效（failure）發(fā)生時(shí)，其準(zhǔn)確的電壓測(cè)量值會(huì)被數(shù)據(jù)記錄（datalog）真實(shí)地檢測(cè)并顯示出來(lái)，不管它是Open引起還是Short導(dǎo)致。缺點(diǎn)在于，從測(cè)試時(shí)間上考慮，會(huì)要求測(cè)試系統(tǒng)對(duì)DUT的每個(gè)管腳都有相應(yīng)的獨(dú)立的DC測(cè)試單元。對(duì)于擁有PPPMU結(jié)構(gòu)的測(cè)試系統(tǒng)來(lái)說(shuō)，這個(gè)缺點(diǎn)就不存在了。當(dāng)然，Open-Short也可以使用功能測(cè)試（FunctionalTest）來(lái)進(jìn)行，我會(huì)在后面相應(yīng)的章節(jié)提及。圖3-1.對(duì)地二極管的測(cè)試圖3-2.對(duì)電源二極管的測(cè)試開路情形，如遵循已知的良品的測(cè)量值，直接去設(shè)置上下限。圖3-3是一個(gè)Open-Short對(duì)地二極管測(cè)試的datalog，從中大家可以看到各種測(cè)試結(jié)果。圖3-3.Open-ShortTestdatalogPMU驅(qū)動(dòng)大約100uA的正向電流；設(shè)置電壓上限為1.5V1.5V（3V）0.2V0.2V（0.1V）為短路。此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及IO口，不能應(yīng)用于電源管腳如VDD和VSS.測(cè)試下方連接到地的二極管，用PMU-100uA低于如-3V）-0.2V如-0.1V）為短路。此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及IO口，不能應(yīng)用于電源管腳如VDD和VSS.第4章DC參數(shù)測(cè)試更多..測(cè)試程序流程中的各個(gè)測(cè)試項(xiàng)之間的關(guān)系對(duì)DC測(cè)試來(lái)說(shuō)是重要的，很多DC測(cè)試要求前提條件...1節(jié)基本術(shù)語(yǔ)第3節(jié)VOL/IOL第5節(jié)Static第7節(jié)IIL/IIH第9節(jié)IIL/IIH第11節(jié)HighImpedanceCurren...第2節(jié)VOH/IOH第4節(jié)GrossIDD第6節(jié)IDDQ&DynamicIDD第8節(jié)ResistiveInput&Outpu...第10節(jié)ResistiveInput&Outp...第12IOStest第1節(jié)基本術(shù)語(yǔ)在大家看DC測(cè)試部分之前，有幾個(gè)術(shù)語(yǔ)大家還是應(yīng)該知道的，如下：HotSwitching熱切換，即我們常說(shuō)的帶電操作，在這里和relay（繼電器）有關(guān)，指在有電流的情況下斷開relayrelay（relay兩端的電位不等熱切換會(huì)減少relay的使用壽命，甚至直接損壞relay，好的程序應(yīng)避免使用熱切換。Latch-up閂鎖效應(yīng)，由于在信號(hào)、電源或地等管腳上施加了錯(cuò)誤的電壓，在CMOS器件內(nèi)果。Binning我很苦惱這玩意漢語(yǔ)怎么說(shuō)——譯者）Binning的方式——hardbinning和softbinning.Hardbinning控制物理硬件實(shí)體（如機(jī)械手）將測(cè)試后的芯片放到實(shí)際的位置中去，這些位置通Softbinning控制軟件計(jì)數(shù)器記錄良品的種類和不良品的類型，便于測(cè)試中確定芯片的失效類別Hardbinning的數(shù)目受到外部自動(dòng)設(shè)備的制約Softbinning的數(shù)目原則上沒(méi)有限制。下面是一個(gè)Binning的例子：從上面簡(jiǎn)單的例子中我們可以看到，Hardbin0，Softbin01-02是良品，是我們常說(shuō)的GoodBin；而Hardbin1,Softbin10-17是不良品，也就是我們常說(shuō)的FailedBin。測(cè)試程序必須通過(guò)硬件接口提供必要的Binninghandlerhandler接收到一個(gè)器件的測(cè)試結(jié)果，它會(huì)去判讀其Binning中。ProgramFlow測(cè)試程序流程中的各個(gè)測(cè)試項(xiàng)之間的關(guān)系對(duì)DCDC測(cè)試要求前提條件，如器件的邏輯必須達(dá)到規(guī)定的邏輯狀態(tài)要求，因此，在DCDC測(cè)試結(jié)果是沒(méi)有意義4-1的測(cè)試流程圖圖解了一個(gè)典型的測(cè)試流程，我們可以看到GrossFunctionalTestDCTestDC測(cè)試所有的前提條件都是滿足要求的。我們?cè)谥贫y(cè)試程序中的測(cè)試流程時(shí)要考慮的因素不少圖4-1.測(cè)試流程生產(chǎn)測(cè)試進(jìn)行一段時(shí)間后，測(cè)試工程師應(yīng)該去看看測(cè)試記錄，決定是否需要對(duì)測(cè)試流程進(jìn)行優(yōu)化——出現(xiàn)不良品頻率較高的測(cè)試項(xiàng)應(yīng)該放到流程的前面去。TestSummaryTestSummary可以4-2顯示的是一個(gè)Summary的實(shí)例。TESTSUMMARYTOTALUNITS%OFTOTALTOTALTESTED. TOTALPASSEDBIN1....................30 30TOTALPASSEDBIN2....................50 50TOTALFAILED........................20 20CONTINUITY(SHORTS)FAILURES............1 1CONTINUITY(OPENS) FAILURES............2 2GROSSIDDATVDDMAX.....................0 0GROSSFUNCTIONALATVDDMIN..............7 7GROSSFUNCTIONALATVDDMAX..............0 0100MHZFUNCTIONALATVDDMIN. 50100MHZFUNCTIONALATVDDMAX. 075MHZFUNCTIONALATVDDMIN.............0 075MHZFUNCTIONALATVDDMAX.............0 0VIL/VIHFUNCTIONALATVDDMIN............1 1VIL/VIHFUNCTIONALATVDDMAX............0 0VOL/VOHDCSTATICATVDDMIN.............3 3IDDDYNAMICATVDDMAX...................4 4IDDSTATICATVDDMAX....................2 2IIL/IIHATVDDMAX.......................0 0IOZL/IOZHATVDDMAX.....................0 0PowerSupplyAlarms. 0AverageStaticIDD. 26.8uA圖4-2.TestSummaryDC測(cè)試與隱藏電阻許多DC在DC參數(shù)測(cè)試中歐姆定律用于計(jì)算所測(cè)試的電阻值，驗(yàn)證或調(diào)試DC測(cè)試時(shí)，我們可以將待測(cè)的電路看作電阻來(lái)排除可能存在的缺陷可以計(jì)算出這個(gè)假設(shè)電阻的阻抗。VOL這個(gè)參數(shù)來(lái)舉例說(shuō)明：VOL=0.4V，IOL=8.0mA08mA0.4V這樣一個(gè)規(guī)R=V/I我們可以知道，器件設(shè)計(jì)時(shí)，其輸出電阻不能高于50ohm，但是我們?cè)谝?guī)格書上看不到“輸出電阻”字樣，取而代之的是VOL和IOL這些信息。注：很多情況下我們可以用電阻代替待測(cè)器件去驗(yàn)證整個(gè)測(cè)試相關(guān)環(huán)節(jié)的正確性，它能排除DUT以外的錯(cuò)誤，如程序的錯(cuò)誤或負(fù)載板的問(wèn)題，是非常有效的調(diào)試手段。第2節(jié)VOH/IOHVOH/IOHVOH指器件輸出邏輯1時(shí)輸出管腳上需要保證的最低電壓（輸出電平的最小值IOH1（為拉電流256x4靜態(tài)RAM的VOH/IOH參數(shù)說(shuō)明：測(cè)試目的VOH/IOH測(cè)試實(shí)際上測(cè)量的是輸出管腳在輸出邏輯1抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOH條件下提供所定義的IOH電流。測(cè)試方法VOH/IOH靜態(tài)測(cè)試時(shí)，器件的所有輸出管腳被預(yù)置到輸出邏輯1狀態(tài)，測(cè)試機(jī)的PMU單元通過(guò)內(nèi)部（拉出值并與定義的VOH相比較，如果測(cè)量值低于VOH，則判不合格。對(duì)于單個(gè)PMU的測(cè)試機(jī)PPPMU結(jié)構(gòu)的測(cè)試機(jī)則可以一次完成。注：1）使用VDDmin作為此測(cè)試最差情形；IOH是拉出的電流，對(duì)測(cè)試機(jī)來(lái)說(shuō)它是負(fù)電流；測(cè)試時(shí)需要設(shè)置電壓鉗制。圖4-3.VOH測(cè)試阻抗計(jì)算VOH11狀態(tài)時(shí)輸出端口的阻抗。如圖4-4，施加在等效電路中電阻上的壓降E=4.75-2.4=2.35V，I=5.2mA，則R=E/I=452ohm452ohm時(shí)圖4-4.等效電路故障尋找TroubleShootingdataloger準(zhǔn)，測(cè)試并紀(jì)錄測(cè)量結(jié)果后，所得結(jié)果不外乎以下三種情況：VOH電壓正常，測(cè)試通過(guò)；在正確輸出邏輯1條件下，VOH電壓測(cè)量值低于最小限定，測(cè)試不通過(guò)；在錯(cuò)誤的輸出條件下，如邏輯0，VOH電壓測(cè)量值遠(yuǎn)低于最小限定，測(cè)試不通過(guò)。PMU-0.7V左右。當(dāng)故障（failure）發(fā)生時(shí)，我們需要觀察datalog中的電壓測(cè)量值以確定故障類型，是上述的第2種情況？還是第3種？datalog中pin2故障也可能是因?yàn)槠骷](méi)有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對(duì)引起的，上面datalog中pin6的失效就是這種情況。在進(jìn)行DCDCDC測(cè)試才有意義。第3節(jié)VOL/IOLVOL/IOLVOL指器件輸出邏輯0時(shí)輸出管腳上需要壓制的最高電壓（輸出電平的最大值IOL0時(shí)輸出管腳上的負(fù)載電流（為灌電流。下表是256x4靜態(tài)RAM的VOL/IOL參數(shù)說(shuō)明：測(cè)試目的VOL/IOL0VOL條件下吸收所定義的IOL輸出管腳必須吃進(jìn)規(guī)格書定義的最小電流而保持正確的邏輯狀態(tài)。測(cè)試方法VOH/IOH一樣，VOL/IOL測(cè)試也可以通過(guò)靜態(tài)或動(dòng)態(tài)方式實(shí)現(xiàn)，這里我們還是4-5，靜態(tài)測(cè)試時(shí)，器件的所有輸出管腳被預(yù)置到輸出邏輯0狀態(tài)，PMU單元通過(guò)內(nèi)部繼電器的切換連接到待測(cè)的輸出管腳，接著驅(qū)動(dòng)（灌入電流，測(cè)量此時(shí)管腳上的電壓值并與定義的VOL相比較，如果測(cè)量值高于PMU而PPPMU結(jié)構(gòu)的測(cè)試機(jī)則可以一次完成。注：1）使用VDDmin作為此測(cè)試最差情形；IOL是灌入的電流，對(duì)測(cè)試機(jī)來(lái)說(shuō)它是正電流；測(cè)試時(shí)需要設(shè)置電壓鉗制。圖4-5.VOL測(cè)試阻抗計(jì)算VOL00狀態(tài)時(shí)輸出端口的阻抗。如圖4-6，施加在等效電路中電阻上的壓降為，則50ohm器件合格。圖4-6.等效電路故障尋找TroubleShootingdataloger準(zhǔn)，測(cè)試并紀(jì)錄測(cè)量結(jié)果后，所得結(jié)果不外乎以下三種情況：VOL電壓正常，測(cè)試通過(guò)；在正確輸出邏輯0條件下，VOL電壓測(cè)量值高于最大限定，測(cè)試不通過(guò)；在錯(cuò)誤的輸出條件下，如邏輯1，VOL電壓測(cè)量值遠(yuǎn)高于最大限定，測(cè)試不通過(guò)。中將顯示程序中設(shè)定的鉗制電壓值。當(dāng)故障們需要觀察datalog中的電壓測(cè)量值以確定故障類型，是上述的第23種？datalog中pin2故障也可能是因?yàn)槠骷](méi)有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對(duì)引起的，上面datalog中pin6的失效就是這種情況。在進(jìn)行DCDC測(cè)試項(xiàng)之前。只DC第4節(jié)GrossIDDIDDGrossCurrent在說(shuō)GrossIDDIDDIDDDraintoDrain（CMOSD極）的電流；DraintoGND的電流；DrainleakageIDD工作時(shí)，Drain對(duì)GND的漏電流，靜態(tài)IDD是器件在靜態(tài)時(shí)DrainGND的漏電流。理論講DrainSourceD-S到SSiO2和N+，導(dǎo)致D-S有漏電流，此漏電流就是IDD。在COMS電路中稱為IDD，在TTL電路中稱ICC。這里我們先講講器件毛的IDD之和——GrossOpen-Short測(cè)試之一般說(shuō)來(lái)，器件的GrossIDD越大，其功耗越大。圖4-7.增強(qiáng)型MOS管結(jié)構(gòu)及符號(hào)GrossIDD測(cè)試方法GrossIDD測(cè)試在CPFTVDDGrossIDDGrossIDD的邊界我們通常放得很寬。首先，Reset設(shè)置為設(shè)置為IDD的測(cè)量值從而初次開發(fā)時(shí)，如果發(fā)現(xiàn)IDD測(cè)試很大，建議用萬(wàn)用電表測(cè)量沒(méi)有放IC時(shí)，測(cè)試socketVDD，看是否電壓有被拉下的情況。還有通常VDDpinbypass電容，電容的作用是濾波，濾掉高頻的成分，但是電容有時(shí)也會(huì)影響IDD的測(cè)試，比如電容被擊穿，電容過(guò)大但DELAY時(shí)間給的不夠，導(dǎo)致電壓在沒(méi)有上升到VDD的時(shí)候進(jìn)行測(cè)量。還IC與測(cè)試座接觸不好的時(shí)候，也會(huì)導(dǎo)致IDD較大。通常將邊界設(shè)置為器件規(guī)格書中額定參數(shù)的2-3倍。但是有時(shí)候我們會(huì)發(fā)現(xiàn)器件的規(guī)格書中”IDDCurrentLimitTBD（tobedetermined，這時(shí)候，我們就需要通過(guò)實(shí)際IDD電流讀數(shù)，得出平均的合2-3倍作為邊界。圖4-8.GrossIDD測(cè)試阻抗計(jì)算GrossIDD測(cè)量的是器件VDDVDD5.25VIDD上限限制在45mA，則我們通過(guò)歐姆定律就可以知道器件所允許的最小阻抗。如圖4-9效電路，我們可以知道邊界情況相當(dāng)于測(cè)試了一個(gè)117ohm的電阻。圖4-9.阻抗計(jì)算等效電路故障尋找打開datalogger觀察測(cè)量結(jié)果，拿一顆標(biāo)準(zhǔn)樣片（良品）測(cè)試后，其測(cè)試結(jié)果不外乎以下三種情況：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。當(dāng)測(cè)試不通過(guò)的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上0方消耗了電流，我們就得一步步找出測(cè)試硬件上的問(wèn)題所在并解決它，比如移走Loadboard證測(cè)試機(jī)的結(jié)果的精確度。電流在datalogger0.020mA0電流顯示在datalogger0.01mA。第5節(jié)StaticIDDIDDStaticCurrentIDD靜態(tài)電流就是指器件靜態(tài)時(shí)Drain到GND消耗的測(cè)試方法靜態(tài)IDD也是測(cè)量流入VDDGrossIDDVDDVILVIHVDD響測(cè)試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書的定義去設(shè)置。設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對(duì)器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列是進(jìn)行靜態(tài)IDD的關(guān)鍵。測(cè)試硬件外圍電路的旁路電容會(huì)影響測(cè)試結(jié)果，如果我們期望的IDD要使用Relay在測(cè)量電流前將旁路電容斷開以確保測(cè)量結(jié)果的精確。圖4-10.靜態(tài)電流測(cè)試阻抗計(jì)算靜態(tài)電流測(cè)試實(shí)際上測(cè)量的也是器件VDDGNDVDD電壓定義在5.25VIDD22uA238.636歐姆。圖4-11.等效電路故障尋找靜態(tài)電流測(cè)試的故障尋找和GrossIDDdatalog中的測(cè)試結(jié)果也無(wú)非三種：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。socket0Loadboard在單顆DUT上重復(fù)測(cè)試時(shí)，靜態(tài)電流測(cè)試的結(jié)果應(yīng)該保持一致性，且將DUT拿開再放回重測(cè)的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第6節(jié)IDDQ&DynamicIDDIDDQIDDQ是指當(dāng)CMOS集成電路中的所有管子都處于靜止?fàn)顟B(tài)時(shí)的電源總電流IDDQ（穩(wěn)定不變升測(cè)試覆蓋率。IDDQ測(cè)試運(yùn)行一組靜態(tài)IDD6-12次獨(dú)立的電流測(cè)量。測(cè)試序列的目標(biāo)是，在每個(gè)斷點(diǎn)驗(yàn)證驗(yàn)證總的IDD電流時(shí)，關(guān)的切換。IDDQ測(cè)試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無(wú)法檢測(cè)出的較小的損傷。IDDDynamicCurrentIDD動(dòng)態(tài)電流就是指器件活動(dòng)狀態(tài)時(shí)Drain到GND消耗數(shù)的例子：測(cè)試方法動(dòng)態(tài)IDD也是測(cè)量流入VDDPMUDPS在器件于最高工IDDVIHVDD試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書的定義去設(shè)置。一些測(cè)試系統(tǒng)擁有使用DPSDPS要使用PMU來(lái)獲取更高精度，代價(jià)是測(cè)試時(shí)間的增加。設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對(duì)器件的預(yù)處理，將器件帶入最高功耗的工作模式，如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列也是進(jìn)行動(dòng)態(tài)IDD測(cè)試的關(guān)鍵，測(cè)試硬件外圍電路的旁路電容也會(huì)影響測(cè)試結(jié)果。如圖4-12。圖4-12.動(dòng)態(tài)電流測(cè)試阻抗計(jì)算動(dòng)態(tài)電流測(cè)試實(shí)際上測(cè)量的是器件全速運(yùn)行時(shí)VDD和GNDVDD電壓定義在5.25V、IDD上限定義在18mA如圖4-13，最小的阻抗應(yīng)該是292歐姆。圖4-13.等效電路故障尋找GrossIDD也是大同小異，datalog種：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。socket上拿走，運(yùn)行測(cè)試程序空跑一次，和GrossIDD及靜態(tài)IDD0Loadboard再運(yùn)行程序，這樣就可以判斷測(cè)試機(jī)是否有問(wèn)題。我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測(cè)試機(jī)的結(jié)果的精確度。測(cè)試動(dòng)態(tài)IDD上的時(shí)間延遲應(yīng)該被考慮到，這需要我們做一些試驗(yàn)性的工作Relay在測(cè)量電流前將旁路電容斷開以DUT且將DUT拿開再放回重測(cè)的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第7節(jié) IIL/IIH入電流（IIL/IIH）測(cè)試IIL是驅(qū)動(dòng)低電平）時(shí)的輸入）電流，IIH則是驅(qū)動(dòng)高電平）入（）電流。下表是256x4靜態(tài)RAM的IIL/IIH參數(shù)說(shuō)明：測(cè)試目的IILVDD的阻抗，IIHVSS的義的IIL/IIH電流。另外，這也是驗(yàn)證和發(fā)現(xiàn)COMSIIL/IIH測(cè)試方法有不少，下面一一表述。串行（靜態(tài)）測(cè)試法IILVDDmax，所有的輸入管腳通過(guò)PinDriver施加VIH1狀態(tài)；接著通過(guò)切換將DC測(cè)量裝置（PMU）連接到待測(cè)的管腳，驅(qū)動(dòng)低電平輸入，測(cè)量其電流并與期間規(guī)格書中定義的IIL下一個(gè)待測(cè)引腳。這個(gè)過(guò)程不斷重復(fù)知道所有的輸入管腳均完成測(cè)試。圖4-14.串行/靜態(tài)測(cè)試（IIL）IIH測(cè)試時(shí)，首先電源端施加VDDmax，所有的輸入管腳通過(guò)PinDriverVIL0狀態(tài)；接著通過(guò)切換將PMU連接到待測(cè)的管腳，驅(qū)動(dòng)高電平輸入，測(cè)量其電流并與期間規(guī)格書中定義的IIHIIL測(cè)試時(shí)要確認(rèn)VDDVinIIL/IIHlimit等的設(shè)置正確。與之類似，進(jìn)行圖4-15.串行/靜態(tài)測(cè)試（IIH）在對(duì)某個(gè)管腳進(jìn)行測(cè)試時(shí)，IIL測(cè)試和IIH測(cè)試是交替而獨(dú)立進(jìn)行的，先驅(qū)動(dòng)低電平測(cè)量電流，再驅(qū)動(dòng)高電平測(cè)量電流，然后管腳在下一個(gè)管腳測(cè)試前恢復(fù)為最初的狀態(tài)。那就是測(cè)試時(shí)間的增加。注意，對(duì)于一些類型的DUT，將所有輸入設(shè)置為低或者高也許會(huì)引起一些問(wèn)題，如將IO管腳在進(jìn)行IIL/IIH測(cè)試時(shí)可能會(huì)意外打開，如果這些引腳由測(cè)試機(jī)驅(qū)動(dòng)，高的IDD電流可能引起DUT內(nèi)部供電電壓低于輸入測(cè)試電壓，以便輸入保護(hù)裝置吸收多出的電流；如果DUT是CMOSIO10阻抗計(jì)算當(dāng)管腳上施加的是VDD電平，IIL/IIH測(cè)試實(shí)際上測(cè)量的是此管腳到VSS的阻抗；相反，當(dāng)管腳上施加的是VSS測(cè)試實(shí)際上測(cè)量的則是此管腳到VDDVDDmax電壓下允許流入管腳的最大電流，從中我們可以得出器件必需具備的4-16525Kohm測(cè)試才會(huì)通過(guò)。圖4-16.IIL/IIH阻抗計(jì)算并行測(cè)試法有些測(cè)試系統(tǒng)擁有perpinPMU行就是所有的輸入管腳同時(shí)而獨(dú)立地施加電壓并進(jìn)行電流測(cè)量——驅(qū)動(dòng)邏輯1到所有的輸入管腳，同時(shí)測(cè)量它們的電流；接著驅(qū)動(dòng)邏輯0測(cè)量的結(jié)果與程序中設(shè)定的邊界相比較以判斷器件通過(guò)與否。perpinPMU結(jié)構(gòu)，增加了硬件成本。圖4-17.并行測(cè)試（IIL/IIH）集體測(cè)試法部分測(cè)試系統(tǒng)能夠進(jìn)行集體漏電流測(cè)試（群測(cè)，就是單個(gè)的PMU連接到所有的輸10器件通過(guò)與否。集體測(cè)試法的電流邊界是基于器件規(guī)格書中的單獨(dú)管腳的限定而設(shè)置的，如求和。如果實(shí)際測(cè)量的電流值，則我們通常需要按照前面介紹的串行/靜態(tài)測(cè)試法對(duì)每個(gè)管腳進(jìn)行獨(dú)立的測(cè)試。群測(cè)法對(duì)COMS器件的測(cè)試效果較好，因?yàn)镃OMS器件的輸入阻抗較高，通常我們測(cè)得的都是0定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。群測(cè)法的優(yōu)點(diǎn)自不必說(shuō)，能在短時(shí)間內(nèi)迅速地進(jìn)行漏電流的測(cè)試而不必強(qiáng)調(diào)perpinPMU只能運(yùn)用于高輸入阻抗的器件；單獨(dú)管腳的漏電流無(wú)法知道；出現(xiàn)fail/靜態(tài)測(cè)試法重新測(cè)試。圖4-18.集體測(cè)試（IIL/IIH）故障尋找打開datalogger觀察測(cè)量結(jié)果，測(cè)試某個(gè)器件后，其測(cè)試結(jié)果不外乎以下三種情況：電流在正常范圍，測(cè)試通過(guò)；偏差較小；偏差較大。socket0Datalogof: IIL/IIHSerial/StatictestusingthePinForce/rngMeas/rngMinMaxResultPIN15.250V/8V1.0na/20uA-10.0uA10.0uAPASSPIN10.000V/8V0.0na/20uA-10.0uA10.0uAPASSPIN25.250V/8V20.4ua/20uA-10.0uA10.0uAFAILPIN20.000V/8V0.0na/20uA-10.0uA10.0uAPASSPIN35.250V8V1.0na/20uA-10.0uA10.0uAPASSPIN30.000V/8V-1.0na/20uA-10.0uA10.0uAPASSPiN45.250V/8V1.0na/20uA-10.0uA10.0uAPASSPIN40.000V/8V-18.6ua/20uA-10.0uA10.0uAFAIL上面的datalog顯示pin4的測(cè)量值偏離了邊界，但是還在測(cè)量范圍之內(nèi)2datalogVDD端的通路出了問(wèn)題導(dǎo)致了漏電流——給管腳施加GND電平時(shí)有電流從VDD端經(jīng)器件流往PMU的準(zhǔn)確度以保證測(cè)量的精度。pin23datalogVSS端的問(wèn)題引起的漏電流——給管腳施加VDD電平有正向電流從PMU經(jīng)器件流往VSS端。第8節(jié)ResistiveInput&OutputFanout輸入結(jié)構(gòu)－高阻/上拉/下拉80pA120uA，此范圍表明設(shè)計(jì)人員對(duì)這個(gè)管腳在規(guī)格書中規(guī)定的條件下的電流值期望在100uA左右。既然每個(gè)管腳可能吸收的電流不盡相同，IDD圖4-19.CMOS電路輸入類型輸出扇出扇出指的是器件單個(gè)的輸出管腳驅(qū)動(dòng)（或控制）下游與之連接的多個(gè)輸入管腳的能力，其根本還是輸出電壓和電流的參數(shù)。前面我們單獨(dú)地說(shuō)了些輸入和輸出的一些參數(shù)，如IIL/IIH、VOL/IOL、VOH/IOH，4-20顯示了器件輸入和輸出這意味著器件的某個(gè)輸出管腳將會(huì)連接到一個(gè)或幾個(gè)其他器件的一個(gè)或多個(gè)輸入管腳。圖4-20.輸入與輸出的參數(shù)關(guān)系需要將一系列的器件運(yùn)用于同一個(gè)系統(tǒng)的應(yīng)用工程師需要知道每個(gè)輸入管腳的電壓和電流要求以及每個(gè)輸出管腳的電壓和電流驅(qū)動(dòng)能力，這些信息在器件的規(guī)格書中會(huì)定義，我們測(cè)試程序要做的就是提供合適的測(cè)試條件要求。下面是規(guī)格書的例子：注意：TTLCMOS電路的扇出是不同的，多數(shù)CMOS其扇出實(shí)際上是不受限制的，換句話說(shuō)，只要時(shí)間上足夠，一個(gè)CMOS的輸出能驅(qū)動(dòng)任意CMOSCMOS的輸入如同電容，越多的輸入連到一起，電容值越大。驅(qū)動(dòng)這01電將電平拉高至到0的轉(zhuǎn)換時(shí)，則放電將電平拉低至。同樣，在測(cè)試時(shí)器件的輸出要克服測(cè)試系統(tǒng)輸入通道上的寄生電容。4-20和規(guī)格書中的參數(shù)，朋友們算一下，當(dāng)輸出我們能為此輸出端最多連接多少輸入管腳？第11節(jié)HighImpedanceCurrents,IOZH/IOZL高阻電流（HighImpedanceCurrents,IOZH/IOZL）IOZL指的是當(dāng)一個(gè)低電平施加在一個(gè)處于高阻態(tài)的輸出管腳管腳上產(chǎn)生的漏電流；與之相似，IOZH指的是當(dāng)一個(gè)高電平）施加在一個(gè)處于高阻態(tài)（）的輸出管腳）上，管腳上產(chǎn)生的漏電流。測(cè)試目的IOZIOZL測(cè)試測(cè)量的是處于高阻態(tài)時(shí)輸出管腳到VDDIOZH測(cè)試測(cè)量的則是輸出管腳到GNDCMOS器件制程缺陷的好方法。下表是IOZ定義的例子：測(cè)試方法1、串行/靜態(tài)測(cè)試法IOZVDDDC測(cè)試系統(tǒng)（如PMU）依次驅(qū)動(dòng)高電平和低電平到某個(gè)待測(cè)管腳，測(cè)量電流值，然后將測(cè)量值與規(guī)格VDDappliedtothe邊界設(shè)定正確與否；此項(xiàng)測(cè)試要求設(shè)定電流鉗制。與之前的DC試時(shí)間的問(wèn)題。圖4-21.IOZ測(cè)試2、并行測(cè)試法一些測(cè)試系統(tǒng)擁有并行DC測(cè)試的能力，如perpinPMU結(jié)構(gòu)的測(cè)試系統(tǒng)，用它們進(jìn)行IOZ測(cè)試則簡(jiǎn)單的多：施加VDD，運(yùn)行預(yù)處理向量，先向所有的待測(cè)管腳同時(shí)施加低（或高）再同時(shí)施加高（或低）電平，重復(fù)上一操作。優(yōu)缺點(diǎn)相信大家都清楚：節(jié)省了測(cè)試時(shí)間，但是測(cè)試系統(tǒng)本身成本高。注：a.之前提到的集體測(cè)試法不能運(yùn)用于IOZ測(cè)試。b.測(cè)試前仔細(xì)閱讀相關(guān)文檔，確定哪些管腳需要測(cè)試。c.VDD施加VDDmax；施加到管腳的電平，高對(duì)應(yīng)VDDmax，低對(duì)應(yīng)0V。阻抗計(jì)算測(cè)試的實(shí)質(zhì)是測(cè)量高阻態(tài)下的輸出管腳的相關(guān)阻抗。由歐姆定律R=U/I4-22fail.CMOS20M-50Mohm之間，因此高阻態(tài)下的輸出阻抗會(huì)更高，基本上遠(yuǎn)遠(yuǎn)高于器件規(guī)格書中的定義值。故障尋找

圖4-22.阻抗計(jì)算打開datalogger觀察IOZ電流在正常范圍，測(cè)試通過(guò)；內(nèi)，偏差較??；外，偏差較大。Datalogof: IOZL/IOZHSerial/StatictestusingthePinForce/rngMeas/rngMinMaxResultPIN15.250V/8V1.0na/10uA-2.00uA2.00uAPASSPIN10.000V/8V0.0na/10uA-2.00uA2.00uAPASSPIN25.250V/8V10.2ua/10uA-2.00uA2.00uAFAILPIN20.000V/8V1.0na/10uA-2.00uA2.00uAPASSPIN35.250V/8V0.0na/10uA-2.00uA2.00uAPASSPIN30.000V/8V-1.0na/10uA-2.00uA2.00uAPASSPIN45.250V/8V1.0na/10uA-2.00uA2.00uAPASSPIN40.000V/8V-7.8ua/10uA-2.00uA2.00uAFAILsocket0上面的datalog顯示pin4（<10u2datalogVDD端的通路出了問(wèn)題導(dǎo)致了漏電流——給管腳施加GND電平時(shí)有電流從VDD端經(jīng)器件流往PMU需要的話可以通過(guò)電阻代替法校驗(yàn)PMU的準(zhǔn)確度以保證測(cè)量的精度。pin23器件沒(méi)有預(yù)處理到期望的狀態(tài)，甚至可能是loadboard上有細(xì)小的雜物。01IOZ測(cè)試之前，其預(yù)處理向量需要事先驗(yàn)證，通常使用GrossFunctionTest個(gè)問(wèn)題。從datalog中pin2上施加VDDmax產(chǎn)生過(guò)多的電流而施加00狀態(tài)——給管腳施加VDD電平有正向電流從PMU經(jīng)器件流往VSS端。要定位問(wèn)題的來(lái)源，在PMU連接到管腳前，觀察預(yù)處理后的輸出管腳，看其上的邏輯01，則輸出出于高阻態(tài)，就不是預(yù)處理的原因了。第12節(jié)IOStest輸出短路電流（outputshortcircuitcurrent）輸出短路電流（IO的規(guī)格書中關(guān)于IOS的部分：測(cè)試目的IOS測(cè)試測(cè)量的是，器件的輸出管腳輸出邏輯10V且在輸出短路條件下其電流能夠控制在預(yù)先定義的范圍內(nèi)性負(fù)載充電時(shí)可提供的最大電流，并且此電流值可用于計(jì)算輸出信號(hào)的上升時(shí)間。測(cè)試方法VDDmax作為器件的VDD。然后由DC測(cè)試單元（如PMU）0V接著測(cè)量電流并將測(cè)量值與器件的規(guī)格書相比較意NoteMaximumRating”等字樣所給出的信息。圖4-23.IOS測(cè)試避免熱切換IOS測(cè)試要求細(xì)致的程序規(guī)劃以避免惹切換。前面說(shuō)過(guò)，器件輸出被預(yù)處理為邏輯1，器件輸出的電壓將在VOH和VDD之間。一旦PMU0V為存在電壓差，高電流將隨之產(chǎn)生，熱切換的問(wèn)題也就隨之而來(lái)。正確的操作方法是，先設(shè)定PMU為電壓測(cè)量模式，保持0電流，然后連接到待測(cè)的輸出管腳，測(cè)量器件的VOH電壓并記錄。接著斷開連接，設(shè)定PMU驅(qū)動(dòng)輸出剛才測(cè)量到的VOH電壓。這樣PMU與DUT再驅(qū)動(dòng)0V電壓，測(cè)量電流并比較測(cè)量值。測(cè)量完畢后再恢VOH電壓并斷開連接，接著將PMU0V大家還記得為什么要避免熱切換嗎？阻抗計(jì)算IOS測(cè)試實(shí)際上測(cè)量的是輸出端處于短路狀態(tài)下的相關(guān)阻抗。通過(guò)對(duì)輸出管腳施加0V電壓并的最小阻抗值是61.7175ohm，高于此阻抗，電流低于下限，測(cè)試也判為失效。4-24.故障尋找打開datalogger觀察測(cè)量結(jié)果，拿一顆標(biāo)準(zhǔn)樣片（良品）種情況：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。通常IOSVOL/VOHDC測(cè)試中用到的預(yù)處理向量，需要在GrossFunction中驗(yàn)證，以保證設(shè)置器件到DC測(cè)試相應(yīng)的狀態(tài)時(shí)向量運(yùn)行正確。測(cè)試用于驗(yàn)證器件輸出在正常電流負(fù)載下正測(cè)試fail才能肯定不是因?yàn)槠骷p壞（計(jì)要求）或者沒(méi)有正確地被預(yù)處理。Datalogof:IOSSerial/StatictestusingthePMUPinForce/rngMeas/rngMinMaxResultPIN10.000V/2V-52.4ma/100ma-85.0mA-30.0mAPIN20.000V/2V-28.5ma/100ma-85.0mA-30.0mAFAILPIN30.000V/2V-61.6ma/100ma-85.0mA-30.0mAPIN40.000V/2V-92.3ma/100ma-85.0mA-30.0mAFAILPIN50.000V/2V-0.00ma/100ma-85.0mA-30.0mAFAIL當(dāng)一個(gè)失效產(chǎn)生，首先根據(jù)電流的測(cè)量數(shù)據(jù)判斷失效原因：datalog如果低于下限，則是輸出電阻過(guò)低導(dǎo)致電流過(guò)大，pin4就是這種情形。如果測(cè)量值是0或者接近于0pin0PMU0V電平，則不會(huì)有電流產(chǎn)生。這種錯(cuò)誤通測(cè)試通過(guò)的可能性很大。5更多..功能測(cè)試是驗(yàn)證DUT是否能正確實(shí)現(xiàn)所設(shè)計(jì)的邏輯功能，為此，需生成測(cè)試向量或真值表以檢測(cè)DUT...第1節(jié)基礎(chǔ)術(shù)語(yǔ)第3節(jié)輸出數(shù)據(jù)第5節(jié)VectorData第7節(jié)GrossFunctionalTestan...第9節(jié)標(biāo)準(zhǔn)功能測(cè)試第2節(jié)測(cè)試周期及輸入數(shù)據(jù)第4節(jié)OutputLoadingforACTe...第6節(jié)FunctionalSpecification...第8節(jié)FunctionallyTestingaD...第1節(jié)基礎(chǔ)術(shù)語(yǔ)功能測(cè)試包含一些新的術(shù)語(yǔ)，這里先簡(jiǎn)單介紹一下：OutputMask輸出屏蔽，一種在功能測(cè)試期間讓測(cè)試通道的輸出比較功能打開或關(guān)閉的方法，可以針對(duì)單獨(dú)的pin在單獨(dú)的周期實(shí)施。OutputSamplingPE1（VOH）和邏輯0（VOL）相比較，然后測(cè)試系統(tǒng)做出pass或failOutputSamplingStrobinTestPattern測(cè)試向量（國(guó)內(nèi)很多資料將其譯為“測(cè)試模式，是器件一系列所設(shè)計(jì)的邏輯DUT的輸出響應(yīng)相比較。在功能測(cè)試期間，測(cè)試向量施加到DUT與器件的實(shí)際輸出不匹配時(shí)failureTestpatternTestVectorTruth真值表TestVectors的說(shuō)法更強(qiáng)調(diào)時(shí)序性，指邏輯電平的一系列、1序列或其他表征。SignalFormat信號(hào)格式，PE功能測(cè)試功能測(cè)試是驗(yàn)證DUT是否能正確實(shí)現(xiàn)所設(shè)計(jì)的邏輯功能，為此，需生成測(cè)試向量或真值表以檢測(cè)DUT測(cè)試時(shí)序組成功能測(cè)試的核心。當(dāng)執(zhí)行功能測(cè)試時(shí)，必須考慮DUT性能的所有方面，必須仔細(xì)檢查下列項(xiàng)的準(zhǔn)確值VDDMin/MaxDUT 電源電平VIL/VIH 輸入電平VOL/VOH 輸出電平IOL/IOH 輸出電流負(fù)載VREFIOL/IOH 切換點(diǎn)TestFrequency 周期InputSignalTimings //控制信號(hào)InputSignalFormats 輸入波形OutputTimings 周期內(nèi)何時(shí)采樣VectorSequencing 終止點(diǎn)試的DUT需要的信息。第2節(jié)測(cè)試周期及輸入數(shù)據(jù)測(cè)試周期測(cè)試周期（testcycletestperiod）為工作頻率。每個(gè)周期的起始點(diǎn)稱為timezero或T0時(shí)序關(guān)系。輸入數(shù)據(jù)輸入數(shù)據(jù)由以下因素的組合構(gòu)成：測(cè)試向量數(shù)據(jù)（給到DUT的指令或激勵(lì)）輸入信號(hào)時(shí)序（信號(hào)傳輸點(diǎn)）輸入信號(hào)格式（信號(hào)波形）輸入信號(hào)電平（VIH/VIL）時(shí)序設(shè)置選擇（如果程序中有不止一套時(shí)序）最簡(jiǎn)單的輸入信號(hào)是以測(cè)試向量數(shù)據(jù)形式存儲(chǔ)的一個(gè)邏輯0或邏輯1電平，而代表邏輯0或邏輯1的電平則由測(cè)試頭中的VIH/VIL參考電平產(chǎn)生。大部分的輸入信號(hào)要求設(shè)置為包含唯一格式（波形）和時(shí)序（時(shí)沿設(shè)定形式，主程序中會(huì)包含這些信息并通過(guò)相應(yīng)的代碼實(shí)現(xiàn)控制和調(diào)用。perpin大簡(jiǎn)化，因?yàn)槊總€(gè)管腳都可以擁有自己的時(shí)序、格式和電平。輸入信號(hào)格式AC量數(shù)據(jù)、時(shí)沿設(shè)定及輸入電平組合使用可以確定給到DUT5-2給出了一些信號(hào)格式的簡(jiǎn)單描述，有心的朋友應(yīng)該熟悉并記住他們。圖5-2.信號(hào)格式NRZ NonReturnto只在每個(gè)周期的起始發(fā)生變化。DNRZ DelayedNonReturntoNRZ一樣代表存儲(chǔ)于向T0DNRZ會(huì)在預(yù)先定義的延時(shí)點(diǎn)上發(fā)生跳變。RZReturntoZero010時(shí)則沒(méi)有變化。RZ信號(hào)含有前（上升）沿和后（下降）沿這兩個(gè)時(shí)間沿。當(dāng)相應(yīng)管腳的所有向量都為邏輯1RZ也會(huì)要求使用RZ格式。ROReturntoOne1，與RZ0時(shí)提供一個(gè)負(fù)向脈沖，數(shù)據(jù)為1時(shí)則RO信號(hào)也有前（下降）沿和后（上升）沿。當(dāng)相應(yīng)管腳的所有向量都為邏輯0RO格式提供了負(fù)向脈沖的時(shí)鐘。一些下降沿有效的信號(hào)，如始能信號(hào)，會(huì)要求使RO格式。SBCSurroundByComplement3個(gè)跳變沿，信號(hào)更為復(fù)雜：首先在T0SBC是運(yùn)行測(cè)試向量時(shí)唯一能同時(shí)保證信號(hào)建立（setup）和保持（hold）時(shí)間的信號(hào)格式，也被稱為XOR格式。ZDZ（Impendance）Drive，高阻驅(qū)動(dòng)，允許輸入驅(qū)動(dòng)在同一周期內(nèi)打開和關(guān)閉。當(dāng)驅(qū)動(dòng)關(guān)閉，測(cè)試通道處于高阻態(tài)；當(dāng)驅(qū)動(dòng)打開，則根據(jù)向量給DUT送出邏輯0或1。輸入信號(hào)時(shí)序定到器件內(nèi)部邏輯。第一個(gè)要決定的是控制信號(hào)的有效時(shí)沿和數(shù)據(jù)信號(hào)的建立和保持時(shí)間內(nèi)各輸入信號(hào)時(shí)間沿的位置。接下來(lái)決定各輸入信號(hào)的格式。時(shí)鐘信號(hào)通常使用RZ（正脈沖）或RO（負(fù)脈沖）格式；上升沿有效的信號(hào)如片選或讀常使用RZ始能常使用RO格式；擁有建立和保持時(shí)間要求的數(shù)據(jù)信號(hào)常使用SBC的輸入信號(hào)則可以使用NRZDNRZ格式。輸入信號(hào)由測(cè)試系統(tǒng)各區(qū)域提供的數(shù)據(jù)組合創(chuàng)建，最后從測(cè)試頭輸出的信號(hào)波形是測(cè)試向量、時(shí)沿設(shè)置、信號(hào)格式及VIH/VIL設(shè)置共同作用的結(jié)果，如圖5-3。圖5-3.輸入信號(hào)的創(chuàng)建第3節(jié)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出部分的測(cè)試由以下組合：測(cè)試向量數(shù)據(jù)（期望的邏輯狀態(tài)）采樣時(shí)序（周期內(nèi)何時(shí)對(duì)輸出進(jìn)行采樣）VOL/VOH（期望的邏輯電平）IOL/IOH（輸出電流負(fù)載）測(cè)試輸出上，比較單元會(huì)對(duì)輸出進(jìn)行采樣，再將采樣到的DUT輸出信號(hào)電平和VOL/VOH參考電平相比較。測(cè)試向量含有每個(gè)管腳的期望邏輯狀態(tài)。如果期望是邏輯0，當(dāng)采樣進(jìn)行時(shí)，DUT的輸出電平必須小于或等于VOL；如果期望時(shí)邏輯1，則必須大于或等于VOH。部分測(cè)試系統(tǒng)還擁有測(cè)試高阻態(tài)的能力。5-4輸出和VOH/VOLpass/fail/pass的關(guān)系。圖5-4.功能測(cè)試的輸出電平測(cè)試高阻態(tài)輸出效的邏輯。高阻狀態(tài)（電平）定義為高于VOL和低于VOH的電壓（見圖7-DUT的外部（中間的電壓，通過(guò)接到參考電壓的負(fù)載可以做到。通常使用2V圖5-5表示測(cè)試高阻抗輸出時(shí)，DUT輸出和VOL/VOH值之間的fail/pass/fail的關(guān)系。5-5.輸出電流負(fù)載PE卡上配置有可編程電流負(fù)載（電流負(fù)載IOLIOH電流。通過(guò)施加指定的IOL/IOH電流而測(cè)試VOL/VOH運(yùn)行過(guò)程中得以驗(yàn)證，這比用PMU實(shí)施相同的測(cè)試快得多。輸出信號(hào)時(shí)序前所需要的延遲時(shí)間，這些都是為了確定特定信號(hào)采樣點(diǎn)在周期內(nèi)的位置。樣和比較?；蚰┒耍ㄈ鏣0）距離的問(wèn)題考慮得不多。圖5-6.輸出測(cè)試如圖5-6所示，一些因素綜合影響著什么時(shí)候怎樣精確測(cè)試輸出信號(hào)，包括：向量數(shù)據(jù)決定期望的邏輯狀態(tài)；VOL/VOH參考電平?jīng)Q定期望的輸出電壓；輸出采樣時(shí)序決定著周期內(nèi)輸出信號(hào)的測(cè)試點(diǎn)；輸出比較屏蔽（mask）控制決定了輸出結(jié)果是用以判斷pass/fail還是忽略。第4節(jié)OutputLoadingforACTestAC測(cè)試的輸出負(fù)載器件的規(guī)格書可能會(huì)標(biāo)示進(jìn)行AC（或手機(jī)上）的負(fù)載狀態(tài)，這類負(fù)載往往伴隨有TTL電路在其中。5-7是AC0輸出施加負(fù)載的一個(gè)例子。圖5-7.AC負(fù)載5.0V而節(jié)點(diǎn)A懸空，此狀態(tài)下節(jié)點(diǎn)A與B2.1VRL（2Kohm）2.9V1.45mA流經(jīng)RL3個(gè)二極管流向GND。當(dāng)節(jié)點(diǎn)A0（0.4V）的輸出上，經(jīng)過(guò)二極管D4，將節(jié)點(diǎn)B拉低至1.1V，那么現(xiàn)在施加在RL3.9V，而經(jīng)過(guò)RL01.95mA。當(dāng)節(jié)點(diǎn)A連接的是驅(qū)動(dòng)邏輯1（2.4V）的輸出，D4反向截止，就消除了電流負(fù)載的影響。（注：圖中的電容CL15pF還大，比如我們常用的J750第5節(jié)VectorData向量數(shù)據(jù)測(cè)試向量文件包含DUT運(yùn)行一系列功能的真值表，包括必須施加到DUT輸入端的邏輯狀態(tài)和期望在輸出端出現(xiàn)的邏輯狀態(tài)。向量數(shù)據(jù)通常包含如下字符：VectorCharactersitem logic Drv state Cpr statetype0=logic0driveroncomparatoroffinput1=logic1driveroncomparatoroffinputL=logic0driveroffcomparatoronoutputH=logic1driveroffcomparatoronoutputZ=floatdriveroffcomparatoronoutputX=don'tcaredriveroffcomparatoroffignore向量文件還可能包含一些供測(cè)試系統(tǒng)識(shí)別的標(biāo)識(shí)。如果DUT擁有I/O管腳，向量文件就需I/ODUT的某個(gè)I/O管腳從輸入狀態(tài)變?yōu)檩敵鰻顟B(tài)或反之。上的狀態(tài)，通?？梢曰讵?dú)立的管腳和獨(dú)立的周期進(jìn)行。RAM時(shí)，將數(shù)據(jù)寫入RAM的（如寫入或讀出）時(shí)序設(shè)置的控制狀態(tài)，具體信息我們?cè)诤竺嫦嚓P(guān)章節(jié)中再詳述。運(yùn)行功能測(cè)試運(yùn)行功能測(cè)試要求以下步驟：定義VDD電平；定義輸入、輸出電平VIL/VIH/VOL/VO；定義輸出電流負(fù)載IOL/IOH/VRE；定義測(cè)試周期；為所有輸入信號(hào)定義輸入時(shí)序和信號(hào)格式；為所有輸出信號(hào)定義輸出采樣時(shí)序；為向量存儲(chǔ)器定義向量的起始和終止點(diǎn)；運(yùn)行測(cè)試。第6節(jié)FunctionalSpecifications功能測(cè)試參數(shù)定義fail另一種方法是單獨(dú)地設(shè)置各個(gè)參數(shù)VIL/VIH，failVILVIH寬松的參數(shù)放寬某個(gè)參數(shù)意味著按照一定的方式調(diào)整其參數(shù)值使DUT更容易正確地滿足功能要求。例如，如果規(guī)格書定義VIL0.8V0.4VVILDUT判讀輸入信號(hào)為邏輯0更加不易出錯(cuò)。要放寬輸入，可以降低VIL，提高VIH；要放寬輸出，VOL，降低VOHVOL=VOH=1.5V，此時(shí)比較器會(huì)將所1.5V01.5V1（注意：在測(cè)試Z